JPH04271611A - 弾性表面波コンボルバ装置 - Google Patents

弾性表面波コンボルバ装置

Info

Publication number
JPH04271611A
JPH04271611A JP3053676A JP5367691A JPH04271611A JP H04271611 A JPH04271611 A JP H04271611A JP 3053676 A JP3053676 A JP 3053676A JP 5367691 A JP5367691 A JP 5367691A JP H04271611 A JPH04271611 A JP H04271611A
Authority
JP
Japan
Prior art keywords
convolver
package
gate electrode
resistor
saw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3053676A
Other languages
English (en)
Inventor
Shuichi Mitsuzuka
三塚 秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP3053676A priority Critical patent/JPH04271611A/ja
Priority to US07/839,105 priority patent/US5243250A/en
Publication of JPH04271611A publication Critical patent/JPH04271611A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/19Arrangements for performing computing operations, e.g. operational amplifiers for forming integrals of products, e.g. Fourier integrals, Laplace integrals, correlation integrals; for analysis or synthesis of functions using orthogonal functions
    • G06G7/195Arrangements for performing computing operations, e.g. operational amplifiers for forming integrals of products, e.g. Fourier integrals, Laplace integrals, correlation integrals; for analysis or synthesis of functions using orthogonal functions using electro- acoustic elements

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、圧電膜/絶縁体/半導
体構造を有する弾性表面波コンボルバ(以下、SAWコ
ンボルバと略す)装置の中で、ゲート電極に印加するバ
イアス電圧がゼロボルトの時も動作するSAWコンボル
バ(以下、ゼロバイアス型コンボルバと称す)装置に関
する。
【0002】
【従来の技術】圧電膜/絶縁体/半導体構造を有する従
来のゼロバイアス型コンボルバの構造を図10、図11
および図12に示す。
【0003】図10は、ゼロバイアス型コンボルバの斜
視図、図11はその断面図であり、図12は他の構造に
よるゼロバイアス型コンボルバの断面図である。同図に
おいて、1は圧電膜、2は絶縁体、3は半導体、4はp
型半導体またはn型半導体、5はn型半導体またはp型
半導体、6は半導体エピタキシャル層、7はゲート電極
、8は裏面電極、9は入力トランスデューサのくし形電
極、10は高濃度n型半導体基板または高濃度p型半導
体基板、11は入力端子、12は出力端子である。
【0004】図11と図12は、半導体3の構造が異な
っている。図11の構造において、半導体3はp型半導
体/n型半導体/高濃度n型半導体基板、あるいはn型
半導体/p型半導体/高濃度p型半導体基板なる3層構
造を有しており、通常、高濃度n型半導体基板または高
濃度p型半導体基板10上の2層の半導体(4と5)は
、半導体基板10上に堆積して形成した半導体エピタキ
シャル層6であり、半導体の最上層4はイオン注入法で
形成される場合が多い。図11の構造は、典型的なゼロ
バイアス型コンボルバである。それは、半導体の最上層
4のみを、他の半導体層(5と10)と異なる導電型の
半導体とすることによって、コンボルバのコンボリュー
ション効率Ftが最大となる時のゲート電圧(動作点)
をゼロボルト近傍とすることが可能であるからである。 図11の構造に関する詳細は、次の文献[1]と[2]
を参照されたい。 文献[1]三塚秀一、他 「ゼロバイアス動作型モノリシックZnO/SiO2/
Siコンボルバの試作」昭和61年秋季応用物理学会講
演予稿集、第905頁 文献[2]特開昭62−64113号公報(昭和62年
3月23日公開)
【0005】一方、図12の構造では、半導体3は、半
導体エピタキシャル層/高濃度半導体基板なる2層構造
である。高濃度半導体基板とは、n型半導体またはp型
半導体基板10のことである。この図12の構造では、
コンボリューション効率Ftが最大となる時のゲート電
圧(動作点)は、絶縁体2中に固定電荷が無く、さらに
絶縁体/半導体界面の界面準位の密度が無視できるほど
少ないような理想状態では、ゼロボルト以外の値となる
。よって、図12の構造の理想的な素子では、ゲート電
圧(ゲート電極7と裏面電極8間の電圧)がゼロボルト
の時は、コンボリューション効率Ftは低い値となる。 しかし、現実的な素子では、圧電膜1を形成する過程(
通常、スパッタリング法、CVD法等が用いられる)で
、絶縁体2中に固定電荷が入ったり、界面準位が形成さ
れるので、Ftが最大となるゲート電圧がゼロボルト近
傍になることがあり得る。そのような場合、図12の構
造でも、ゼロバイアス駆動が可能となる。図12の構造
に関する詳細は、次の文献[3]と[4]を参照された
い。 文献[3]特開昭63−62281号公報(昭和63年
3月18日公開) 文献[4]特開昭63−197111号公報(昭和63
年8月16日公開)
【0006】以上に説明した図10のSAWコンボルバ
は、実際の使用時に際しては、通常のSAWフィルター
と同様に、耐環境性やハンドリングを考慮して、パッケ
ージの中に入れられる。図13に、SAWコンボルバの
従来のパッケージ構造の例を示す。同図において、13
はSAWコンボルバ、14はシールド電極、15は吸音
剤、16はパッケージの蓋、17はパッケージの台座、
18は入力信号ピン、19は出力信号ピン、20は接地
ピンである。
【0007】図13のSAWコンボルバ13には、図1
0で省略してあるシールド電極14と吸音剤15を示し
てある。シールド電極14は、くし形電極9とゲート電
極7の間に設定され、パッケージの中では、図13のよ
うに接地される(パッケージの台座とボンディングワイ
ヤーで接続)。シールド電極14は、くし形電極9に入
力した入力信号の一部が、電磁気的なカップリングによ
ってゲート電極7に直接漏れ、コンボリューション出力
信号に入力信号の一部が重畳することを防ぐために設け
るものである。このシールド電極はSAWコンボルバ素
子では常識であるから、図10の構造には、特に示して
ない。また、吸音剤15はSAW素子の端面からの不要
な表面波の反射波を防ぐために設けるものであり、これ
もSAW素子では常識であるから、図10の構造には示
してない。
【0008】図13の従来のパッケージでは、パッケー
ジの台座17は金属であり、SAWコンボルバ13は、
上述した台座17の上にコンボルバの裏面電極8と台座
17が電気的に接続し、かつ機械的に互いに固定される
ように設置される(ダイボンディング工程)。通常、前
記ダイボンディング工程は導電性接着剤を用いて行なわ
れることが多い。したがってパッケージの台座17は、
コンボルバにとって接地面となる。この時、入力信号ピ
ン18と出力信号ピン19は台座17と電気的に絶縁さ
れており、出力信号ピン19はコンボルバのゲート電極
7上の複数点と接続されている。また、パッケージには
、上述した入力信号ピン以外に、台座17と電気的に接
続している接地ピン20も設けられている。パッケージ
の蓋16は、通常、台座17と同様に金属であり、蓋1
6と台座はパッケージ中にNガス等の不活性ガスを入れ
て、通常、電気抵抗溶接法によって溶接され、その結果
、パッケージ内は気密封止される。
【0009】
【発明が解決しようとする課題】図13で示したパッケ
ージ構造を、図10に示したようなゼロバイアス型SA
Wコンボルバのパッケージに用いると、次のような問題
がある。
【0010】圧電膜/絶縁体/半導体構造のSAWコン
ボルバでは、ゲート電極7と裏面電極8の間に直接バイ
アス電圧を印加すると、圧電膜1中に、電荷の注入また
は放出が生じる。そのような電荷の注入または放出があ
ると、一般にコンボルバの動作点(コンボリューション
効率Ftが最大となるゲート電圧)がシフトする。した
がって、ゼロバイアス型SAWコンボルバにおいて、本
来、動作点がゼロボルト近傍にあった場合でも、前述し
たような直流バイアス電圧の印加があると、圧電膜中に
電荷の注入または放出が生じ、動作点がゼロボルト近傍
以外の電圧にシフトしてしまう。そのような場合、ゼロ
バイアス型SAWコンボルバとは言え、ゲート電圧をゼ
ロボルトにしても、コンボリューション効率Ftは、本
来の値より大きく低下してしまう。そのようなFtの低
下は、上述した注入電荷や放出電荷が、再放出または再
注入されて、直流バイアス電圧印加前の熱平衡状態に戻
るまで続く。しかし、室温以下の温度では、一般に圧電
膜1の比抵抗が大きいので、一度注入、放出された電荷
が、もとの熱平衡状態の電荷分布に戻るまでは、少なく
とも数時間以上の時間を要することが多い。
【0011】図10のゼロバイアス型SAWコンボルバ
の以上述べたような特性を考えたとき、図13で示した
従来のパッケージ構造では、出力信号ピン19が接地面
であるパッケージの台座17と電気的に絶縁されている
ために、静電気による電圧や、パッケージの取り扱い上
での偶発的な電圧が印加される危険性がある。そのよう
な電圧が印加されると、前述したように本来、ゼロボル
トで大きなコンボリューション効率Ftが得られるSA
Wコンボルバでも、長時間の間は、低いFtしか得られ
ないという結果になる。すなわち、図13で示した従来
のパッケージ構造をゼロバイアス型コンボルバに用いる
場合は、SAWコンボルバの特性の長期安定性や信頼性
の点で問題がある。
【0012】
【発明の目的】本発明は、圧電膜/絶縁体/半導体構造
を有するゼロバイアス型SAWコンボルバにおいて、そ
の特性の長期的安定性と信頼性を向上することのできる
弾性表面波コンボルバ装置を提供することを目的とする
【0013】
【課題を解決するための手段】本発明は、圧電膜/絶縁
体/半導体構造を有し、前記圧電膜に接して形成された
入力トランスデューサおよび出力ゲート電極を備えたS
AWコンボルバ素子と、前記SAWコンボルバ素子を封
止するパッケージとを含むSAWコンボルバ装置におい
て、上記ゲート電極を前記パッケージ内において直流的
に接地したことを要旨としている。
【0014】
【作用】上記構成の弾性表面波コンボルバ装置において
は、パッケージの中でSAWコンボルバ素子のゲート電
極が直流的に接地されているので、静電気による電圧や
偶発的な電圧がゲート電極に印加されるのを防ぐことが
可能となる。
【0015】
【実施例】本発明の一実施例を図1に示し、同じく本発
明の他の実施例を図2に示す。図3〜図4、図5〜図7
、および図8〜図9は図2の実施例を実現するために適
したSAWコンボルバの構造例を示す。
【0016】図1および図2は、いずれもゼロバイアス
型SAWコンボルバのゲート電極7を、コンボルバのパ
ッケージ中において、直流的に接地したことを特徴とし
ている。ただし、あくまでも直流的な意味での接地であ
り、コンボルバの出力信号の周波数帯域では十分大きな
インピーダンスとなるような素子を通して接地し、出力
信号を外部に取り出す際の出力マッチング回路には影響
を与えないようにしている。
【0017】図1では、上述したことを実現するために
、SAWコンボルバ素子13と別個に絶縁基板21を同
一パッケージ内に配置し、絶縁基板21上に抵抗器また
はコイル22を設置または形成し、コンボルバのゲート
電極7を、前記抵抗またはコイル22を介して接地(パ
ッケージの台座17に接続)している。なお、上記の抵
抗またはコイルとしては、チップ抵抗やチップインダク
タンスのような個別部品を用いてもよいし、絶縁基板2
1上に形成した厚膜抵抗、あるいは薄膜抵抗を用いたり
、同じく絶縁基板上で導電体を渦巻状に形成したコイル
としたものであってもよい。
【0018】一方、図2では、SAWコンボルバ素子1
3の一部に抵抗部23を形成し、コンボルバのゲート電
極7を、上記の抵抗部23を介して接地(パッケージの
台座17に接続)している。上記のように、図1では、
抵抗またはコイルによってゲート電極7をパッケージ中
で接地しており、図2ではコンボルバ素子内に設けた抵
抗でゲート電極7を接地している。ここで抵抗で接地す
る場合の抵抗値をRとし、コイルで接地する場合のイン
ダクタンスの値をLとし、コンボルバのゲート容量(ゲ
ート電極7と裏面電極8間の容量)をCとするとき、R
とLは次の条件を満足するものとする。
【0019】     R≫1/(2πf・C)+Rb       
                 …(1)    
L≫1/{(2πf)2・C}+Rb/2πf    
       …(2)ここで、fはコンボルバの出力
信号の周波数帯内の任意の周波数とする。すなわち出力
信号の周波数帯の下限fl、上限をfhとするとき、     fl≦f≦fh              
                       …(
3)とする。またRbはゲート下の半導体の抵抗値であ
る。 式(1)〜(3)の条件は、コンボルバの出力信号の周
波数帯において、RやLがコンボルバのゲート部よりも
十分大きなインピーダンスとなるための条件である。
【0020】上述した条件が満たされなければ、出力マ
ッチング回路側からコンボルバをみたとき、コンボルバ
のインピーダンスはほぼゲート部分のインピーダンスで
決まり、RやLのインピーダンスは無視できる(RやL
はゲート部のインピーダンスと並列につながっているの
で)。よって式(1)〜(3)の条件が満たされれば、
RやLは、出力信号の周波数帯では出力マッチング回路
にほとんど影響を与えることはなく、その結果として、
コンボリューション効率Ftにもほとんど影響を与える
ことは無い。以上がRやLの値として式(1)〜(3)
の条件を満たす必要があることの理由である。具体的数
値例を挙げると、C=500pF、Rb=2Ω、fl=
350MHz、fh=450MHzの場合は、R≫2.
71〜2.91Ω、L≫0.96〜1.32nH程度と
なる。前記のRやLの値を満足する抵抗やコイルは、パ
ッケージ中においても十分に実現可能である。
【0021】次に、本発明において、コンボルバゲート
の電極7をRやLを介してパッケージ中で直流的に接地
することの理由を述べる。これは、すでに従来技術の問
題点で示したように、図13では、静電気による電圧や
パッケージの取り扱い上での偶発的な電圧がゼロバイア
ス型SAWコンボルバに印加される危険性があり、その
結果としてコンボルバの本来の特性が長期間損なわれる
ことがあるという点を改善しようとしたものである。
【0022】従来技術で上記のような欠点があるのは、
従来のパッケージ(図13)の出力信号ピン19がパッ
ケージの台座17と電気的に絶縁されている状態でゲー
ト電極7が出力信号ピン19のみに接続されているため
、結果として、ゲート電極7は接地面(台座17)と直
流的に絶縁されていることに起因している。すなわち、
図13で示した従来のパッケージでは、ゲート電極7は
常に電気的にオープン状態にあり、静電気による電圧や
パッケージの取り扱い上での偶発的な電圧をそのまま受
けてしまい、ゼロバイアス型SAWコンボルバの特性変
化の原因となり得る。
【0023】これに対し、図1および図2では、抵抗R
やコイルLを介してパッケージ中でゲート電極7を直流
的に接地(台座17に接続)している。このため、同図
の構成によれば、静電気による電圧や偶発的な電圧がゲ
ート電極7に印加されるのを防ぐことができ、その結果
として、ゼロバイアス型SAWコンボルバの特性を長期
的に安定化させることができ、信頼性も従来より向上さ
せることができる。
【0024】なお、抵抗Rを介して接地する場合、静電
気の影響はほぼ完全に無くすことができるが、取り扱い
上で、誤って強制的に電圧が印加された場合は、ゲート
電極7に、ある程度の電圧が印加されることを避けるこ
とはできない。その点では、コイルLを介して接地した
場合の方が、上述したような誤った電圧印加の生じた場
合でも、ゲート電極7には殆ど電圧が印加されない(コ
イルでは直流抵抗は極めて小さいので)ので有利である
。しかし抵抗Rを用いた場合でも、誤った電圧印加後の
、コンボルバの特性の回復時間は、図13に示した従来
の場合のようなゲート電極7のオープン状態の場合と比
べて、はるかに速く、その点で抵抗Rを介して接地して
も、従来方式よりはコンボルバ特性の安定化に非常に大
きな効果がある。次に図3,図4、図5〜図7、図8,
図9について説明する。同図は、図2のSAWコンボル
バ内に設けられた抵抗部23の具体的構造を示したもの
である。
【0025】図3および図4は、上述した抵抗部23を
、コンボルバ上に薄膜抵抗体を形成することによって実
現したものである。図3は、薄膜抵抗体25を圧電膜1
上に形成した構造であり、図4は、薄膜抵抗体25を絶
縁体2上に形成した構造である。薄膜抵抗体25の両端
には金属電極24が設けられており、ゲート電極7と金
属電極24の片側、および金属電極24のもう一方と接
地面(パッケージの台座)が、それぞれボンディングワ
イヤで接続されている。なお、薄膜抵抗体としては、ア
モルファスSiなどの半導体や、Ni−Cr,Cr−S
i,Taなどの合金や金属薄膜を用いることができる。
【0026】図5〜図7は、図2の抵抗部23を、SA
Wコンボルバの半導体層の一部に形成した例を示したも
のである。図5〜図7のSAWコンボルバは、図11の
構造の場合の例を示したものであるが、図12の構造の
場合にも、同様な抵抗部を設けることができる。
【0027】図5〜図7は、絶縁体2の直下の半導体部
に、p型半導体またはn型半導体の抵抗部26を形成し
、金属電極24をその両端に設置して、ゲート電極7と
前記金属電極24の側、および金属電極24のもう一方
と接地面(パッケージの台座)を、それぞれボンディン
グワイヤで接続している。ここで、抵抗部26は、半導
体3がp型半導体/n型半導体/高濃度n型半導体基板
なる3層構造のときは、p型の半導体とし、半導体3が
n型半導体/p型半導体/高濃度p型半導体基板なる3
層構造のときは、n型半導体とする。ただし、前記の如
き3層構造の場合は、図5〜図7に示したように、コン
ボルバのゲート電極7の下の半導体の最上層4と、抵抗
部26が電気的に導通しないように、互いに場所的に分
離するものとする。一方、コンボルバとして、図12の
構造のSAWコンボルバを用いる場合は、抵抗部26は
、半導体エピタキシャル層6と異なる導電型の半導体と
する。抵抗部26の半導体の導電型を以上のようにする
のは、抵抗部26と周囲の半導体の間に自然空乏層を形
成させるためである。そのような空乏層が形成されてい
れば、金属電極24と裏面電極8の間が低抵抗で導通す
ることがないため、電流は抵抗部26を通って流れ、そ
れゆえに抵抗部26は所望の抵抗体としての役目を果た
すことができる。なお、図5〜図7では、絶縁体2の厚
さが場所的に異なっているが、図5〜図7のゲート電極
下の半導体の最上層4と、抵抗部26が場所的に十分に
離れており、互いに導通することがないような場合は、
絶縁体2の厚さは一様であってもよい。
【0028】次に図8および図9について説明する。図
8〜図9は、やはり図2の抵抗部23をSAWコンボル
バの半導体層の一部に形成した例であるが、図5〜図7
では、半導体の横方向に抵抗を形成したのに対し、図8
〜図9では、半導体の縦方向(厚さ方向)に抵抗を形成
したことが特徴である。図8〜図9は、SAWコンボル
バとして、図11の構造を用いた場合の例を示したもの
であるが、図8〜図9では、コンボルバの動作にとって
重要なゲート電極7の周辺部にのみ圧電膜1と半導体の
最上層4を形成し、抵抗部を形成する部分では、圧電膜
1と半導体の最上層4が存在しない構造となっている。 図12の構造をSAWコンボルバとして用いる場合は、
図8〜図9において、半導体の最上層4のない構造にな
る。図8〜図9では、抵抗部を形成する部分の絶縁体2
を除去し、金属電極24を設置して、ゲート電極7と金
属電極24をボンディングワイヤで接続している。この
とき、金属電極24と半導体層5の間(図12の構造を
用いる場合は、金属電極24と半導体エピタキシャル層
6の間)には、オーミック接合が形成されるようにする
ものとする。この場合、図8〜図9に示したように、金
属電極24と裏面電極8の間の厚さ方向が、抵抗Rに相
当する。この構造では、抵抗Rの一端が裏面電極8にな
るので、自動的に接地されることになり、ワイヤボンデ
ィングはゲート電極7と金属電極24の間の1ヵ所で済
むという利点がある。図8〜図9では、抵抗部を形成す
る部分の半導体層5(図12の構造を用いる場合は半導
体エピタキシャル層6)が厚くなっているが、その半導
体層の比抵抗が十分に大きい場合は、そのように部分的
に厚くする必要がなく、全体の半導体3が一様の厚さで
あるようにすることができる。
【0029】なお、本発明に用いる圧電膜/絶縁体/半
導体構造のモノリシックSAWコンボルバの材質は特に
限定しない。圧電膜としては、ZnOやAlN等、絶縁
体としては、SiO2やSiNx等、半導体としては、
SiやGaAs等を用いることができる。特にコンボリ
ューション効率Ftが高い構造としては、ZnO/Si
O2/Si構造が知られており、本発明を実施する場合
は、そのような材質と構造を有するゼロバイアス型SA
Wコンボルバを用いるのが特に有利である。
【0030】
【発明の効果】本発明によれば、従来のパッケージ手段
によって封止した圧電膜/絶縁体/半導体構造を有する
ゼロバイアス型SAWコンボルバの特性と比較して、S
AWコンボルバの特性の長期安定性や信頼性を、より向
上できるようなパッケージ手段を提供することができる
【0031】さらに本発明では、パッケージ内で、すで
にゲート電極が直流的に接地されているので、SAWコ
ンボルバを応用する際の周辺回路において、ゼロバイア
ス駆動するために必要なゲート電極の接地用素子(抵抗
またはコイル)が不要となり、周辺回路の小型化に寄与
するという点でも有用である。
【0032】なお、本発明を適用したSAWコンボルバ
は、SAWコンボルバを用いる装置全般に応用できる。 具体的には、スペクトラム拡散通信機、相関器、レーダ
ー、画像処理、フーリエ変換器などに応用できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す弾性表面波コンボルバ
の斜視図である。
【図2】他の実施例を示す弾性表面波コンボルバの斜視
図である。
【図3】圧電膜上に抵抗部を形成した構造の斜視図であ
る。
【図4】絶縁体上に抵抗部を形成した構造の斜視図であ
る。
【図5】他の実施例による抵抗部の構造の上面図である
【図6】図5のA−A’線の断面図である。
【図7】図5のB−B’線の断面図である。
【図8】他の実施例による抵抗部の構造の上面図である
【図9】図8のA−A’線の断面図である。
【図10】従来のSAWコンボルバの斜視図である。
【図11】上記SAWコンボルバの断面図である。
【図12】従来の他のSAWコンボルバの断面図である
【図13】従来のSAWコンボルバのパッケージ構造を
示す斜視図である。
【符号の説明】
1  圧電膜 2  絶縁膜 3  半導体 4  p型半導体またはn型半導体 5  n型半導体またはp型半導体 6  半導体エピタキシャル層、 7  ゲート電極、 8  裏面電極、 9  くし形電極、 10  高濃度n型半導体基板または高濃度p型半導体
基板、 11  入力端子、 12  出力端子 13  弾性表面波(SAW)コンボルバ、14  シ
ールド電極、 15  吸音剤 16  パッケージの蓋 17  台座 18  入力信号ピン 19  出力信号ピン 20  接地ピン 21  絶縁基板 22  抵抗またはコイル 23  抵抗部 24  金属電極 25  薄膜抵抗体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  圧電膜/絶縁体/半導体構造を有し、
    前記圧電膜に接して形成された入力トランスデューサお
    よび出力ゲート電極を備えたSAWコンボルバ素子と、
    前記SAWコンボルバ素子を封止するパッケージとを含
    む弾性表面波コンボルバ装置において、前記ゲート電極
    が前記パッケージ内において直流的に接地されているこ
    とを特徴とする弾性表面波コンボルバ装置。
  2. 【請求項2】  前記パッケージ内に前記コンボルバ素
    子とは別個に抵抗器またはコイルを備えた絶縁基板が配
    置され、前記ゲート電極が前記抵抗器またはコイルを介
    して直流的に接地されている請求項1に記載の弾性表面
    波コンボルバ装置。
  3. 【請求項3】  前記コンボルバ素子に一体的に抵抗部
    が形成され、前記ゲート電極が前記抵抗部を介して直流
    的に接地されている請求項1に記載の弾性表面波コンボ
    ルバ装置。
JP3053676A 1991-02-27 1991-02-27 弾性表面波コンボルバ装置 Pending JPH04271611A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3053676A JPH04271611A (ja) 1991-02-27 1991-02-27 弾性表面波コンボルバ装置
US07/839,105 US5243250A (en) 1991-02-27 1992-02-20 Surface acoustic wave convolver device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3053676A JPH04271611A (ja) 1991-02-27 1991-02-27 弾性表面波コンボルバ装置

Publications (1)

Publication Number Publication Date
JPH04271611A true JPH04271611A (ja) 1992-09-28

Family

ID=12949428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3053676A Pending JPH04271611A (ja) 1991-02-27 1991-02-27 弾性表面波コンボルバ装置

Country Status (2)

Country Link
US (1) US5243250A (ja)
JP (1) JPH04271611A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
JP3379636B2 (ja) * 1998-10-07 2003-02-24 Kddi株式会社 スペクトル拡散信号復調用遅延検波方式
JP2004297619A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 弾性表面波装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970778A (en) * 1975-06-18 1976-07-20 Rockwell International Corporation Monolithic acoustoelectric image pick-up device
US4625184A (en) * 1982-07-02 1986-11-25 Clarion Co., Ltd. Surface acoustic wave device with impedance matching network formed thereon
EP0146077B1 (en) * 1983-12-15 1991-09-04 Kabushiki Kaisha Toshiba Acoustic surface wave resonator device
GB2166616B (en) * 1984-09-21 1989-07-19 Clarion Co Ltd Surface acoustic wave device
JPS61296807A (ja) * 1985-06-25 1986-12-27 Clarion Co Ltd 弾性表面波装置
JPS6264113A (ja) * 1985-09-13 1987-03-23 Clarion Co Ltd 弾性表面波装置
JPS621421A (ja) * 1986-03-28 1987-01-07 Kubota Ltd 汚泥脱水装置
GB2197559B (en) * 1986-08-22 1990-03-28 Clarion Co Ltd Bias voltage circuit for a convolver
JPS6362281A (ja) * 1986-09-02 1988-03-18 Clarion Co Ltd 弾性表面波コンボルバ
JPS63197111A (ja) * 1987-02-10 1988-08-16 Clarion Co Ltd 弾性表面波コンボルバ
JPH0226118A (ja) * 1988-07-15 1990-01-29 Clarion Co Ltd 弾性表面波コンボルバ
GB2221588B (en) * 1988-07-19 1992-05-27 Clarion Co Ltd Surface-acoustic-wave device
JPH02170611A (ja) * 1988-12-22 1990-07-02 Clarion Co Ltd 弾性表面波装置
US5059848A (en) * 1990-08-20 1991-10-22 The United States Of America As Represented By The Secretary Of The Army Low-cost saw packaging technique

Also Published As

Publication number Publication date
US5243250A (en) 1993-09-07

Similar Documents

Publication Publication Date Title
US3845358A (en) Integrated polycrystalline varistor surge protective device for high frequency applications
US4745378A (en) Surface acoustic wave device
US3863111A (en) Polycrystalline varistor surge protective device for high frequency applications
US4266239A (en) Semiconductor device having improved high frequency characteristics
US6650205B2 (en) Wafer-scale package for surface acoustic wave circuit and method of manufacturing the same
JP2988480B2 (ja) フィルタに係合できる保護回路
KR100326282B1 (ko) 잡음필터
JPS61258625A (ja) 過電圧保護装置
JPH04271611A (ja) 弾性表面波コンボルバ装置
JPH0245369B2 (ja)
JPH06181119A (ja) Lc複合部品
US4928069A (en) Amplifying surface wave receiver
US4839607A (en) Frequency-doubling amplifying surface wave receiver
JPS62269366A (ja) モノリシツクマイクロ波集積回路
JPS63105509A (ja) 電子部品装置
TW410462B (en) RC semiconductor integrated circuit having MIS surge protector
JPH09186046A (ja) サージおよびノイズ吸収素子とこの素子を用いた部品
JP2002064032A (ja) キャパシタとこのキャパシタを有する半導体装置
JPH06204040A (ja) ノイズ・フィルタ
JPS641936B2 (ja)
JP3496639B2 (ja) 高周波半導体装置
JP2507907Y2 (ja) 帯電防止回路構造体
JPH0334560A (ja) 半導体装置
JPS60135675U (ja) 部分放電検出回路
JPS5861650A (ja) 半導体装置