JPH0427146A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0427146A
JPH0427146A JP2133045A JP13304590A JPH0427146A JP H0427146 A JPH0427146 A JP H0427146A JP 2133045 A JP2133045 A JP 2133045A JP 13304590 A JP13304590 A JP 13304590A JP H0427146 A JPH0427146 A JP H0427146A
Authority
JP
Japan
Prior art keywords
resin
frame
partition
lid
partition body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2133045A
Other languages
English (en)
Other versions
JPH0831547B2 (ja
Inventor
Hajime Kato
肇 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2133045A priority Critical patent/JPH0831547B2/ja
Publication of JPH0427146A publication Critical patent/JPH0427146A/ja
Publication of JPH0831547B2 publication Critical patent/JPH0831547B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は混成集積回路回路装置に関するものである。
〔従来の技術〕
第3図は従来の混成集積回路装置を示す断面図である。
図において、(1)はパワートランシタチップ、(2)
は半田層、(3)は銅ヒートシンク、(4)は半田層、
(5)は表面にメタライズを施したアルミナ絶縁基板、
(2)は前記(1)〜(5)により構成されるパワート
ランジスタ、(6)は半田層、(7)はアルミヒートシ
ンク、(8)は前記アルミヒートシンク(7)に取付ら
れたポリブチレンテレフタレート樹脂(以下PBT樹勇
旨と称す)よりなるフレーム(9)はシリコンゲル、O
Iは前記アルミヒートシンク(7)およびフレーム(8
)よりなる箱の上部を覆う蓋αυは前記フレーム(8)
と前記蓋(9)とを結合する接着剤、圓は空気層、■は
厚膜基板、Oaは半田層、0ωはボンディング用パッド
、aeはアルミ配線である。
従来の混成集積回路装置は以上のように構成され、外界
からの腐食性ガスや水分の浸入は、接着剤aυで蓋O1
をフレーム(8)に接着することにより、防止している
。また、アルミヒートシンク(7)上に構成されており
厚膜基板03 (1)〜(5)からなるパワートランジ
スタはシリコンゲル(9)によって保護されている。
一方、パワートランジスタチップ(1)の動作時に発生
する熱は下方へはアルミナ絶縁基板(5)から半田層(
6)を通して、アルミヒートシンク(7)より放出され
るが上方へは、空気層@があるためほとんど放熱されな
い。
〔発明が解決しようとする課題〕
従来の混成集積回路装置は上記の様に構成されており、
パワートランジスタチップ(1)がスイッチング動作す
る時に発生する断続的な熱は大部分がパワートランジス
タチップfilの下方にのみ放出されるので、温度差に
よる繰り返し熱応力が最も大きい半田層(6)にクラッ
クが生じるという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので繰り返し熱応力によって半田層に生しるクラッ
クが防止出来る混成集積回路装置を得ることを目的とす
る。
〔課題を解決するための手段〕
この発明に係る混成集積回路装置は枠体の一上端部から
前記枠体の上端部によって囲まれる空間の途中位置まで
張出す蓋体と、この蓋体の張出された端部から放熱体の
方向に延在する仕切体を設け、半導体素子を包囲すると
共に、前記仕切体の前記放熱体に最も近い端部を越える
ように設けられた第一の樹脂と、前記枠体の前記蓋体で
覆われない空間に位置する前記第一の樹脂の表面に、前
記第一の樹脂よりも熱膨張係数の小さい第二の樹脂を設
けたものである。
〔作用〕
この発明において第二の樹脂を設けたことにより半導体
素子からの発熱は放熱体からばかりでなく、第二の樹脂
を通って放熱することが出来る。
〔実施例〕
第1図は、この発明の一実施例の混成集積回路装置の断
面図であり、図において(11〜aυは従来例における
ものと同等のものである。07)はシリコンゲル(9)
の表面に注入されたエポキシ樹脂、a匂は蓋01の張り
出された端部に結合され厚膜基板α湯との間にシリコン
ゲル(9)が通る導通路α優が形成されるように設けら
れる仕切り体である。このように構成したのち、空気層
@が形成されるようにシリコンゲル(9)を注入し、さ
らに蓋Qlで覆われていないシリコンゲル(9)の表面
にエポキシ樹脂αηを注入することにより混成集積回路
装置が完成する。
この発明による混成集積回路装置は以上のように構成さ
れているのでパワートランジスタチップ(1)の直下方
向に放熱されるだけでなく、シリコンゲル(9)よりエ
ポキシ樹脂aのを通り、上面方向へも放熱されるので絶
縁基板(5)とアルミヒートシンク(7)との間の温度
差が緩和され半田層(6)におけるクラックの発生を低
減することが出来る。
また、第一の樹脂であるシリコンゲル(9)は第二の樹
脂であるエポキシ樹脂αηより4も熱による体積膨張率
が約10倍となっているため、第4図に示すような温度
サイクル試験を行ったときシリコンゲル(9)が体積膨
張し、エポキシ樹脂α力内にクラックが生したり、エポ
キシ樹脂a1と枠体(8)との界面での剥離が生ずるこ
とがあった。ところがこの発明の一実施例によればフレ
ーム(8)とIF(1(11および仕切り体a〜で囲ま
れたシリコンゲル(9)上部に空気層(2)部分を残し
たのでシリコンゲル(9)が熱によって体積膨張し、エ
ポキシ樹脂0ηへ加わるストレスも充分緩和できる。
なお、上記一実施例では枠体(8)に接着側0υを使用
して、仕切体OQを備えた蓋GO+を接着したものにつ
いて説明したが第2図で示すように、フレーム(8)と
蓋顛および仕切板094こ相当する部分を一体化しフレ
ーム(8)に使用しているPBT樹脂で形成しても、上
記と同様の効果が得られる。
〔発明の効果〕
以上のようにこの発明によれば枠体内に仕切体を設けた
ので半導体素子の動作時における放熱性が高く、また温
度サイクルによる信転性も向上し、良好な混成シリコン
装置が得られるという効果を奏する。
【図面の簡単な説明】
第1図は、この発明の一実施例による混成集積回路装置
の構造を示す断面図、第2図はこの発明の他の実施例を
示す断面間、第3図は従来の混成集積回路装置の構造を
示す断面図、第4図は一般に行われている温度サイクル
テストを表わした図である。 図において、(1)は半導体素子、(7)は放熱体、(
8)は枠体、(9)は第一の樹脂、叫は蓋体、α刀は第
2の樹脂、amは仕切体である。 なお、各図中同一符号は同−又は相当部分を示す。 代理人   大  岩  増  雄 第1図 第2図 第8図 第4図

Claims (1)

    【特許請求の範囲】
  1.  放熱体と、この放熱体上に設けられた枠体と、前記放
    熱体上に設けられた半導体素子と、前記枠体の一上端部
    から前記枠体の上端部によって、囲まれる空間の途中位
    置まで張出す蓋体と、この蓋体の張出された端部から前
    記放熱体の方向に延在する仕切体と、前記半導体素子を
    包囲すると共に、前記仕切体の前記放熱体に最も近い端
    部を越えるように設けられた第一の樹脂と、前記枠体の
    前記蓋体で覆われない空間に位置する前記第一の樹脂の
    表面に、前記第一の樹脂よりも熱膨張係数の小さい第二
    の樹脂を設けたことを特徴とする混成集積回路装置。
JP2133045A 1990-05-22 1990-05-22 混成集積回路装置 Expired - Lifetime JPH0831547B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2133045A JPH0831547B2 (ja) 1990-05-22 1990-05-22 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2133045A JPH0831547B2 (ja) 1990-05-22 1990-05-22 混成集積回路装置

Publications (2)

Publication Number Publication Date
JPH0427146A true JPH0427146A (ja) 1992-01-30
JPH0831547B2 JPH0831547B2 (ja) 1996-03-27

Family

ID=15095523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2133045A Expired - Lifetime JPH0831547B2 (ja) 1990-05-22 1990-05-22 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0831547B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219419A (ja) * 2009-03-18 2010-09-30 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH0831547B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
KR100307465B1 (ko) 파워모듈
JP2756597B2 (ja) モールド型半導体パッケージ
JP2611671B2 (ja) 半導体装置
JPH0427146A (ja) 混成集積回路装置
JPH02278752A (ja) 半導体装置
JP2001358259A (ja) 半導体パッケージ
JP2745786B2 (ja) Tab半導体装置
JPS6063952A (ja) レジン封止半導体装置の実装方法
JPH07263618A (ja) 混成集積回路装置
JP2000252657A (ja) 制御機器の放熱装置
JP2002158322A (ja) 半導体モジュール
JP4396366B2 (ja) 半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JPH09283664A (ja) 回路モジュールの冷却装置
JPS618959A (ja) 半導体装置
JP3314607B2 (ja) 半導体装置
JP2003023126A (ja) 半導体装置
JPH11260963A (ja) 半導体装置及びその製造方法
JPH04207060A (ja) 半導体装置
JPH06236944A (ja) 半導体実装における放熱装置
JPH10209345A (ja) 放熱板を有する回路基板装置
JP2806345B2 (ja) マルチチップモジュール
JPS6094746A (ja) 集積回路の実装方法
JP2001237366A (ja) 半導体装置
JPH0467658A (ja) 半導体装置