JPH04267454A - ダイレクトメモリアクセス装置 - Google Patents
ダイレクトメモリアクセス装置Info
- Publication number
- JPH04267454A JPH04267454A JP2840991A JP2840991A JPH04267454A JP H04267454 A JPH04267454 A JP H04267454A JP 2840991 A JP2840991 A JP 2840991A JP 2840991 A JP2840991 A JP 2840991A JP H04267454 A JPH04267454 A JP H04267454A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- storage means
- memory access
- direct memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は複雑なデータの自動転送
を可能にするダイレクトメモリアクセス装置に関するも
のである。
を可能にするダイレクトメモリアクセス装置に関するも
のである。
【０００２】
【従来の技術】図２は従来のダイレクトメモリアクセス
装置の一例を示すブロック図であって、１０はデータの
自動転送を行うための転送元アドレスを発生するソース
アドレスカウンタ、７０はデータの自動転送を行うため
の転送先アドレスを発生するディストネーションアドレ
スカウンタ、２０はソースアドレスカウンタ１０とディ
ストネーションアドレスカウンタにより発生したアドレ
スを出力するアドレスバス、３０はアドレスバス２０に
より選択されるメモリ装置、４０はアドレスバス２０に
より選択される周辺装置、５０はメモリ装置３０と周辺
装置４０の入出力を接続するデータバス、６０はデータ
バス５０への出力データを一時記憶するデータ保持装置
である。
装置の一例を示すブロック図であって、１０はデータの
自動転送を行うための転送元アドレスを発生するソース
アドレスカウンタ、７０はデータの自動転送を行うため
の転送先アドレスを発生するディストネーションアドレ
スカウンタ、２０はソースアドレスカウンタ１０とディ
ストネーションアドレスカウンタにより発生したアドレ
スを出力するアドレスバス、３０はアドレスバス２０に
より選択されるメモリ装置、４０はアドレスバス２０に
より選択される周辺装置、５０はメモリ装置３０と周辺
装置４０の入出力を接続するデータバス、６０はデータ
バス５０への出力データを一時記憶するデータ保持装置
である。
【０００３】この従来例の動作を説明すると、ソースア
ドレスカウンタ１０より発生するアドレスがアドレスバ
ス２０を通してメモリ装置３０または、周辺装置４０を
選択し、その出力データをデータバス５０に出力する。 データバス５０に出力されたデータは、データ保持装置
６０に一時保持される。次に、ディストネーションアド
レスカウンタ７０より発生するアドレスがアドレスバス
２０を通してメモリ装置３０または、周辺装置４０を選
択し、これに、データ保持装置６０に一時保持したデー
タをデータバス５０を通して出力する。
ドレスカウンタ１０より発生するアドレスがアドレスバ
ス２０を通してメモリ装置３０または、周辺装置４０を
選択し、その出力データをデータバス５０に出力する。 データバス５０に出力されたデータは、データ保持装置
６０に一時保持される。次に、ディストネーションアド
レスカウンタ７０より発生するアドレスがアドレスバス
２０を通してメモリ装置３０または、周辺装置４０を選
択し、これに、データ保持装置６０に一時保持したデー
タをデータバス５０を通して出力する。
【０００４】これらの動作をソースアドレスカウンタ１
０をインクリメントまたはデクリメントまたは固定し、
ディストネーションカウンタ７０をインクリメントまた
はデクリメントまたは固定して連続して行うことで大量
データの自動転送を実現している。
０をインクリメントまたはデクリメントまたは固定し、
ディストネーションカウンタ７０をインクリメントまた
はデクリメントまたは固定して連続して行うことで大量
データの自動転送を実現している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例ではデータを単に自動転送するだけで、例えばある
ビットだけをマスクする（論理積演算をする）などの処
理が必要な場合、あらかじめデータをマスクしておくか
、転送されたデータをマスクして使用するなどソフトウ
ェアの処理が煩雑になり処理速度の向上が困難であった
。
来例ではデータを単に自動転送するだけで、例えばある
ビットだけをマスクする（論理積演算をする）などの処
理が必要な場合、あらかじめデータをマスクしておくか
、転送されたデータをマスクして使用するなどソフトウ
ェアの処理が煩雑になり処理速度の向上が困難であった
。
【０００６】
【課題を解決するための手段】以上の問題点を解決する
ために、本発明のダイレクトメモリアクセス装置は、１
組以上のポインタアドレス生成手段と、前記ポインタア
ドレス生成手段で指定するアドレスをアドレス情報とし
て特定のデータを読み書きする記憶手段と、前記記憶手
段から読みだしたデータを一時的に記憶し、記憶したデ
ータを出力する仮記憶手段と、特定のデータパターンを
記憶するレジスタ手段と、前記仮記憶手段の出力と前記
レジスタ手段の出力を演算し、その結果を前記記憶手段
への書き込み時に出力する演算手段を備えている。
ために、本発明のダイレクトメモリアクセス装置は、１
組以上のポインタアドレス生成手段と、前記ポインタア
ドレス生成手段で指定するアドレスをアドレス情報とし
て特定のデータを読み書きする記憶手段と、前記記憶手
段から読みだしたデータを一時的に記憶し、記憶したデ
ータを出力する仮記憶手段と、特定のデータパターンを
記憶するレジスタ手段と、前記仮記憶手段の出力と前記
レジスタ手段の出力を演算し、その結果を前記記憶手段
への書き込み時に出力する演算手段を備えている。
【０００７】
【作用】本発明では、複雑なデータの自動転送を可能に
するダイレクトメモリアクセス装置を得ることができる
。
するダイレクトメモリアクセス装置を得ることができる
。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。
ら説明する。
【０００９】図１は本発明の第一の実施例のブロック図
であって、図２の従来例から変更した点はあらかじめ特
定のデータパターンを記憶するレジスタ手段８０と、前
記レジスタ手段８０の出力とデータ保持装置６０の出力
を演算する演算器９０を追加し、前記演算器９０の結果
をメモリ装置３０または周辺装置４０への書き込み時に
出力するようにしたことである。
であって、図２の従来例から変更した点はあらかじめ特
定のデータパターンを記憶するレジスタ手段８０と、前
記レジスタ手段８０の出力とデータ保持装置６０の出力
を演算する演算器９０を追加し、前記演算器９０の結果
をメモリ装置３０または周辺装置４０への書き込み時に
出力するようにしたことである。
【００１０】この実施例の動作を説明すると、例えば周
辺装置４０のデータのうち最小位ビット（以下ＬＳＢと
略する）のみが有効データで他のビットは‘０’に固定
したい場合、あらかじめレジスタ手段８０にＬＳＢのみ
データ‘１’を書き込んでおき、演算器手段９０は論理
積演算を実行するように指定しておく。ソースアドレス
カウンタ１０によって周辺装置４０が選択され、データ
保持手段６０に一時記憶される。そのデータ出力がレジ
スタ手段８０の出力と演算器手段９０で演算され、ディ
ストネーションアドレスカウンタ７０によってメモリ装
置３０または周辺装置４０が選択され演算器手段９０の
出力が書き込まれる。
辺装置４０のデータのうち最小位ビット（以下ＬＳＢと
略する）のみが有効データで他のビットは‘０’に固定
したい場合、あらかじめレジスタ手段８０にＬＳＢのみ
データ‘１’を書き込んでおき、演算器手段９０は論理
積演算を実行するように指定しておく。ソースアドレス
カウンタ１０によって周辺装置４０が選択され、データ
保持手段６０に一時記憶される。そのデータ出力がレジ
スタ手段８０の出力と演算器手段９０で演算され、ディ
ストネーションアドレスカウンタ７０によってメモリ装
置３０または周辺装置４０が選択され演算器手段９０の
出力が書き込まれる。
【００１１】これらの動作をソースアドレスカウンタ１
０をインクリメントまたはデクリメントまたは固定し、
ディストネーションアドレスカウンタ７０をインクリメ
ントまたはデクリメントまたは固定して連続して行うこ
とで複雑なデータの自動転送を実現している。
０をインクリメントまたはデクリメントまたは固定し、
ディストネーションアドレスカウンタ７０をインクリメ
ントまたはデクリメントまたは固定して連続して行うこ
とで複雑なデータの自動転送を実現している。
【００１２】演算器９０は論理演算や算術演算などを指
定することができる。
定することができる。
【００１３】
【発明の効果】本発明のダイレクトメモリアクセス装置
は以上の説明からも明らかなように、１組以上のポイン
タアドレス生成手段と、前記ポインタアドレス生成手段
で指定するアドレスをアドレス情報として特定のデータ
を読み書きする記憶手段と、前記記憶手段から読みだし
たデータを一時的に記憶し、記憶したデータを出力する
仮記憶手段と、特定のデータパターンを記憶するレジス
タ手段と、前記仮記憶手段の出力と前記レジスタ手段の
出力を演算し、その結果を前記記憶手段への書き込み時
に出力する演算手段を有するもので、複雑なデータの自
動転送を可能にするダイレクトメモリアクセス装置を得
ることができる。
は以上の説明からも明らかなように、１組以上のポイン
タアドレス生成手段と、前記ポインタアドレス生成手段
で指定するアドレスをアドレス情報として特定のデータ
を読み書きする記憶手段と、前記記憶手段から読みだし
たデータを一時的に記憶し、記憶したデータを出力する
仮記憶手段と、特定のデータパターンを記憶するレジス
タ手段と、前記仮記憶手段の出力と前記レジスタ手段の
出力を演算し、その結果を前記記憶手段への書き込み時
に出力する演算手段を有するもので、複雑なデータの自
動転送を可能にするダイレクトメモリアクセス装置を得
ることができる。
【図１】本発明の一実施例におけるダイレクトメモリア
クセス装置の構成図
クセス装置の構成図
【図２】従来の実施例におけるダイレクトメモリアクセ
ス装置の構成図
ス装置の構成図
１０ ソースアドレスカウンタ
２０ アドレスバス
３０ メモリ装置
４０ 周辺装置
５０ データバス
６０ データ保持装置
７０ ディストネーションアドレスカウンタ８０
レジスタ手段 ９０ 演算器
レジスタ手段 ９０ 演算器
Claims (1)
- 【請求項１】１組以上のポインタアドレス生成手段と、
前記ポインタアドレス生成手段で指定するアドレスをア
ドレス情報として特定のデータを読み書きする記憶手段
と、前記記憶手段から読みだしたデータを一時的に記憶
し、記憶したデータを出力する仮記憶手段と、特定のデ
ータパターンを記憶するレジスタ手段と、前記仮記憶手
段の出力と前記レジスタ手段の出力を演算し、前記記憶
手段への書き込み時に演算結果を出力する演算手段を有
するダイレクトメモリアクセス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2840991A JPH04267454A (ja) | 1991-02-22 | 1991-02-22 | ダイレクトメモリアクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2840991A JPH04267454A (ja) | 1991-02-22 | 1991-02-22 | ダイレクトメモリアクセス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04267454A true JPH04267454A (ja) | 1992-09-24 |
Family
ID=12247860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2840991A Pending JPH04267454A (ja) | 1991-02-22 | 1991-02-22 | ダイレクトメモリアクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04267454A (ja) |
-
1991
- 1991-02-22 JP JP2840991A patent/JPH04267454A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0414385B2 (ja) | ||
| JP2735173B2 (ja) | ワンチップメモリデバイス | |
| JPS59188764A (ja) | メモリ装置 | |
| JPH04267454A (ja) | ダイレクトメモリアクセス装置 | |
| US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
| US4723258A (en) | Counter circuit | |
| JPH0192851A (ja) | アドレス空間切替装置 | |
| US5590302A (en) | Device for generating structured addresses | |
| JP2591514B2 (ja) | １チップメモリデバイス | |
| JPS619766A (ja) | デ−タ転送装置 | |
| JPH04348446A (ja) | ダイレクトメモリアクセス装置 | |
| JPH04264948A (ja) | ダイレクトメモリアクセス装置 | |
| JP2661150B2 (ja) | データ転送装置 | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPH03142543A (ja) | メモリー制御回路 | |
| KR100246465B1 (ko) | 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법 | |
| JPH04298787A (ja) | ディスプレイ制御回路 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH0385636A (ja) | 命令先行制御装置 | |
| JPS5921059B2 (ja) | アドレス計算処理方式 | |
| JPH01255933A (ja) | 掃出し制御方式 | |
| JP2621361B2 (ja) | 図形処理装置 | |
| JPH10312356A (ja) | データ転送装置 | |
| JPH04267452A (ja) | ダイレクトメモリアクセス装置 | |
| JPH02287732A (ja) | レジスタアドレス生成装置 |