JPH0426580B2 - - Google Patents
Info
- Publication number
- JPH0426580B2 JPH0426580B2 JP61245925A JP24592586A JPH0426580B2 JP H0426580 B2 JPH0426580 B2 JP H0426580B2 JP 61245925 A JP61245925 A JP 61245925A JP 24592586 A JP24592586 A JP 24592586A JP H0426580 B2 JPH0426580 B2 JP H0426580B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shift register
- clock
- output
- mono
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001960 triggered effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Description
【発明の詳細な説明】
〔概要〕
加入者回路などの呼出信号受信回路において、
呼出信号の交流成分をクロツクとして使用し、こ
のクロツクでモノマルチバイブレータ及びシフト
レジスタを動作させ、更にモノマルチバイブレー
タ出力をシフトレジスタのセツト/リセツト信号
として使用することにより疑似着信を防止するよ
うにしたものである。
呼出信号の交流成分をクロツクとして使用し、こ
のクロツクでモノマルチバイブレータ及びシフト
レジスタを動作させ、更にモノマルチバイブレー
タ出力をシフトレジスタのセツト/リセツト信号
として使用することにより疑似着信を防止するよ
うにしたものである。
本発明は、加入者回路などの通話路における呼
出信号の信号処理に関する。
出信号の信号処理に関する。
ソフトウエアが介在せずハードウエアのみの処
理によつて行われるような通話路において、呼出
信号受信回路は、通常通話線と併設されており、
又、使用部品も半導体化されてきて高感度となつ
てきている。
理によつて行われるような通話路において、呼出
信号受信回路は、通常通話線と併設されており、
又、使用部品も半導体化されてきて高感度となつ
てきている。
そのため、リンク閉成や線路極性反転時等の過
渡的な電圧或いは電流により誤動作(疑似着信)
を起こさない呼出信号受信回路の出現が強く望ま
れている。
渡的な電圧或いは電流により誤動作(疑似着信)
を起こさない呼出信号受信回路の出現が強く望ま
れている。
従来の呼出信号受信回路を第4図、又その動作
説明するためのタイムチヤートを第5図に示す。
第4図中、41は直流成分カツト用のコンデン
サ、42は整流回路、43はモノマルチバイブレ
ータである。
説明するためのタイムチヤートを第5図に示す。
第4図中、41は直流成分カツト用のコンデン
サ、42は整流回路、43はモノマルチバイブレ
ータである。
通話線に供給される呼出信号は一般的に第5図
イに示すように75Vの交流信号を直流−48Vを重
畳した信号である。従来装置では、まず、この信
号の直流成分をコンデンサ41でカツトした後、
整流回路42にて半波整流した同図ロのような波
形の信号に変える。モノマルチバイブレータ43
は整流回路42の出力の“1”の立上りでトリガ
され、所定時間幅tのパルス信号を出力する。
尚、モノマルチバイブレータ42は再トリガ可能
となつており、正常な呼出信号が到来している間
はモノマルチバイブレータは再トリガされ続け、
その出力は図に示すように連続して“1”に保た
れている。そして、この信号を呼出信号の受信
(着信信号)として使用している。
イに示すように75Vの交流信号を直流−48Vを重
畳した信号である。従来装置では、まず、この信
号の直流成分をコンデンサ41でカツトした後、
整流回路42にて半波整流した同図ロのような波
形の信号に変える。モノマルチバイブレータ43
は整流回路42の出力の“1”の立上りでトリガ
され、所定時間幅tのパルス信号を出力する。
尚、モノマルチバイブレータ42は再トリガ可能
となつており、正常な呼出信号が到来している間
はモノマルチバイブレータは再トリガされ続け、
その出力は図に示すように連続して“1”に保た
れている。そして、この信号を呼出信号の受信
(着信信号)として使用している。
しかしながら、従来の呼出信号受信回路では、
整流回路42により整流された呼出信号をクロツ
クとしてモノマルチバイブレータ43を動作さ
せ、更にその出力を直接着信信号として使用して
いるため、リンク閉成、線路極性反転等により第
5図のイに示すように過渡的な電流が流れても、
モノマルチバイブレータ43が作動して一定時間
着信信号を出力し、ベルが嗚動してしまうという
問題、即ち、疑似着信を起こすという問題が生じ
ていた。
整流回路42により整流された呼出信号をクロツ
クとしてモノマルチバイブレータ43を動作さ
せ、更にその出力を直接着信信号として使用して
いるため、リンク閉成、線路極性反転等により第
5図のイに示すように過渡的な電流が流れても、
モノマルチバイブレータ43が作動して一定時間
着信信号を出力し、ベルが嗚動してしまうという
問題、即ち、疑似着信を起こすという問題が生じ
ていた。
本発明は、このような点に鑑みてなされたもの
で、簡単な回路構成により、リンク閉成や線路極
性反転時等の過渡的な電圧或いは電流によつて疑
似着信を起こすことのない呼出信号受信回路であ
つて、疑似着信を速やかに判別できるものを提供
することにある。
で、簡単な回路構成により、リンク閉成や線路極
性反転時等の過渡的な電圧或いは電流によつて疑
似着信を起こすことのない呼出信号受信回路であ
つて、疑似着信を速やかに判別できるものを提供
することにある。
第1図は本発明の呼出信号受信回路の原理ブロ
ツク図である。図中、10は呼出信号の直流成分
をカツトするためのコンデンサ、11は到来する
呼出信号を受け、この呼出信号の交流成分に同期
したクロツクを生成する整流回路、12はこのク
ロツクによりトリガされてこのクロツクの周期よ
りも長い時間幅のパルス信号を出力する再トリガ
が可能なモノマルチバイブレータである。13は
シフトレジスタで、このモノマルチバイブレータ
12からパルス信号を受けている間はセツトされ
ると共にこの時間内に整流回路11からクロツク
を受けると有効データをシフトし、逆に、このモ
ノマルチバイブレータ12からパルス信号を受け
なくなるとリセツトされるものである。シフトレ
ジスタ13は、シフトレジスタ13のセツト時
に、クロツクが連続して所定数だけ入力された時
に有効データが転送されてくる位置にある。シフ
トレジスタ13内のレジスタの出力信号を、着信
信号として出力する。
ツク図である。図中、10は呼出信号の直流成分
をカツトするためのコンデンサ、11は到来する
呼出信号を受け、この呼出信号の交流成分に同期
したクロツクを生成する整流回路、12はこのク
ロツクによりトリガされてこのクロツクの周期よ
りも長い時間幅のパルス信号を出力する再トリガ
が可能なモノマルチバイブレータである。13は
シフトレジスタで、このモノマルチバイブレータ
12からパルス信号を受けている間はセツトされ
ると共にこの時間内に整流回路11からクロツク
を受けると有効データをシフトし、逆に、このモ
ノマルチバイブレータ12からパルス信号を受け
なくなるとリセツトされるものである。シフトレ
ジスタ13は、シフトレジスタ13のセツト時
に、クロツクが連続して所定数だけ入力された時
に有効データが転送されてくる位置にある。シフ
トレジスタ13内のレジスタの出力信号を、着信
信号として出力する。
本発明では、呼出信号の交流成分をクロツクと
して使用しモノマルチバイブレータ12を動作さ
せ、その出力によりシフトレジスタ13の動作可
能とし、クロツクが複数個連続して到来したとき
のみシフトレジスタ13から着信信号が発生する
ようにしている。このようにすることにより過渡
的な電流によりモノマルチバイブレータ12が動
作してもシフトレジスタの出力は発生しなくなる
ため、疑似着信を防止することができる。
して使用しモノマルチバイブレータ12を動作さ
せ、その出力によりシフトレジスタ13の動作可
能とし、クロツクが複数個連続して到来したとき
のみシフトレジスタ13から着信信号が発生する
ようにしている。このようにすることにより過渡
的な電流によりモノマルチバイブレータ12が動
作してもシフトレジスタの出力は発生しなくなる
ため、疑似着信を防止することができる。
以下、図面を参照して本発明の実施例を詳細に
説明する。第2図は本発明の一実施例を示す構成
ブロツク図である。第1図と同一のものは同一の
符号を付して示す。整流回路11は、フオトカプ
ラ部分11aとシユミツトトリガ回路11bより
構成される。フオトカプラ部分11aにおいて、、
フオトカプラの発光素子(発光ダイオード)D1
と通常のダイオードD2とが逆並列接続され、更
にこれと抵抗R1とが直列接続されて、通話路と
の間にコンデンサ10を介して接続されている。
フオトカプラの受光素子(フオトトランジスタ)
TRは、エミツタが接地され、、コレクタには抵
抗R2を介して+電源電圧が供給されている。フ
オトトランジスタTRのコレクタ電位はシユミツ
トトリガ回路11bに導かれている。シユミツト
トリガ回路11bは、波形整形のためのものであ
る。
説明する。第2図は本発明の一実施例を示す構成
ブロツク図である。第1図と同一のものは同一の
符号を付して示す。整流回路11は、フオトカプ
ラ部分11aとシユミツトトリガ回路11bより
構成される。フオトカプラ部分11aにおいて、、
フオトカプラの発光素子(発光ダイオード)D1
と通常のダイオードD2とが逆並列接続され、更
にこれと抵抗R1とが直列接続されて、通話路と
の間にコンデンサ10を介して接続されている。
フオトカプラの受光素子(フオトトランジスタ)
TRは、エミツタが接地され、、コレクタには抵
抗R2を介して+電源電圧が供給されている。フ
オトトランジスタTRのコレクタ電位はシユミツ
トトリガ回路11bに導かれている。シユミツト
トリガ回路11bは、波形整形のためのものであ
る。
このような構成における動作を第3図のタイム
チヤートを参照して次に説明する。第3図イのよ
うな呼出信号が到来すると、コンデンサ10で直
流成分がカツトされ、抵抗R1を介してフオトダ
イオードD1及びダイオードD2に電流が流れ
る。フオトダイオードD1には正の半波の電流が
流れ、発光する。尚、負の半波の電流はダイオー
ドD2側に流れる。フオトトランジスタTRはフ
オトダイオードD1の発光によりオン状態とな
り、そのコレクタからは第3図ロに示すような電
圧が得られる。これをシユミツトトリガ回路11
aにより第3図ハに示すような立ち上がり、立ち
下がりの急峻な波形に整形する。呼出信号が20Hz
の場合シユミツトトリガ回路の出力は50ms周期
のパルス信号となつている。
チヤートを参照して次に説明する。第3図イのよ
うな呼出信号が到来すると、コンデンサ10で直
流成分がカツトされ、抵抗R1を介してフオトダ
イオードD1及びダイオードD2に電流が流れ
る。フオトダイオードD1には正の半波の電流が
流れ、発光する。尚、負の半波の電流はダイオー
ドD2側に流れる。フオトトランジスタTRはフ
オトダイオードD1の発光によりオン状態とな
り、そのコレクタからは第3図ロに示すような電
圧が得られる。これをシユミツトトリガ回路11
aにより第3図ハに示すような立ち上がり、立ち
下がりの急峻な波形に整形する。呼出信号が20Hz
の場合シユミツトトリガ回路の出力は50ms周期
のパルス信号となつている。
モノマルチバイブレータ12は、シユミツトト
リガ回路11bの出力の立ち上がりでトリガされ
第3図ニに示すようにその出力が“1”となる。
モノマルチバイブレータはこの場合50msよりも
長いt時間幅のパルス出力であり、再トリガ、即
ち出力が“1”の状態であつても、トリガ入力が
あるとその時点より再びトリガされ所定の時間幅
出力を生じる。従つて、呼出信号が到来している
間は再トリガが繰り返され“1”の信号が連続出
力し、最後のサイクルからt時間後にはじめて
“0”となる。シフトレジスタ13は、、モノマル
チバイブレータ12の出力“1”でセツトされ、
“0”でリセツトされる。モノマルチバイブレー
タ12の出力“1”でセツトされたシフトレジス
タ13は、シユミツトトリガ回路11bからのク
ロツク(第3図ハ)を受けつける。
リガ回路11bの出力の立ち上がりでトリガされ
第3図ニに示すようにその出力が“1”となる。
モノマルチバイブレータはこの場合50msよりも
長いt時間幅のパルス出力であり、再トリガ、即
ち出力が“1”の状態であつても、トリガ入力が
あるとその時点より再びトリガされ所定の時間幅
出力を生じる。従つて、呼出信号が到来している
間は再トリガが繰り返され“1”の信号が連続出
力し、最後のサイクルからt時間後にはじめて
“0”となる。シフトレジスタ13は、、モノマル
チバイブレータ12の出力“1”でセツトされ、
“0”でリセツトされる。モノマルチバイブレー
タ12の出力“1”でセツトされたシフトレジス
タ13は、シユミツトトリガ回路11bからのク
ロツク(第3図ハ)を受けつける。
シフトレジスタとしては、例えば8ビツトのシ
フトレジスタが使用され、、6ビツト目レジスタ
の出力を着信信号として出力する。従つて、第3
図ホに示すように前記クロツクが6個入力された
時点で出力(着信信号)が“1”となる。
フトレジスタが使用され、、6ビツト目レジスタ
の出力を着信信号として出力する。従つて、第3
図ホに示すように前記クロツクが6個入力された
時点で出力(着信信号)が“1”となる。
過渡電流が入つたときは同様に整流回路11か
ら第3図ロのようにパルスが出力され、モノマル
チバイブレータからも同図ハのようにパルスが出
力され、シフトレジスタにクロツクが入るが(シ
フトレジスタはその直前ではモノマルチバイブレ
ータの出力“0”によりリセツトされている)、
この場合パルスが1個であるため、6ビツト目の
データは“0”のままである。従つて、疑似着信
は起こらない。
ら第3図ロのようにパルスが出力され、モノマル
チバイブレータからも同図ハのようにパルスが出
力され、シフトレジスタにクロツクが入るが(シ
フトレジスタはその直前ではモノマルチバイブレ
ータの出力“0”によりリセツトされている)、
この場合パルスが1個であるため、6ビツト目の
データは“0”のままである。従つて、疑似着信
は起こらない。
尚、シフトレジスタのレジスタは8段に限定さ
れるものではなく、又、着信信号として6ビツト
目から取り出すことに限定されるものでもない。
これらは適宜に選択可能である。
れるものではなく、又、着信信号として6ビツト
目から取り出すことに限定されるものでもない。
これらは適宜に選択可能である。
以上詳細に説明したように、本発明によれば、
簡単な回路構成により、リンク閉成や線路極性反
転時等の過渡的な電圧或いは電流により疑似着信
を起こさない呼出信号受信回路であつて、疑似着
信を速やかに判別できるものを実現することがで
きる。
簡単な回路構成により、リンク閉成や線路極性反
転時等の過渡的な電圧或いは電流により疑似着信
を起こさない呼出信号受信回路であつて、疑似着
信を速やかに判別できるものを実現することがで
きる。
第1図は本発明の原理を説明するための原理ブ
ロツク図、第2図は本発明の一実施例を示す構成
ブロツク図、第3図は本発明の動作を説明するた
めのタイムチヤート、第4図は従来の呼出信号受
信回路の一例を示す図、第5図は第4図の従来回
路の動作を説明するためのタイムチヤートであ
る。 10はコンデンサ、11は整流回路、11aは
フオトカプラ部分、11bはシユミツトトリガ回
路、12はモノマルチバイブレータ、13はシフ
トレジスタ、R1,R2は抵抗、D1はフオトダ
イオード、D2はダイオード、TRはフオトトラ
ンジスタである。
ロツク図、第2図は本発明の一実施例を示す構成
ブロツク図、第3図は本発明の動作を説明するた
めのタイムチヤート、第4図は従来の呼出信号受
信回路の一例を示す図、第5図は第4図の従来回
路の動作を説明するためのタイムチヤートであ
る。 10はコンデンサ、11は整流回路、11aは
フオトカプラ部分、11bはシユミツトトリガ回
路、12はモノマルチバイブレータ、13はシフ
トレジスタ、R1,R2は抵抗、D1はフオトダ
イオード、D2はダイオード、TRはフオトトラ
ンジスタである。
Claims (1)
- 【特許請求の範囲】 1 到来する呼出信号を受け、この呼出信号の交
流成分に同期したクロツクを生成する整流回路1
1と、 前記クロツクによりトリガされて前記クロツク
の周期よりも長い時間幅のパルス信号を出力する
再トリガが可能なモノマルチバイブレータ12
と、 このモノマルチバイブレータ12から前記パル
ス信号を受けている間はセツトされると共にこの
時間内に前記クロツクを受けると有効データをシ
フトし、逆に、このモノマルチバイブレータ12
から前記パルス信号を受けなくなるとリセツトさ
れるシフトレジスタ13とを具備し、 前記シフトレジスタ13のセツト時に、前記ク
ロツクが連続して所定数だけ入力された時に前記
有効データが転送されてくる位置にある、前記シ
フトレジスタ13内のレジスタの出力信号を、着
信信号として出力するように構成したことを特徴
とする呼出信号受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24592586A JPS63100849A (ja) | 1986-10-16 | 1986-10-16 | 呼出信号受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24592586A JPS63100849A (ja) | 1986-10-16 | 1986-10-16 | 呼出信号受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63100849A JPS63100849A (ja) | 1988-05-02 |
JPH0426580B2 true JPH0426580B2 (ja) | 1992-05-07 |
Family
ID=17140885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24592586A Granted JPS63100849A (ja) | 1986-10-16 | 1986-10-16 | 呼出信号受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63100849A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5158804A (en) * | 1974-11-19 | 1976-05-22 | Mitsuo Kobanawa | Rusubandenwasochi niokeru yobidashishingono jushinkairo |
JPS534405A (en) * | 1976-07-02 | 1978-01-17 | Hashimoto Corp | Ringing counter for automatic answering telephone system |
-
1986
- 1986-10-16 JP JP24592586A patent/JPS63100849A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5158804A (en) * | 1974-11-19 | 1976-05-22 | Mitsuo Kobanawa | Rusubandenwasochi niokeru yobidashishingono jushinkairo |
JPS534405A (en) * | 1976-07-02 | 1978-01-17 | Hashimoto Corp | Ringing counter for automatic answering telephone system |
Also Published As
Publication number | Publication date |
---|---|
JPS63100849A (ja) | 1988-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0946417A (ja) | リングトリップ回路 | |
JPS6051339A (ja) | 受信信号の到着時刻指示装置 | |
JPH0426580B2 (ja) | ||
US3920928A (en) | Line control circuit | |
JPS59122159A (ja) | 着信信号識別回路 | |
JPH06232699A (ja) | パルス発生装置 | |
KR850008599A (ko) | 호출신호 전송장치 | |
US5057963A (en) | Opposite phase detecting device for alternating current electrical equipment | |
JPH0583005B2 (ja) | ||
JPH0432580B2 (ja) | ||
JP2558824B2 (ja) | 着信検出回路 | |
SU781801A1 (ru) | Формирователь импульсов,сдвинутых во времени | |
JPS6012857A (ja) | 網制御装置の信号識別回路 | |
SU486462A1 (ru) | Устройство управлени серией импульсов | |
SU1336006A1 (ru) | Сигнатурный анализатор | |
SU1443154A1 (ru) | Устройство дл контрол импульсов | |
SU961126A1 (ru) | Устройство дл выделени одиночного импульса | |
SU1496014A1 (ru) | Устройство избирательного вызова | |
KR880002872Y1 (ko) | 펄스의 발생순서 식별회로 | |
JPH01253361A (ja) | 着信信号検出回路 | |
SU1169110A1 (ru) | Цифровое устройство дл управлени широтно-импульсным регул тором переменного напр жени | |
JPH0360327A (ja) | 給電装置の過電流制限回路 | |
JPH05327873A (ja) | リンガ送出回路 | |
JPS6291020A (ja) | 光電スイツチ | |
JPH0771168B2 (ja) | フック検出回路 |