JPH04265033A - データ通信網とその制御方法 - Google Patents

データ通信網とその制御方法

Info

Publication number
JPH04265033A
JPH04265033A JP3289518A JP28951891A JPH04265033A JP H04265033 A JPH04265033 A JP H04265033A JP 3289518 A JP3289518 A JP 3289518A JP 28951891 A JP28951891 A JP 28951891A JP H04265033 A JPH04265033 A JP H04265033A
Authority
JP
Japan
Prior art keywords
array
node
data
data system
transmission path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3289518A
Other languages
English (en)
Inventor
John D S Babcock
ジョン　ダニエル　スターリング　バブコック
Raymond V Kellogg
レイモンド　ヴィンセント　ケロッグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH04265033A publication Critical patent/JPH04265033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4637—Interconnected ring systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Small-Scale Networks (AREA)
  • Telephonic Communication Services (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リング伝送路によって
相互に接続されているノードを有するデータ通信網に関
する。
【０００２】
【従来の技術】データ・システムはデータ交換を行なう
ＬＡＮ（構内情報通信網）を用いている。代表的には、
ＬＡＮは通信路によってデータ・システムに接続されて
いるノードを有し、これらのノードはそれらのデータ・
システムを相互に接続する働きを持っており、その結果
、発信源データ・システムがそのノードにデータ交換の
ために送信先データ・システムとの接続を確立するよう
に要求を行なうことができる。ＬＡＮは購買部門で発注
端末、コンピュータ、及びデータ・ベースを相互に接続
するために用いることができる。別のＬＡＮは技術者が
コンピュータ端末を使用して製品設計を行なうことを可
能となるように使用することができ、さらに別のＬＡＮ
は製造部門、経理部門及び人事部門で使用するために設
置することができる。
【０００３】ＬＡＮが一般的には他のＬＡＮと独立して
いることに問題が生じている。しかし、コンピュータ統
合型製造事業では、ＬＡＮを製造事業の設計部門及び製
造部門の全てにサービスを行なうデータ通信網に相互に
接続することが必要になる。
【０００４】従来、ノードはリング伝送路によってデー
タ通信網を形成するように相互に接続されていた。一般
的にはこれらのリング回線網は一対のリング伝送路を持
っていて、一方のリング伝送路がこのリング回線網に沿
って時計回り方向にデータを伝送し、他方のリング伝送
路が反時計回り方向にデータを伝送する。
【０００５】
【発明が解決しようとする課題】これらのデータ通信網
では、それらが扱うことができるデータの量が制約され
ることに問題がある。更に、これらのリング回線網の種
類は通常はパケット回線網であり、これらのパケット回
線網では小規模のパケットが種々の時間にデータ・シス
テム間で交換され、データ交換中にこれらのデータ・シ
ステム間で継続した回線接続を提供するようには意図さ
れていない。
【０００６】
【課題を解決するための手段】上記問題は、選択的にデ
ータ・システムを相互に接続するために、各々がやはり
幾つかのデータ・システムと結合されている所定数のア
レイ・ノードを有する複数のノード・アレイで構成され
るトーラス形態のデータ通信網によって解決することが
できる。各アレイ・ノードは、そのアレイの中の他のノ
ードとデータを交換するために二次伝送路によって相互
に接続され、且つ各アレイ・ノードは、ノード・アレイ
間に各々が対応するアレイ・ノードを相互に接続してい
るリング伝送路を確立するために一次伝送路によって相
互に接続されている。このデータ通信網アレイ・ノード
装置は、発信源データ・システムと相互に接続されてい
る或るアレイ・ノードと送信先データ・システムと相互
に接続されている別のアレイ・ノードとの間に回線通信
路を確立し、選択的にそれによって確立された回線通信
路上にある発信源データ・システムと送信先データ・シ
ステムとの間でデータの交換を可能にするために優先順
に幾つかの一次伝送路を幾つかの二次伝送路と相互に接
続する。
【０００７】本発明の典型的な実施例では、回線アレイ
・ノードが幾つかの一次伝送路及び二次伝送路とデータ
・システムとをこの回線アレイ・ノードに結合するイン
タフェース・ユニットを有する。これらのインタフェー
ス・ユニットの幾つかと結合されているスイッチ・パス
を有するスイッチがそれらインタフェース・ユニットを
相互に接続し、プログラマブル・コントロール装置がそ
れらインタフェース・ユニット及びこのスイッチと結合
されている。このプログラマブル・コントロール装置は
、上記アレイ・ノードのインタフェース・ユニット及び
スイッチを制御することによって発信源データ・システ
ムで発生され、上記一次伝送路及び二次伝送路の幾つか
の上に現れている回線接続要求に応答し、一次伝送路及
び二次伝送路の幾つかとデータ・システムとの間のスイ
ッチ・パスを介してノード伝送路を確立する。これらの
アレイ・ノードは、発信源データ・システムと相互に接
続されているアレイ・ノードと送信先データ・システム
に相互に接続されている別のアレイ・ノードとの間に回
線通信路を確立し、その結果確立された回線通信路上に
ある発信源データ・システムと送信先データ・システム
との間でデータの交換を可能にする。
【０００８】
【実施例】本発明を示す図１において、データ通信網６
は選択的にデータ・システム０１０、１１０、１１１、
１２０、１３０、２１０、３１０、４１０、４２０、４
２１を相互に接続するように構成されている。或るデー
タ・システムは、メイン・フレーム・コンピュータ、中
規模または小規模のコンピュータ、パーソナル・コンピ
ュータ、データ・ベース・システム、通信網６によって
相互に接続されているコンピュータまたはデータ・ベー
ス・システムにアクセスするように構成されている端末
とすることができる。このようなデータ・システムの動
作はよく知られているので詳細な説明は省略する。
【０００９】データ通信網６は０〜４で指示されている
複数のノード・アレイを有する。なお、データ通信網６
は五個のノード・アレイに限定されず、データ・システ
ムの数、及びデータ通信網６によってサービスを与えら
れ処理されるように要求されているデータの量に応じて
、更に多くの数か或いは少ない数のノード・アレイを持
つことができることは言うまでもない。ノード・アレイ
０〜４の各々は同等であり、各々がデータ通信網６によ
ってサービスを与えられるデータ・システムに結合され
ている所定数のアレイ・ノードを有する。
【００１０】本発明では、ノード・アレイ１が三個のア
レイ・ノード１１、１２、１３を有し、アレイ・ノード
１１は通信路６４、６５によってそれぞれデータ・シス
テム１１１、１１０と接続されている。アレイ・ノード
１２は通信路６６によってデータ・システム１２０と接
続され、アレイ・ノード１３は通信路６７によってデー
タ・システム１３０と接続されている。同様にノード・
アレイ４が三個のアレイ・ノード４１、４２、４３を有
し、アレイ・ノード４２は通信路６０、６１によってそ
れぞれデータ・システム４２０、４２１と接続され、ア
レイ・ノード４１は通信路６９によってデータ・システ
ム４１０と接続されている。
【００１１】各アレイ・ノードは、そのアレイの中の他
のアレイ・ノードとデータを交換するために用いられて
いる二次伝送路によって他のアレイ・ノードと相互に接
続されている。例えば、ノード・アレイ１のアレイ・ノ
ード１１は二次伝送路１１２、１３１によってそれぞれ
アレイ・ノード１２、１３と接続されている。アレイ・
ノード１２は二次伝送路１１２、１２３によってアレイ
・ノード１１、１３と接続され、アレイ・ノード１３は
二次伝送路１３１、１２３によってアレイ・ノード１１
、１２と接続されている。
【００１２】更に、各アレイ・ノードは一次伝送路によ
って隣接するノード・アレイの対応するアレイ・ノード
と、リング伝送路が対応するアレイ・ノードを相互に接
続している各リング伝送路と共にノード・アレイの間に
確立されるように相互に接続されている。従って、アレ
イ・ノード１１は一次伝送路１１２１、０１１１によっ
て隣接するノード・アレイ２、０のそれぞれ対応するア
レイ・ノード２１、０１と相互に接続されている。一次
伝送路１１２１、２１３１、３１４１、４１０１、０１
１１、或いはそれらの幾つかは、アレイ・ノード０１、
１１、２１、３１、４１の間に確立されるリング伝送路
を形成するために相互に接続することができる。本発明
では、各一次伝送路及び二次伝送路は、アレイ・ノード
の間に各々が回線接続を確立し何れの方向にもデータを
伝送することができる多数の伝送路を持つことができる
。
【００１３】アレイ・ノード１１のような各アレイ・ノ
ードは、回線網ノードの間に回線通信路を確立するため
に選択的に優先順位従って幾つかの一次伝送路０１１１
、１１２１を相互に接続し、且つ幾つかの一次伝送路０
１１１、１１２１を二次伝送路１１２、１３１に相互に
接続することができる。従って、或る回線通信路を、通
信路６６上のデータ発信源システム１２０から、アレイ
・ノード１２を介し、アレイ・ノード２２への一次伝送
路１２２２、アレイ・ノード２１への二次伝送路２１２
、及び通信路６３に沿って、データ受信用のデータ・シ
ステム２１０へ確立することができる。その結果、相互
に接続された一次伝送路１２２２と二次伝送路２１２を
介してアレイ・ノード１２と２１との間に確立された回
線通信路データ発信源システム１２０とデータ受信シス
テム２１０との間でデータ交換を行なうことが可能とな
る。
【００１４】各アレイ・ノードは種類及び量の異なるデ
ータ・システムにサービスを行なうことができるが、他
のアレイ・ノードとは互いに同等であるので、図２では
単にアレイ・ノード４２について説明する。アレイ・ノ
ード４２は通常、ＬＡＮと呼ばれる種類の回線網で構成
することができ、またそれに限られるものではないがエ
イ・ティ・アンド・ティ（ＡＴ＆Ｔ）社のＤａｔａｋｉ
ｔ（登録商標）ＬＡＮに構成することもできる。このよ
うな回線網は本発明を理解するうえで詳細な説明を要す
るものでは無いが、普通、各々がバス４２２０へのアド
レス、データ及び制御リードにより周知の方法で相互に
接続されている中央処理装置（ＣＰＵ）４２１０及びメ
モリー・ユニット４２１１を有する。バス４２２０はＣ
ＰＵ４２１０及びメモリー・ユニット４２１１を、各々
がそれぞれデータ・システム４２１、４２０、一次伝送
路３２４２、４２０２及び二次伝送路４２３、４１２と
結合されている通信路６１、６０と接続されているイン
タフェース・ユニット４２１３〜４２１８と相互に接続
する機能を有する。
【００１５】インタフェース・ユニットは入力している
一次伝送路と二次伝送路、及び種々の種類のデータ・シ
ステムに接続することができる。典型的にはインタフェ
ース・ユニット４２１３はバス４２２０に接続されてお
り、バス４２２０と一次伝送路と二次伝送路、及びデー
タ・システム４２１と結合されている通信路６１のよう
なデータ・システム通信路とのインタフェースを行なう
働きを持っている。通信路６１は、データ伝送パス６１
０、データ受信パス６１２、及びインタフェース・ユニ
ット４２１３とデータ・システム４２１との間に伸張し
ている制御リード６１３を有する。
【００１６】データ伝送パス６１０及びデータ受信パス
６１２は直列並列コンバータ装置（Ｓ／Ｐコンバータ）
４２１３５、４２１３６、バッファー４２１３２と結合
されている送信機ロジック回路４２１３３及び受信機ロ
ジック回路４２１３４を有することができ、更にバッフ
ァー４２１３２はバス４２２０及びノード・スイッチ・
パス４２２１と接続されている送信・受信ロジック回路
４２１３１に結合されている。制御リード６１３は、イ
ンタフェース・バス４２１３７によって送信・受信ロジ
ック回路４２１３１、バッファー４２１３２、送信機ロ
ジック回路４２１３３及び受信機ロジック回路４２１３
４と接続されているインタフェース・ユニット制御回路
４２１３０に結合されている。
【００１７】各ノードは、インタフェース・ユニット４
２１３〜４２１８の送信・受信ロジック回路４２１３１
に接続されているノード・スイッチ・パス４２２１を含
むことができる。ノード・スイッチ・パス４２２１は、
スイッチ４２１２が選択的にＣＰＵ４２１０の制御の下
で幾つかのデータ・パスを相互に接続して幾つかのイン
タフェース・ユニット４２１３〜４２１８の間のノード
内にデータ伝送パスを確立するように、幾つかのインタ
フェース・ユニット４２１３〜４２１８と結合されてい
る複数のデータ・パスを有する。
【００１８】データ・システム４２１は、制御リード６
１３上に接続要求を与えることによって回線接続要求を
発信する。インタフェース・ユニット制御回路４２１３
０は、この回線接続要求に応答して、送信・受信ロジッ
ク回路４２１３１がバス４２２０を介して、データ・シ
ステム４２１から発信源データ・システム４２１によっ
て識別されている送信先データ・システムとの接続が確
立されるように要求が為されていることをＣＰＵ４２１
０に通知することができるようにする。
【００１９】ＣＰＵ４２１０は、この呼回線接続要求に
応答して、スイッチ４２１２がノード・スイッチ・パス
４２２１を介してインタフェース・ユニット４２１３と
、データ・システム４２０或いは一次伝送路３２４２、
４２０２及び二次伝送路４１２、４２３と結合されてい
る他のインタフェース・ユニットとの間に選択的にデー
タ接続を確立することができるようにする。
【００２０】一旦、送信先データ・システムとの回線接
続が確立されると、発信源データ・システム４２１によ
って発生されたデータが通信路６１を通じてインタフェ
ース・ユニット４２１３へ伝送される。受信されたデー
タは必要が有ればＳ／Ｐコンバータ４２１３６によって
変換され、インタフェース・ユニット制御回路４２１３
０の監督の下で受信機ロジック回路４２１３４を介して
バッファー４２１３２へ伝送することができる。このバ
ッファーを受けたデータは、受信されたデータをノード
・スイッチ・パス４２２１を介して適切なインタフェー
ス・ユニットと、送信先データ・システムへの一次伝送
路３２４２、４２０２、二次伝送路４１２、４２３、ま
たは通信路６０へ伝送するために、インタフェース・バ
ス４２１３７を介してインタフェース・ユニット制御回
路４２１３０によって制御されている送信・受信ロジッ
ク回路４２１３１に導入される。
【００２１】データ・システム４２１のような送信先デ
ータ・システムへ向けられている入信データは、インタ
フェース・ユニット４２１４〜４２１８によって受信さ
れ、ノード・スイッチ・パス４２２１を介してインタフ
ェース・ユニット４２１３へ伝送される。この入信デー
タは、送信・受信ロジック回路４２１３１によって受信
され、インタフェース・ユニット制御回路４２１３０の
制御の下でバッファー４２１３２に印加され、送信機ロ
ジック回路４２１３３及びＳ／Ｐコンバータ４２１３５
により通信路６１を通じて送信先データ・システム４２
１へ送信される。
【００２２】ＣＰＵ４２１０は、幾つかのプログラム内
蔵プロセッサーのうちの何れか一つであることができ、
このプログラム内蔵プロセッサーでは各アレイ・ノード
の動作を制御する際にＣＰＵ４２１０がプログラムによ
って指図される。メモリー・ユニット４２１１は、デー
タ通信網６によってサービスを受けている発信源データ
・システムと送信先データ・システムとの間に回線通信
路を確立するために一次伝送路、二次伝送路、通信路を
優先順に相互に接続するように図２のＣＰＵ４２１０を
制御する際に用いられる図４のサブ・ルーチン４２１１
０、４２１１１のようなサブ・ルーチンを内蔵するため
に用いることができる。同様に各アレイ・ノードのメモ
リー・ユニットはそのアレイ・ノードの動作を制御する
ために、同様な種類のサブ・ルーチンを内蔵している。 例えば、図１のアレイ・ノード１１は、回線通信路を確
立する際にアレイ・ノード１１の動作を制御する、図６
のサブ・ルーチン１１１１０、１１１１１を内蔵するメ
モリー・ユニット１１１１を有することができる。
【００２３】図２の発信源データ・システムは、回線接
続要求信号を通信路６１の制御リード６１３上に与える
ことによって回線接続要求を初期化する。インタフェー
ス・ユニット制御回路４２１３０は応答してＣＰＵ４２
１０に送信・受信ロジック回路４２１３１及びバス４２
２０を介して回線接続要求を通知させる。ＣＰＵ４２１
０はこの回線接続要求に応答して発信源データ・システ
ム４２１が送信先データ・システムを識別するように通
知する。図９のステップ４２０１で送信先データ・シス
テムを識別すると、ステップ４２０２でＣＰＵ４２１０
は識別された送信先データ・システムがアレイ・ノード
４２によってサービスを受けているか否かを判定する。 その送信先データ・システムが図２のデータ・システム
４２０として識別されると、ＣＰＵ４２１０が図９のス
テップ４２０２で識別された送信先データ・システム４
２０がアレイ・ノード４２によってサービスを受けてい
るか否かを判定する。
【００２４】図４のサブ・ルーチン４２１１０は通信路
６０を介して送信先データ・システム４２０との回線接
続が確立されるべきであることを示している。図１０の
ステップ４２０３で、もしこの回線接続が他のアレイ・
ノードからアレイ・ノード４２へ折り返されていなけれ
ば、ＣＰＵ４２１０はステップ４２０４で、発信源デー
タ・システム４２１を送信先データ・システム４２０に
結合するために、インタフェース・ユニット４２１３、
４２１４及びノード・スイッチ・パス４２２１を介して
通信路６１、６０を相互に接続することにより図２のア
レイ・ノード・スイッチ４２１２が回線接続を確立する
ように制御することが可能にされる。次いで、ＣＰＵ４
２１０は図１０のステップ４２０５で、その回線接続か
ら解除する。
【００２５】図２のＣＰＵ４２１０は、図９のステップ
４２０１で送信先データ・システムを識別することによ
って入力している一次伝送路３２４２、４２０２或いは
二次伝送路４１２、４２３上に現われている回線接続要
求に応答する。ステップ４２０２で、その送信先データ
・システムが、送信先データ・システム４２０または４
２１のように、アレイ・ノード４２によってサービスを
与えられていることが識別されると、ＣＰＵ４２１０は
図４のサブ・ルーチン４２１１０の制御の下で、その識
別された送信先データ・システム、例えば送信先データ
・システム４２０が通信路６０によってアレイ・ノード
４３と結合されていることを判定する。
【００２６】図１０のステップ４２０３でその回線接続
がアレイ・ノード４２に折り返されていれば、図１０の
ステップ４２０４で図２のスイッチ４２１２が上記入力
している一次伝送路或いは二次伝送路に結合されている
インタフェース・ユニット４２１５〜４２１８と通信路
６０を介して送信先データ・システム４２０に結合され
ているインタフェース・ユニット４２１４との間に選択
的にアレイ・ノード・データ・パスを確立するように制
御される。続いてＣＰＵ４２１０は、ステップ４２０５
でこの回線接続から解除する。
【００２７】アレイ・ノード４２によってサービスを与
えられている発信源データ・システム４２１によって発
生された回線接続要求に応答して、もしステップ４２０
１で送信先データ・システムが送信先データ・システム
４１０として識別されると、ステップ４２０２でアレイ
・ノード４２のＣＰＵ４２１０はステップ４２０６でこ
の送信先データ・システム４１０がノード・アレイ４内
にあることを判定する。ＣＰＵ４２１０は図４のサブ・
ルーチン４２１１０から、図１における最も近道の二次
伝送路４１２または別の二次伝送路４２３によって回線
接続が送信先データ・システム４１０へ確立することが
可能であることを判定する。
【００２８】図９のステップ４２０６で送信先データ・
システム４１０がアレイ・ノード４内にあることが判定
されると、ＣＰＵ４２１０は図４のサブ・ルーチン４２
１１０に従って最も近道の二次伝送路４１２を選択し、
更にステップ４２０７、４２０８でこの最も近道の二次
伝送路４１２が成立するかどうかを判定する。
【００２９】図９でもし選択された最も近道の二次伝送
路４１２が成立すると、ＣＰＵ４２１０は図１０のステ
ップ４２０３で図４のサブ・ルーチン４２１１１に従っ
てその通信路がアレイ・ノード４２に折り返されている
かどうかを判定し、更にその通信路が折り返されていれ
ば図１０のステップ４２１１でその接続の試みが果たさ
れなかったことを表示する。ステップ４２０３で試まれ
た回線接続が折り返されていないことが判定されると、
図２のＣＰＵ４２１０は通信路６１、ノード・スイッチ
・パス４２２１、インタフェース・ユニット４２１３、
４２１８を介して発信源データ・システム４２１をアレ
イ・ノード４２がアレイ・ノード４１と相互に接続され
ている図１の最も近道の二次伝送路４１２と相互に接続
するようにスイッチ４２１２を制御する。
【００３０】図９のステップ４２０８で最も近道の二次
伝送路４１２が成立しておらず利用できないときは、図
１０のステップ４２０９でＣＰＵ４２１０は図４のサブ
・ルーチン４２１１０に従って別の二次伝送路４２３を
選択する。図１０のステップ４２１０でもしこの選択さ
れた別の二次伝送路４２３が成立していなければ、ステ
ップ４２１１でこの接続の試みは果たされなかったこと
を表示する。ステップ４２１０、４２０３で、選択され
た別の二次伝送路４２３が利用可能であり、且つその回
線接続がアレイ・ノード４２に折り返されていないとき
は、ステップ４２０４でＣＰＵ４２１０はそのノードの
スイッチ・パスを確立する。アレイ・ノード４２のスイ
ッチ・パスが、図２のＣＰＵ４２１０がインタフェース
・ユニット４２１３、４２１７、ノードのスイッチ・パ
ス４２２１を介して発信源データ・システム４２１の通
信路６１を別の二次伝送路４２３に相互に接続すること
によって確立される。
【００３１】アレイ・ノードに入力している一次伝送路
または二次伝送路、例えば図１の一次伝送路３１４１、
４１０１または二次伝送路４１２、４３１上に現われて
いる回線接続要求が、アレイ・ノード４１によってサー
ビスを与えられている送信先データ・システム４１０と
の接続が確立されるべきであることを識別する。図２の
アレイ・ノード４２のＣＰＵ４２１０と同等なＣＰＵ４
１１０がステップ４２０１、４２０２で送信先データ・
システム４１０を識別し、更に図３のサブ・ルーチン４
１１１０に従って送信先データ・システム４１０がアレ
イ・ノード４１によってサービスを与えられ、通信路６
９によってこのアレイ・ノード４１に結合されているこ
とを判定する。
【００３２】ステップ４２０３でもしこの回線通信路が
アレイ・ノード４１に折り返されていなければ、ＣＰＵ
４１１０が、図１の適切な入力一次伝送路３１４１、４
１０１或いは二次伝送路４１２、４３１をスイッチ・パ
ス及び適切なインタフェース・ユニットを介して、選択
的にアレイ・ノード４１を送信先データ・システム４１
０に結合している通信路６９に相互に接続するようにス
イッチ４１１２を制御する。
【００３３】発信源データ・システム４２１は、ノ−ド
・アレイ１内にあるアレイ・ノード１１によってサービ
スを与えられている送信先データ・システム１１１へ回
線通信路を確立するために回線接続要求を発信すること
ができる。図２のＣＰＵ４２１０は、発信源データ・シ
ステム４２１に応答して図９のステップ４２０１で送信
先データ・システム１１１を識別し、更にステップ４２
０２、４２０６で送信先データ・システム１１１がアレ
イ・ノード４２によってサービスを与えられておらずノ
−ド・アレイ４内にも無いことを判定する。更に、図４
のサブ・ルーチン４２１１０に従って、送信先データ・
システム１１１が別のノ−ド・アレイによってサービス
を与えられていること、及び図９のステップ４２１２で
その回線通信がノ−ド・アレイ４からデータ通信網６上
に時計回り方向にある別のノ−ド・アレイ中の遠隔のノ
ードによってサービスを与えられている送信先データ・
システムへ確立されるべきであることが判定される。
【００３４】図２のＣＰＵ４２１０は、遠隔のノ−ド・
アレイ１の方向を確かめることによって図９のステップ
４２１３で一次伝送路４２０２を選択することが可能と
なる。もし図９のステップ４２１５で一次伝送路４２０
２を通るその試まれた回線通信が成立し、且つこの回線
通信がアレイ・ノード４２に折り返されていなければ、
図２のスイッチ４２１２は図１０のステップ４２０４で
図４のサブ・ルーチン４２１１０に従って発信源データ
・システム４２１、通信路６１を、遠隔のノ−ド・アレ
イ１の方向にデータ通信網６上に置かれている隣接ノ−
ド・アレイ０に延びている一次伝送路４２０２に相互に
接続するように制御される。
【００３５】一次伝送路４２０２が利用できない場合、
ＣＰＵ４２１０はステップ４２１５、４２１７で図１の
送信先データ・システム１１１にサービスを行なってい
る遠隔のアレイ・ノード１１がアレイ・ノード４２と同
じリング伝送路上にあるか否かを判定することができる
ようにされる。図１０のステップ４２１８で、遠隔のア
レイ・ノード１１が異なるリング伝送路上にあり、且つ
アレイ・ノード４２から時計回り方向にあることが判定
されると、ＣＰＵ４２１０は図１０のステップ４２１９
で図４のサブ・ルーチン４２１１０に従って、図１のア
レイ・ノード４２から隣接アレイ・ノード４３へ延びて
いる二次伝送路４２３を選択する。図１０のステップ４
２１０でもし選択された二次伝送路４２３が成立すると
、ＣＰＵ４２１０はステップ４２０３でその回線パスが
折り返されていないことが判定された後、通信路６１を
図１の隣接アレイ・ノード４３へ延びている選択された
二次伝送路４２３と相互に接続するように図２のスイッ
チ４２１２を制御する。
【００３６】アレイ・ノード４３のＣＰＵは、入力して
いる二次伝送路４２３上に現われている回線接続要求に
応答して、図９のステップ４２０１で送信先データ・シ
ステム１１１を識別し、更にステップ４２０２、４２０
６で送信先データ・システム１１１がアレイ・ノード４
３によってサービスを与えられておらず、ノ−ド・アレ
イ４中にも無いことを判定する。ステップ４２１２で、
送信先データ・システム１１１が図５のサブ・ルーチン
４３１１０に従って、アレイ・ノード４３からデータ通
信網６上に時計回り方向にあり、更に図９のステップ４
２１３で図１の一次伝送路４３０３が隣接アレイ・ノー
ド０３へ通信路を確立するように選択されていることが
判定される。もし選択された一次伝送路４３０３が成立
し、図１０のステップ４２１５、４２０３でその回線接
続要求がアレイ・ノード４３へ折り返されていなければ
、ステップ４２０４でノードのスイッチ・パスが二次伝
送路４２３を一次伝送路４３０３と相互に接続すること
によって図１のアレイ・ノード４３を通じて確立される
。
【００３７】アレイ・ノード０３のＣＰＵは、入力して
いる二次伝送路４３０３上に現われている回線接続要求
に応答して、図９のステップ４２０１で送信先データ・
システム１１１を識別し、更にステップ４２０２、４２
０６で送信先データ・システム１１１がアレイ・ノード
０３によってサービスを与えられておらず、ノ−ド・ア
レイ０中にも無いことを判定する。図９のステップ４２
１３で送信先データ・システム１１１がアレイ・ノード
０３からデータ通信網６上に時計回り方向にあり、更に
図９のステップ４２１５で図１の一次伝送路０３１３が
隣接アレイ・ノード１３へ通信路を確立するように選択
されていることがステップ４２１２で判定される。もし
選択された一次伝送路０３１３が成立し、図１０のステ
ップ４２０３でその回線接続要求がアレイ・ノード０３
へ折り返されていなければ、ノードのスイッチ・パスが
一次伝送路４３０３を一次伝送路０３１３と相互に接続
することによって図１のアレイ・ノード０３を通じて確
立される。
【００３８】アレイ・ノード１３のＣＰＵは、入力して
いる一次伝送路０３１３上に現われている回線接続要求
に応答して、図９のステップ４２０１で送信先データ・
システム１１１を識別し、更にステップ４２０６で送信
先データ・システム１１１がノ−ド・アレイ１中にある
アレイ・ノード１１によってサービスを与えられている
ことを判定する。図９のステップ４２０７で、アレイ・
ノード１３のＣＰＵは、図８のサブ・ルーチン１３１１
０に従って最も近道の二次伝送路１３１を選択する。も
し選択された一次伝送路１３１が成立し、図１０のステ
ップ４２０３、４２０４でその回線接続パスがアレイ・
ノード１３へ折り返されていなければ、ステップ４２０
４でノードのスイッチ・パスが一次伝送路０３１３を選
択された最も近道の二次伝送路１３１と相互に接続する
ことによって図１のアレイ・ノード１３を通じて確立さ
れる。
【００３９】回線接続要求がアレイ・ノード１１に入力
している最も近道の二次伝送路１３１上に現われている
とき、アレイ・ノード１１のＣＰＵは送信先データ・シ
ステム１１１を識別し、更に図９のステップ４２０１、
４２０２で送信先データ・システム１１１がアレイ・ノ
ード１１によってサービスを与えられていることを判定
する。アレイ・ノード１１のＣＰＵは図６のサブ・ルー
チン１１１１０に従って動作して、入力している最も近
道の二次伝送路１３１とアレイ・ノード１１を送信先デ
ータ・システム１１１に結合している通信路６４との間
のノード・パスを確立する。図１の回線接続パスは、発
信源データ・システム４２１と送信先データ・システム
１１１との間に、通信路６１、アレイ・ノード４２、最
も近道の二次伝送路４２３、アレイ・ノード４３、一次
伝送路０３１３、アレイ・ノード１３、最も近道の二次
伝送路１３１、アレイ・ノード１１、通信路６４を介し
て確立されている。
【００４０】発信源データ・システム４２１で送信先デ
ータ・システム１２０へ回線接続要求が既に発信されて
おり、且つ図９のステップ４２１５で選択された一次伝
送路４２０２が成立していないと想定すると、ステップ
４２１７でＣＰＵ４２１０は送信先データ・システム１
２０がアレイ・ノード４２と同じリング伝送路上にある
ことを判定する。ＣＰＵ４２１０は図４のサブ・ルーチ
ン４２１１０の制御の下で、送信先データ・システム１
２０がアレイ・ノード４２から時計回りにデータ通信網
６上にあり、更に図１０のステップ４２１９で一次伝送
路４２０２が成立していないとき二次伝送路４２３が選
択されるべきであることを判定する。図２のＣＰＵ４２
１０は、アレイ・ノード１２がアレイ・ノード４２から
のデータ通信網６上に存在している最も遠隔の距離に従
って選択的に発信源データ・システム４２１の通信路６
１を二次伝送路４２３に相互に接続するようにスイッチ
４２１２を制御する。
【００４１】もし図９のステップ４２１５で選択された
一次伝送路４２０２及び図１０のステップ４２１０で選
択された二次伝送路４２３が利用不能であるかまたは成
立していなければ、ステップ４２１１でＣＰＵ４２１０
が発信源データ・システム４２１の回線接続要求が果た
されていないことを表示する。選択された一次伝送路及
び二次伝送路が成立していると想定すると、回線接続要
求が図１の発信源データ・システム４２１と送信先デー
タ・システム１２０との間に、通信路６１、アレイ・ノ
ード４２、二次伝送路４２３、アレイ・ノード４３、一
次伝送路４３１３、アレイ・ノード０３、一次伝送路０
３１３、アレイ・ノード１３、二次伝送路１２３、アレ
イ・ノード１２、通信路６６を介して確立される。
【００４２】各アレイ・ノードのＣＰＵは、そのアレイ
・ノードによってサービスを与えられている発信源デー
タ・システムによって発信された回線接続要求に応じて
開始された回線接続パスがそのアレイ・ノードに折り返
されたときを判定する。図１の発信源データ・システム
４２１から送信先データ・システム１１１へ回線接続パ
スが要求されると、ＣＰＵ４２１０が図４のサブ・ルー
チン４２１１１に従って動作し、発信源データ・システ
ム４２１及び送信先データ・システム１１１双方のアイ
デンティテイをそれぞれ記録する。図１の一次伝送路４
２０２或いは４３０３、４１０１が、アレイ・ノード４
２或いは４３、４１で利用可能ではなさそうであったり
、或いは成立しそうではないようなことの可能性がそれ
ぞれ極めてわずかな場合には、その回線接続要求は入力
している二次伝送路４１２上の発信源アレイ・ノード４
２に折り返されるであろう。ＣＰＵ４２１０はこの事象
を折り返された回線接続要求として図４のサブ・ルーチ
ン４２１１１に記録し、図１０のステップ４２０３、４
２１１でこの回線接続要求を接続できなかった要求とし
て識別するであろう。
【００４３】
【発明の効果】以上述べたごとく、本発明によれば、ア
レイ・ノードのインタフェース・ユニット及びスイッチ
を制御することによって発信源データ・システムで発生
され、上記一次伝送路及び二次伝送路の幾つかの上に現
れている回線接続要求に応答し、一次伝送路及び二次伝
送路の幾つかとデータ・システムとの間のスイッチ・パ
スを介してノード伝送路を確立することができる。これ
らのアレイ・ノードは、発信源データ・システムと相互
に接続されているアレイ・ノードと送信先データ・シス
テムに相互に接続されている別のアレイ・ノードとの間
に回線通信路を確立し、その結果確立された回線通信路
上にある発信源データ・システムと送信先データ・シス
テムとの間でデータの交換を可能にする。
【００４４】特許請求の範囲に記載した参照番号は、発
明の理解を容易にするためのものであって、その技術的
範囲を制限するように解釈されるべきものではない。
【００４５】
【図面の簡単な説明】
【図１】各々が本発明による回線網によってサービスを
受けるデータ・システムと結合され相互に接続されてい
る回線ノード中にあるアレイを相互に接続しているリン
グ伝送路を有するトーラス形態の回線網を示す図である
。
【図２】図１に示されている各回線ノ−ド・アレイを有
する装置のブロック図である。
【図３】図２に示されているアレイ・ノードのＣＰＵの
メモリーに記録されているデータ・ベースの一例を示す
図である。
【図４】図２に示されているアレイ・ノードのＣＰＵの
メモリーに記録されているデータ・ベースの別の例を示
す図である。
【図５】図２に示されているアレイ・ノードのＣＰＵの
メモリーに記録されているデータ・ベースの更に別の例
を示す図である。
【図６】図２に示されているアレイ・ノードのＣＰＵの
メモリーに記録されているデータ・ベースの更に別の例
を示す図である。
【図７】図２に示されているアレイ・ノードのＣＰＵの
メモリーに記録されているデータ・ベースの更に別の例
を示す図である。
【図８】図２に示されているアレイ・ノードのＣＰＵの
メモリーに記録されているデータ・ベースの更に別の例
を示す図である。
【図９】本発明による、図１に示されるアレイ・ノード
の動作のフロー・チャートの部分を示す図である。
【図１０】本発明による、図１に示されるアレイ・ノー
ドの動作のフロー・チャートの他の部分を示す図である
。
【符号の説明】
０　　ノ−ド・アレイ １　　ノ−ド・アレイ ２　　ノ−ド・アレイ ３　　ノ−ド・アレイ ４　　ノ−ド・アレイ ６　　データ通信網 ０１　　アレイ・ノード ０２　　アレイ・ノード ０３　　アレイ・ノード １１　　アレイ・ノード １２　　アレイ・ノード １３　　アレイ・ノード ２１　　アレイ・ノード ２２　　アレイ・ノード ２３　　アレイ・ノード ３１　　アレイ・ノード ３２　　アレイ・ノード ３３　　アレイ・ノード ４１　　アレイ・ノード ４２　　アレイ・ノード ４３　　アレイ・ノード ６０　　通信路 ６１　　通信路 ６２　　通信路 ６３　　通信路 ６４　　通信路 ６５　　通信路 ６６　　通信路 ６７　　通信路 ６８　　通信路 ６９　　通信路 ０１０　　データ・システム ０１２　　二次伝送路 ０２３　　二次伝送路 ０３１　　二次伝送路 １１０　　データ・システム １１１　　データ・システム １１２　　二次伝送路 １２０　　データ・システム １２３　　二次伝送路 １３０　　データ・システム １３１　　二次伝送路 ２１０　　データ・システム ２１２　　二次伝送路 ２２３　　二次伝送路 ２３１　　二次伝送路 ３１０　　データ・システム ３１２　　二次伝送路 ３２３　　二次伝送路 ３３１　　二次伝送路 ４１０　　データ・システム ４１２　　二次伝送路 ４２０　　データ・システム ４２１　　データ・システム ４２３　　二次伝送路 ４３１　　二次伝送路 ６１０　　データ伝送路 ６１２　　データ受信路 ６１３　　制御リード ０１１１　　一次伝送路 ０２１２　　一次伝送路 ０３１３　　一次伝送路 １１１１　　メモリー・ユニット １１２１　　一次伝送路 １２２２　　一次伝送路 １３２３　　一次伝送路 ２１３１　　一次伝送路 ２２３２　　一次伝送路 ２３３３　　一次伝送路 ３１４１　　一次伝送路 ３２４２　　一次伝送路 ３３４３　　一次伝送路 ４１０１　　一次伝送路 ４１１０　　ＣＰＵ ４１１２　　スイッチ ４２０２　　一次伝送路 ４２１０　　ＣＰＵ ４２１１　　メモリー・ユニット ４２１２　　スイッチ ４２１３　　インタフェース・ユニット４２１４　　イ
ンタフェース・ユニット４２１５　　インタフェース・
ユニット４２１６　　インタフェース・ユニット４２１
７　　インタフェース・ユニット４２１８　　インタフ
ェース・ユニット４２２０　　バス ４２２１　　ノードのスイッチ・パス ４３０３　　一次伝送路 １１１１０　　サブ・ルーチン １１１１１　　サブ・ルーチン １２１１０　　サブ・ルーチン １２１１１　　サブ・ルーチン １３１１０　　サブ・ルーチン １３１１１　　サブ・ルーチン ４１１１０　　サブ・ルーチン ４１１１１　　サブ・ルーチン ４２１１０　　サブ・ルーチン ４２１１１　　サブ・ルーチン ４２１３０　　インタフェース・ユニット制御回路４２
１３１　　送信・受信ロジック回路４２１３２　　バッ
ファー ４２１３３　　送信機ロジック回路 ４２１３４　　受信機ロジック回路 ４２１３５　　Ｓ／Ｐ（直列並列）コンバータ４２１３
６　　Ｓ／Ｐコンバータ ４２１３７　　インタフェース・バス ４３１１０　　サブ・ルーチン ４３１１１　　サブ・ルーチン

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】　　データ通信網（６）のノードに結合さ
    れているデータ・システム（０１０、１１０、１１１、
    １２０、１３０、２１０、３１０、４１０、４２０、４
    ２１）を選択的に相互に接続して、このデータ通信網（
    ６）の幾つかのノードに結合されているデータ発信源デ
    ータ・システムと送信先データ・システムとの間でデー
    タの交換を可能にするデータ通信網（６）において、各
    々がこのアレイの他のノードとデータ交換を行なうため
    に二次伝送路（０１２、０２３、０３１、１１２、１２
    ３、１３１、２１２、２２３、２３１、３１２、３２３
    、３３１、４１２、４２３、４３１）によって相互に接
    続されている所定数のノードを有し、対応するアレイ・
    ノードを相互に接続している各リング伝送路と共にノー
    ド・アレイの間にリング伝送路を確立するために各アレ
    イのノードが一次伝送路（０１１１、０２１２、０３１
    ３、１１２１、１２２２、１３２３、２１３１、２２３
    ２、２３３３、３１４１、３２４２、３３４３、４１０
    １、４２０２、４３０３）によって各々の隣接ノード・
    アレイの対応するアレイ・ノードと相互に接続されてい
    る複数のノード・アレイ（０、１、２、３、４）と、デ
    ータ発信源のデータ・システムに相互に接続されている
    アレイ・ノードとデータ送信先のデータ・システムに相
    互に接続されている他のアレイ・ノードとの間に回線通
    信路を確立し、その結果確立された回線通信路上にある
    前記発信源データ・システムと前記送信先データ・シス
    テムとの間でデータの交換を可能にするために、選択的
    に前記一次伝送路の幾つかを前記二次伝送路の幾つかに
    優先順に相互接続する手段（０１、０２、０３、１１、
    １２、１３、２１、２２、２３、３１、３２、３３、４
    １、４２、４３）と、を有することを特徴とするデータ
    通信網。
  2. 【請求項２】　　各アレイ・ノードが、一次伝送路、二
    次伝送路、前記各データ・システムを前記アレイ・ノー
    ドにインタフェースし、且つ選択的に前記インタフェー
    ス手段を相互に接続する手段（４２１０、４２１１、４
    ２１２、４２１３、４２１４、４２１５、４２１６、４
    ２１７、４２１８）を有し、これらの手段が回線接続要
    求に応答して前記優先順位に従い前記一次伝送路、前記
    二次伝送路、前記各データ・システムの間にノード交換
    データ伝送路を確立するように制御することを特徴とす
    る請求項１記載のデータ通信網。
  3. 【請求項３】　　前記アレイ・ノードのインタフェース
    及び制御を行なう手段が、前記アレイ・ノードによって
    サービスを受けている発信源データ・システムの回線接
    続要求に応答して、前記アレイ・ノードによってサービ
    スを受けている前記送信先データ・システムへの回線接
    続が確立されるべきか否かを判定する手段（４２１０、
    ４２１１、４２１１０）と、前記発信源データ・システ
    ム及び送信先データ・システムを結合する通信路を確立
    する為に、前記発信源データ・システム及び送信先デー
    タ・システムが前記アレイ・ノードによってサービスを
    受けていることの判定に基づいて、前記インタフェース
    手段を選択的に相互接続する手段（４２１２、４２１３
    、４２１４）と、を有することを特徴とする、請求項２
    記載のデータ通信網。
  4. 【請求項４】　　前記アレイ・ノードのインタフェース
    及び制御を行なう手段が、前記ノード・アレイによって
    サービスを受けている発信源データ・システムの回線接
    続要求に応答して、前記アレイ・ノード中にある第２ノ
    ードによってサービスを受けている前記送信先データ・
    システムへの回線接続が確立されるべきか否かを判定す
    る手段（４２１０、４２１１、４２１１０）と、前記ア
    レイ・ノードを前記発信源データ・システムへ結合する
    通信路を前記アレイ・ノードを前記第二ノード・アレイ
    と相互に接続する近道の二次伝送路に対し通信通路を確
    立する為に、送信先データシステムは前記第二アレイ・
    ノードによってサービスを受けていることの判定に基づ
    いて、選択的にインタフェース手段を相互に接続する手
    段（４２１２、４２１３、４２１４、４２１７、４２１
    ８）と、を有することを特徴とする、請求項２記載のデ
    ータ通信網。
  5. 【請求項５】　　前記アレイ・ノード制御手段が、前記
    近道の二次伝送路が利用不能であることに基づいて、選
    択的に前記発信源データ・システム通信路を前記アレイ
    ・ノードを前記第三ノード・アレイと相互に接続する別
    の二次伝送路へ相互に接続する手段（４２１０、４２１
    １、４２１１０、４２１２、４２１３、４２１４、４２
    １７、４２１８） を有することを特徴とする、請求項４記載のデータ通信
    網。
  6. 【請求項６】　　前記アレイ・ノード制御手段が、近道
    の二次伝送路若しくは別の二次伝送路上に入力している
    回線接続要求が、前記アレイノードによりサービスを受
    けている送信先データシステム向けであるとの決定によ
    り、前記入力している直接伝送通路と別の二次伝送通路
    とを、前記アレイノードと前記送信先データシステムを
    結合している通信通路に選択的に相互接続する手段（４
    ２１０、４２１１、４２１１０、４２１２、４２１３、
    ４２１４、４２１５、４２１６、４２１７、４２１８）
    を有することを特徴とする、請求項５記載のデータ通信
    網。
  7. 【請求項７】　　前記アレイ・ノード制御手段が、前記
    アレイ・ノードによってサービスを受けている発信源デ
    ータ・システムの回線接続要求に応答して、このデータ
    通信網内にある他のノード・アレイ中のノードによって
    サービスを受けている送信先データ・システムへ前記回
    線接続が確立されるべきか否かを判定し、且つ前記送信
    先データ・システムが前記他のノード・アレイによって
    サービスを受けていることの判定に基づいて、前記他の
    ノード・アレイが前記アレイ・ノードからのデータ通信
    網上に位置している方向を確認する手段（４２１０、４
    ２１１、４２１１１）と、前記他のノード・アレイの方
    向の確認に基づいて、このデータ通信網上に位置してい
    る隣接ノード・アレイへ前記他のノード・アレイの方向
    に延びている一次伝送路に対し、前記アレイ・ノードを
    前記発信源データ・システムへ結合する通信路を確立す
    る為に、前記インタフェース手段を選択的に相互接続す
    る手段（４２１２、４２１３、４２１４、４２１５、４
    ２１６）と、を有することを特徴とする、請求項２記載
    のデータ通信網。
  8. 【請求項８】　　前記アレイ・ノード制御手段が、前記
    一次伝送路が利用不能であることに基づいて、前記他の
    アレイ・ノードが前記アレイ・ノードと相互に接続され
    ているリング伝送路上にあるか否かを判定する手段（４
    ２１０、４２１１、４２１１１）と、前記他のアレイ・
    ノードがリング伝送路上にあることの判定に基づいて、
    選択的に前記発信源データ・システム通信路を隣接アレ
    イ・ノードへ延びている第一の所定の二次伝送路と相互
    に接続する手段（４２１２、４２１３、４２１４、４２
    １７、４２１８）と、を有することを特徴とする、請求
    項７記載のデータ通信網。
  9. 【請求項９】　　前記アレイ・ノード制御手段が、前記
    他のアレイ・ノードが別のリング伝送路上にあることの
    判定に基づいて、選択的に前記他のアレイ・ノードが前
    記アレイ・ノードからの前記リング伝送路上にある距離
    に従って前記発信源データ・システム通信路を前記第一
    の所定の二次伝送路または第二の二次伝送路を相互に接
    続する手段（４２１０、４２１１、４２１１１、４２１
    ２、４２１３、４２１４、４２１７、４２１８）を有す
    ることを特徴とする、請求項８記載のデータ通信網。
  10. 【請求項１０】　　各ノードが、この通信網によってサ
    ービスが与えられるデータ・システム（０１０、１１０
    、１１１、１２０、１３０、２１０、３１０、４１０、
    ４２０、４２１）と結合されている所定数のアレイ・ノ
    ード（０１、０２、０３、１１、１２、１３、２１、２
    ２、２３、３１、３２、３３、４１、４２、４３）を有
    するノード・アレイ（０、１、２、３、４）から成るデ
    ータ通信網（６）の制御方法において、前記アレイ・ノ
    ードの幾つかと相互に接続している二次伝送路及び各々
    がアレイ・ノードを隣接するノード・アレイの内の対応
    するアレイ・ノードと相互に接続する一次伝送路上に現
    われている回線接続要求に応答し、選択的に前記一次伝
    送路及び二次伝送路のうちの幾つかと前記データ・シス
    テムのうちの幾つかとを相互に接続し、且つ回線通信路
    をデータ発信源データ・システムと相互に接続されてい
    るアレイ・ノードと、データ送信先データ・システムと
    相互に接続されている他のアレイ・ノードとの間の各回
    線アレイ・ノードによって定まる優先順に確立される前
    記データ・システムのうちの発信源データ・システムに
    よって発生され、前記確立されている回線通信路上の前
    記発信源データ・システムと送信先データ・システムと
    の間でデータの交換を可能にするステップ（図９、図１
    ０）、を有することを特徴とするデータ通信網制御方法
    。
JP3289518A 1990-10-24 1991-10-09 データ通信網とその制御方法 Pending JPH04265033A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60252490A 1990-10-24 1990-10-24
US602524 1990-10-24

Publications (1)

Publication Number Publication Date
JPH04265033A true JPH04265033A (ja) 1992-09-21

Family

ID=24411693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3289518A Pending JPH04265033A (ja) 1990-10-24 1991-10-09 データ通信網とその制御方法

Country Status (4)

Country Link
EP (1) EP0482813A1 (ja)
JP (1) JPH04265033A (ja)
KR (1) KR920009121A (ja)
CA (1) CA2050559A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69432965T2 (de) * 1993-08-24 2004-05-27 Canon K.K. Netzwerk zum Verbinden mehrerer Knoten durch Verwendung mehreren Kanäle
KR100484537B1 (ko) * 2002-07-24 2005-04-20 한국수력원자력 주식회사 다이나믹 밀

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559537A (en) * 1978-10-30 1980-05-06 Hitachi Ltd Network control system
JPS58139543A (ja) * 1982-02-15 1983-08-18 Ricoh Co Ltd 通信回路網
JPS6084661A (ja) * 1983-05-31 1985-05-14 ダブリュー　ダニエル　ヒリス 経路指定装置
JPS60134647A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 通信ネツトワ−クシステム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742511A (en) * 1985-06-13 1988-05-03 Texas Instruments Incorporated Method and apparatus for routing packets in a multinode computer interconnect network
US4797882A (en) * 1985-10-02 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Mesh-based switching network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559537A (en) * 1978-10-30 1980-05-06 Hitachi Ltd Network control system
JPS58139543A (ja) * 1982-02-15 1983-08-18 Ricoh Co Ltd 通信回路網
JPS6084661A (ja) * 1983-05-31 1985-05-14 ダブリュー　ダニエル　ヒリス 経路指定装置
JPS60134647A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 通信ネツトワ−クシステム

Also Published As

Publication number Publication date
CA2050559A1 (en) 1992-04-25
KR920009121A (ko) 1992-05-28
EP0482813A1 (en) 1992-04-29

Similar Documents

Publication Publication Date Title
US5430442A (en) Cross point switch with distributed control
US6052752A (en) Hierarchical dual bus architecture for use in an electronic switching system employing a distributed control architecture
US4982325A (en) Applications processor module for interfacing to a database system
US4905229A (en) Local area communication network
US4805166A (en) Switch path reservation arrangement
JPH0611134B2 (ja) ロ−カル・エリア・ネツトワ−ク
EP0282923B1 (en) Parallel switching with round robin priority
JPH07112200B2 (ja) バス制御のための中立監視システムおよびその方法
JPH04265033A (ja) データ通信網とその制御方法
US4331834A (en) Modular telecommunication system
JPH021478B2 (ja)
JP2705507B2 (ja) 信号中継交換機
JPS58196748A (ja) 回線交換用プロトコル変換方式
JPS59186447A (ja) デ−タ交換網論理チヤネル再構成方式
JP3239968B2 (ja) 複数呼相互間のリソース共有動作の実現方法
JP2832712B2 (ja) 呼処理方式
JPS6336176B2 (ja)
JPH02127836A (ja) 優先処理方式
JPH02126746A (ja) ネットワーク相互接続装置
JPH0654365A (ja) 加入者接続方式
JPH0622003A (ja) 通信テスト方式
JPS58210739A (ja) デ−タ伝送制御装置
JPS61191141A (ja) ル−プ状伝送路の使用権移動方式
JPH05128024A (ja) 論理チヤネル優先制御方法
JPS63206081A (ja) マルチチヤネルアクセス通信方法