JPH04263432A - 半導体素子のバンプ電極 - Google Patents
半導体素子のバンプ電極Info
- Publication number
- JPH04263432A JPH04263432A JP2423791A JP2423791A JPH04263432A JP H04263432 A JPH04263432 A JP H04263432A JP 2423791 A JP2423791 A JP 2423791A JP 2423791 A JP2423791 A JP 2423791A JP H04263432 A JPH04263432 A JP H04263432A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fusion
- bump electrode
- ausn
- submount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 30
- 230000004927 fusion Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 6
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 238000010301 surface-oxidation reaction Methods 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 239000007772 electrode material Substances 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子のバンプ電極
に関する。
に関する。
【０００２】
【従来の技術】半導体素子における接合容量の低減、浮
遊容量、浮遊インダクタンスの低下は、高性能化、特に
高速性能を得る上で重要な技術課題であり、様々な工夫
がなされている。ここではその一例として光通信のため
の受光素子として開発が進められているＩｎＧａＡｓ
ｐｉｎ−フォトダイオードを例にみてみる。
遊容量、浮遊インダクタンスの低下は、高性能化、特に
高速性能を得る上で重要な技術課題であり、様々な工夫
がなされている。ここではその一例として光通信のため
の受光素子として開発が進められているＩｎＧａＡｓ
ｐｉｎ−フォトダイオードを例にみてみる。
【０００３】この素子の応答特性の高速化のためには接
合径を小さくして接合容量を低減する必要があるが、こ
のとき入射光の光結合トレランスの低下という問題が生
ずる。このトレードオフの問題を回避するためには、基
板裏面にマイクロレンズを形成した裏面入射型にして、
有効受光径を接合径よりも大きくすることが有効であり
、このレンズ加工により接合容量の低減が図られている
。
合径を小さくして接合容量を低減する必要があるが、こ
のとき入射光の光結合トレランスの低下という問題が生
ずる。このトレードオフの問題を回避するためには、基
板裏面にマイクロレンズを形成した裏面入射型にして、
有効受光径を接合径よりも大きくすることが有効であり
、このレンズ加工により接合容量の低減が図られている
。
【０００４】更に、このような裏面入射型素子の場合に
は、素子にバンプ電極を形成し、サブマウントあるいは
増幅器ＩＣ上にフリップチップ実装することで、浮遊容
量、浮遊インダクタンスを低減できるメリットがある。 融着材料としてハンダ、ＡｕＳｎなどを用いる構造が検
討されてきているが、融着自体の再現性、経年変化など
、信頼性のある技術とは言難いのが現状である。
は、素子にバンプ電極を形成し、サブマウントあるいは
増幅器ＩＣ上にフリップチップ実装することで、浮遊容
量、浮遊インダクタンスを低減できるメリットがある。 融着材料としてハンダ、ＡｕＳｎなどを用いる構造が検
討されてきているが、融着自体の再現性、経年変化など
、信頼性のある技術とは言難いのが現状である。
【０００５】
【発明が解決しようとする課題】バンプ電極をサブマウ
ントなどに加熱圧着するとき、たとえば融着材料にＡｕ
Ｓｎを、サブマウントなどの側の電極材料にＡｕを用い
た場合、ＡｕＳｎ合金の融点がＡｕと比べて低いことを
利用して、ＡｕＳｎを軟化溶融させ、サブマウントＡｕ
に融着させることを理想とする。ところが実際にはＡｕ
Ｓｎ溶融表面が酸化しているなどの理由で、融着断面積
不足、あるいはまったく融着しないという事態が発生し
、フリップ実装自体の信頼性を低下させている。
ントなどに加熱圧着するとき、たとえば融着材料にＡｕ
Ｓｎを、サブマウントなどの側の電極材料にＡｕを用い
た場合、ＡｕＳｎ合金の融点がＡｕと比べて低いことを
利用して、ＡｕＳｎを軟化溶融させ、サブマウントＡｕ
に融着させることを理想とする。ところが実際にはＡｕ
Ｓｎ溶融表面が酸化しているなどの理由で、融着断面積
不足、あるいはまったく融着しないという事態が発生し
、フリップ実装自体の信頼性を低下させている。
【０００６】本発明の目的は、上記従来の欠点を取り除
いた信頼性の高い優れたバンプ電極構造を提供すること
にある。
いた信頼性の高い優れたバンプ電極構造を提供すること
にある。
【０００７】
【課題を解決するための手段】前述の問題点を解決する
ために本発明が提供する半導体素子のバンプ電極は、少
なくとも融着材料としての用をなすＳｎ及びＳｎ上に薄
膜Ａｕを電極構造として有し、かつ、そのＳｎとＡｕの
膜厚比が１以上であることを特徴とする。
ために本発明が提供する半導体素子のバンプ電極は、少
なくとも融着材料としての用をなすＳｎ及びＳｎ上に薄
膜Ａｕを電極構造として有し、かつ、そのＳｎとＡｕの
膜厚比が１以上であることを特徴とする。
【０００８】
【作用】本発明のバンプ電極構造では、Ｓｎ表面をＡｕ
薄膜で覆っており、保存中の表面酸化や、融着前の加熱
時の表面酸化を防ぐことができる。また、ＡｕとＳｎと
は相互拡散しやすい組合せであり、加熱融着時にはＡｕ
膜はＳｎ膜との相互拡散によりＡｕＳｎ化し溶融する。 さらにサブマウント電極のＡｕもＳｎ膜との相互拡散に
より溶融化し、密着力が向上する。これら相互拡散の効
果はＡｕ膜のＡｕの量よりＳｎ膜のＳｎの量が多い時即
ちその比が１以上の時に顕在化する特徴を持っている。
薄膜で覆っており、保存中の表面酸化や、融着前の加熱
時の表面酸化を防ぐことができる。また、ＡｕとＳｎと
は相互拡散しやすい組合せであり、加熱融着時にはＡｕ
膜はＳｎ膜との相互拡散によりＡｕＳｎ化し溶融する。 さらにサブマウント電極のＡｕもＳｎ膜との相互拡散に
より溶融化し、密着力が向上する。これら相互拡散の効
果はＡｕ膜のＡｕの量よりＳｎ膜のＳｎの量が多い時即
ちその比が１以上の時に顕在化する特徴を持っている。
【０００９】
【実施例】図１は本発明を適用した半導体受光素子のバ
ンプ電極の一実施例を示す断面模式図である。ここでは
パット電極を想定している。まず、化合物半導体１の表
面に絶縁膜２を形成する。次に、フォトレジストマスク
を用いた選択メッキ技術により、これに先行して形成し
たＴｉ３／Ａｕ４膜（厚さはどちらも０．０５μｍ）を
メッキ陰極として厚さ５μｍのＡｕ５膜を形成する。続
けてＴｉ６／Ｐｔ７膜（厚さはどちらも０．２μｍ）を
蒸着しリフトオフすることにより、絶縁膜２上の特定領
域にＴｉ３／Ａｕ４膜、Ａｕ５膜、Ｔｉ６／Ｐｔ７膜よ
りなる電極を形成する。この後、通常のリフトオフ技術
を用いてＴｉ６／Ｐｔ７膜上の特定領域に１μｍ厚のＳ
ｎ８／０．２μｍ厚のＡｕ９膜を形成することにより本
実施例のバンプ電極が完成する。
ンプ電極の一実施例を示す断面模式図である。ここでは
パット電極を想定している。まず、化合物半導体１の表
面に絶縁膜２を形成する。次に、フォトレジストマスク
を用いた選択メッキ技術により、これに先行して形成し
たＴｉ３／Ａｕ４膜（厚さはどちらも０．０５μｍ）を
メッキ陰極として厚さ５μｍのＡｕ５膜を形成する。続
けてＴｉ６／Ｐｔ７膜（厚さはどちらも０．２μｍ）を
蒸着しリフトオフすることにより、絶縁膜２上の特定領
域にＴｉ３／Ａｕ４膜、Ａｕ５膜、Ｔｉ６／Ｐｔ７膜よ
りなる電極を形成する。この後、通常のリフトオフ技術
を用いてＴｉ６／Ｐｔ７膜上の特定領域に１μｍ厚のＳ
ｎ８／０．２μｍ厚のＡｕ９膜を形成することにより本
実施例のバンプ電極が完成する。
【００１０】Ａｕ５膜はスペーサー層、Ｔｉ６／Ｐｔ７
膜はＳｎ８膜のＳｎがＡｕ５膜中に拡散するのを防ぐた
めのバリア層である。そしてＳｎ８／Ａｕ９膜が本発明
を適用した部分である。ここではＳｎ８の膜厚はＡｕ９
の膜厚の５倍としているが１倍以上なら効果がある。
膜はＳｎ８膜のＳｎがＡｕ５膜中に拡散するのを防ぐた
めのバリア層である。そしてＳｎ８／Ａｕ９膜が本発明
を適用した部分である。ここではＳｎ８の膜厚はＡｕ９
の膜厚の５倍としているが１倍以上なら効果がある。
【００１１】このようにして作製したバンプ電極を、例
えばＡｕサブマウントに２８０℃で加熱圧着すると、き
わめて安定性、再現性に優れた実装が可能となる。
えばＡｕサブマウントに２８０℃で加熱圧着すると、き
わめて安定性、再現性に優れた実装が可能となる。
【００１２】
【発明の効果】以上説明したように、本発明によれば表
面酸化しにくく、安定性、再現性や信頼性に優れた実装
が可能なバンプ電極が形成できる。
面酸化しにくく、安定性、再現性や信頼性に優れた実装
が可能なバンプ電極が形成できる。
【図１】本発明を適用した半導体受光素子のバンプ電極
の一実施例を示す断面模式図である。
の一実施例を示す断面模式図である。
１ 化合物半導体
２ 絶縁膜
３ Ｔｉ
４ Ａｕ
５ Ａｕ
６ Ｔｉ
７ Ｐｔ
８ Ｓｎ
９ Ａｕ
Claims (1)
- 【請求項１】 少なくとも融着材料としての用をなす
Ｓｎ及びＳｎ上に薄膜Ａｕを電極構造として有し、かつ
、そのＳｎとＡｕの膜厚比が１以上であることを特徴と
する半導体素子のバンプ電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2423791A JPH04263432A (ja) | 1991-02-19 | 1991-02-19 | 半導体素子のバンプ電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2423791A JPH04263432A (ja) | 1991-02-19 | 1991-02-19 | 半導体素子のバンプ電極 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04263432A true JPH04263432A (ja) | 1992-09-18 |
Family
ID=12132647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2423791A Pending JPH04263432A (ja) | 1991-02-19 | 1991-02-19 | 半導体素子のバンプ電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04263432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314723A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002124524A (ja) * | 2000-10-16 | 2002-04-26 | Kyocera Corp | 配線基板 |
-
1991
- 1991-02-19 JP JP2423791A patent/JPH04263432A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314723A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002124524A (ja) * | 2000-10-16 | 2002-04-26 | Kyocera Corp | 配線基板 |
| JP4605883B2 (ja) * | 2000-10-16 | 2011-01-05 | 京セラ株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036446B2 (ja) | 光素子の実装方法 | |
| JPH04263432A (ja) | 半導体素子のバンプ電極 | |
| JP2001284696A (ja) | 光実装基板および光モジュール | |
| JP3049800B2 (ja) | 半導体受光素子のバンプ電極形成方法 | |
| JP2001298199A (ja) | 光半導体装置の接続構造 | |
| JPH0547841A (ja) | 半導体装置の実装方法およびその実装構造 | |
| KR20030088249A (ko) | 반도체 광소자 패키지 및 그 제조 방법 | |
| FR2569052A1 (fr) | Procede d'interconnexion de circuits integres | |
| US20040108363A1 (en) | Method of fabricating an electronic module comprising an active component on a base | |
| GB2243032A (en) | Hybrid type device and manufacturing method thereof | |
| JPS59172266A (ja) | 混成集積回路およびその製造方法 | |
| JP2529397B2 (ja) | チップ部品載置用電極 | |
| JPH10341040A (ja) | 光半導体モジュール及びその製造方法 | |
| JPH07201920A (ja) | 半導体装置の製造方法 | |
| JPH07130748A (ja) | 半導体装置およびその製造方法 | |
| KR0138843B1 (ko) | 전극이 양면에 형성된 광소자의 전극연결방법 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPS60180146A (ja) | ソルダバンプの一括形成方法 | |
| JPH0982757A (ja) | 半導体装置とその半導体装置の製造方法 | |
| JPH04184951A (ja) | 半導体素子実装方法 | |
| JPH04155866A (ja) | 半導体装置 | |
| JPH098269A (ja) | ハイブリッド型固体撮像装置及びその製造方法 | |
| CN115692536A (zh) | 光电探测器及其制作方法 | |
| JP2953111B2 (ja) | 半導体装置の電極形成方法と実装方法 | |
| JPS58210643A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991116 |