JPH04259255A - レチクル及び半導体装置 - Google Patents
レチクル及び半導体装置Info
- Publication number
- JPH04259255A JPH04259255A JP3020974A JP2097491A JPH04259255A JP H04259255 A JPH04259255 A JP H04259255A JP 3020974 A JP3020974 A JP 3020974A JP 2097491 A JP2097491 A JP 2097491A JP H04259255 A JPH04259255 A JP H04259255A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- reticle
- line width
- gate
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ダイナミック・ランダ
ム・アクセス・メモリＩＣ（以下、ＤＲＡＭと略称する
）の半導体装置のワード線の形状の改良に関するもので
ある。
ム・アクセス・メモリＩＣ（以下、ＤＲＡＭと略称する
）の半導体装置のワード線の形状の改良に関するもので
ある。
【０００２】近年の４メガＤＲＡＭ以上のような集積度
の高い半導体装置においては、そのゲート線幅はますま
す狭くなり、製造工程における線幅の管理が非常に困難
になっているが、このワード線はゲート部以外の部分で
は抵抗を低下させることができるのでより広くすること
が望まれている。
の高い半導体装置においては、そのゲート線幅はますま
す狭くなり、製造工程における線幅の管理が非常に困難
になっているが、このワード線はゲート部以外の部分で
は抵抗を低下させることができるのでより広くすること
が望まれている。
【０００３】以上のような状況から、ゲート部のワード
線の線幅よりも広い線幅のフィールド部のワード線を有
する半導体装置が要望されている。
線の線幅よりも広い線幅のフィールド部のワード線を有
する半導体装置が要望されている。
【０００４】
【従来の技術】従来のレチクル及び半導体装置について
図４〜図５により詳細に説明する。図４は従来のレチク
ルパターンの平面図、図５は従来のレチクルを用いて製
造した半導体装置を示す図である。
図４〜図５により詳細に説明する。図４は従来のレチク
ルパターンの平面図、図５は従来のレチクルを用いて製
造した半導体装置を示す図である。
【０００５】図４に示すように従来のレチクルにおいて
はワード線のパターン２１の線幅は、ゲート部２１ａ
においてもフィールド部２１ｂ においても接続部２１
ｃ においてもその線幅は同じであり、その線幅の寸法
は１ＭのＤＲＡＭでは １．２μｍ 、４ＭのＤＲＡＭ
では ０．８μｍ 、１６ＭのＤＲＡＭでは ０．５μ
ｍ である。
はワード線のパターン２１の線幅は、ゲート部２１ａ
においてもフィールド部２１ｂ においても接続部２１
ｃ においてもその線幅は同じであり、その線幅の寸法
は１ＭのＤＲＡＭでは １．２μｍ 、４ＭのＤＲＡＭ
では ０．８μｍ 、１６ＭのＤＲＡＭでは ０．５μ
ｍ である。
【０００６】このレチクルを用いて製造した半導体装置
は図５（ａ） の平面図に示すように、ゲート部のワー
ド線１５ａ もフィールド部のワード線１５ｂ も接続
部のワード線１５ｃ も線幅は同じであり、図５（ａ）
のＢ−Ｂ断面の図５（ｂ） に示すように、半導体基
板１２の表面に形成したフィールド酸化膜１３にて囲ま
れた領域内の中央にはゲート電極１４が設けられ、ゲー
ト電極１４の表面はワード線１５と接続されており、こ
のゲート電極１４の両側にソース領域１２ａ とドレイ
ン領域１２ｂ とを形成した形状を有している。
は図５（ａ） の平面図に示すように、ゲート部のワー
ド線１５ａ もフィールド部のワード線１５ｂ も接続
部のワード線１５ｃ も線幅は同じであり、図５（ａ）
のＢ−Ｂ断面の図５（ｂ） に示すように、半導体基
板１２の表面に形成したフィールド酸化膜１３にて囲ま
れた領域内の中央にはゲート電極１４が設けられ、ゲー
ト電極１４の表面はワード線１５と接続されており、こ
のゲート電極１４の両側にソース領域１２ａ とドレイ
ン領域１２ｂ とを形成した形状を有している。
【０００７】
【発明が解決しようとする課題】以上説明した従来のレ
チクルにおいては、ワード線のパターンの線幅はゲート
部においてもフィールド部においても接続部においても
同じであるから、半導体装置の製造に際して半導体装置
のアクセススピードを早くしようとして露光シフトをか
けると、フィールド部とゲート部との間に段差があるか
ら下部にあるゲート部に焦点を合わすと、フィールド部
には焦点が合い難くなるのでゲート部のワード線幅に比
してフィールド部のワード線幅が狭くなって抵抗が高く
なり、この抵抗を下げようとしてレチクルのワード線の
パターンの線幅を広くすると、ゲート部のワード線の線
幅が広くなるので半導体装置のアクセススピードが遅く
なるという問題点があった。
チクルにおいては、ワード線のパターンの線幅はゲート
部においてもフィールド部においても接続部においても
同じであるから、半導体装置の製造に際して半導体装置
のアクセススピードを早くしようとして露光シフトをか
けると、フィールド部とゲート部との間に段差があるか
ら下部にあるゲート部に焦点を合わすと、フィールド部
には焦点が合い難くなるのでゲート部のワード線幅に比
してフィールド部のワード線幅が狭くなって抵抗が高く
なり、この抵抗を下げようとしてレチクルのワード線の
パターンの線幅を広くすると、ゲート部のワード線の線
幅が広くなるので半導体装置のアクセススピードが遅く
なるという問題点があった。
【０００８】本発明は以上のような状況から、ゲート部
のワード線幅を狭くしてもフィールド部のワード線幅が
狭くならないようにすることが可能となるレチクル及び
このレチクルを用いて製造する半導体装置の提供を目的
としたものである。
のワード線幅を狭くしてもフィールド部のワード線幅が
狭くならないようにすることが可能となるレチクル及び
このレチクルを用いて製造する半導体装置の提供を目的
としたものである。
【０００９】
【課題を解決するための手段】本発明のレチクルは、ワ
ード線のパターンのフィールド部の線幅が、このワード
線のパターンのゲート部の線幅よりも広く、このフィー
ルド部とゲート部との接続部の線幅が、直線的或いは円
弧状に変化するように構成する。
ード線のパターンのフィールド部の線幅が、このワード
線のパターンのゲート部の線幅よりも広く、このフィー
ルド部とゲート部との接続部の線幅が、直線的或いは円
弧状に変化するように構成する。
【００１０】本発明の半導体装置は、上記のレチクルを
用いて製造し、ゲート部のワード線の線幅よりも広い線
幅のフィールド部のワード線を有するように構成する。
用いて製造し、ゲート部のワード線の線幅よりも広い線
幅のフィールド部のワード線を有するように構成する。
【００１１】
【作用】即ち本発明においては、半導体装置の製造に用
いるレチクルのフィールド部のワード線のパターンの線
幅がゲート部のワード線のパターンの線幅よりも広いか
ら、このレチクルを用いて半導体装置を製造すると、フ
ィールド部のワード線の線幅をゲート部のワード線の線
幅よりも広くすることができ、アクセススピードが早く
、フィールド部のワード線の抵抗を下げた半導体装置を
製造することが可能となる。
いるレチクルのフィールド部のワード線のパターンの線
幅がゲート部のワード線のパターンの線幅よりも広いか
ら、このレチクルを用いて半導体装置を製造すると、フ
ィールド部のワード線の線幅をゲート部のワード線の線
幅よりも広くすることができ、アクセススピードが早く
、フィールド部のワード線の抵抗を下げた半導体装置を
製造することが可能となる。
【００１２】
【実施例】以下図１〜図３により本発明の一実施例につ
いて詳細に説明する。図１は本発明による第１の実施例
のレチクルパターンの平面図、図２は本発明による第２
の実施例のレチクルパターンの平面図、図３は第１の実
施例のレチクルを用いて製造した半導体装置を示す図で
ある。
いて詳細に説明する。図１は本発明による第１の実施例
のレチクルパターンの平面図、図２は本発明による第２
の実施例のレチクルパターンの平面図、図３は第１の実
施例のレチクルを用いて製造した半導体装置を示す図で
ある。
【００１３】図１の本発明による第１の実施例のレチク
ルにおいてはフィールド部１ｂのワード線の線幅はゲー
ト部１ａのワード線の線幅よりも広く形成されており、
その間の接続部１ｃは直線で形成されている。
ルにおいてはフィールド部１ｂのワード線の線幅はゲー
ト部１ａのワード線の線幅よりも広く形成されており、
その間の接続部１ｃは直線で形成されている。
【００１４】図２の本発明による第２の実施例のレチク
ルにおいてはフィールド部１１ｂ のワード線の線幅は
ゲート部１１ａ のワード線の線幅よりも広く形成され
ており、その間の接続部１１ｃ は円弧で形成されてい
る。
ルにおいてはフィールド部１１ｂ のワード線の線幅は
ゲート部１１ａ のワード線の線幅よりも広く形成され
ており、その間の接続部１１ｃ は円弧で形成されてい
る。
【００１５】このようなレチクルを用いて製造した半導
体装置は図３（ａ） の平面図に示すように、フィール
ド部のワード線５ｂの線幅はゲート部のワード線５ａの
線幅よりも広くなっており、図３（ａ） のＡ−Ａ断面
の図３（ｂ） に示すように、半導体基板２の表面に形
成したフィールド酸化膜３にて囲まれた領域内の中央に
はゲート電極４が設けられ、ゲート電極４の表面はワー
ド線５と接続されており、このゲート電極４の両側にソ
ース領域２ａとドレイン領域２ｂとを形成した形状を有
している。
体装置は図３（ａ） の平面図に示すように、フィール
ド部のワード線５ｂの線幅はゲート部のワード線５ａの
線幅よりも広くなっており、図３（ａ） のＡ−Ａ断面
の図３（ｂ） に示すように、半導体基板２の表面に形
成したフィールド酸化膜３にて囲まれた領域内の中央に
はゲート電極４が設けられ、ゲート電極４の表面はワー
ド線５と接続されており、このゲート電極４の両側にソ
ース領域２ａとドレイン領域２ｂとを形成した形状を有
している。
【００１６】このようにレチクルのフィールド部のワー
ド線のパターンの線幅をゲート部のワード線のパターン
の線幅よりも広くしているから、このレチクルを用いて
半導体装置を製造するとフィールド部のワード線幅をゲ
ート部のワード線幅より広くすることができるので、ア
クセススピードが早く、フィールド部のワード線の抵抗
が低い半導体装置を製造することが可能となる。
ド線のパターンの線幅をゲート部のワード線のパターン
の線幅よりも広くしているから、このレチクルを用いて
半導体装置を製造するとフィールド部のワード線幅をゲ
ート部のワード線幅より広くすることができるので、ア
クセススピードが早く、フィールド部のワード線の抵抗
が低い半導体装置を製造することが可能となる。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単なレチクルのパターンの変更により
、アクセススピードが早く、フィールド部のワード線の
抵抗が低い半導体装置を製造することが可能となる利点
があり、著しい経済的及び、信頼性向上の効果が期待で
きるレチクル及び半導体装置の提供が可能である。
によれば極めて簡単なレチクルのパターンの変更により
、アクセススピードが早く、フィールド部のワード線の
抵抗が低い半導体装置を製造することが可能となる利点
があり、著しい経済的及び、信頼性向上の効果が期待で
きるレチクル及び半導体装置の提供が可能である。
【図１】 本発明による第１の実施例のレチクルパタ
ーンの平面図、
ーンの平面図、
【図２】 本発明による第２の実施例のレチクルパタ
ーンの平面図、
ーンの平面図、
【図３】 第１の実施例のレチクルを用いて製造した
半導体装置を示す図、
半導体装置を示す図、
【図４】 従来のレチクルパターンの平面図、
【図５
】 従来のレチクルを用いて製造した半導体装置を示
す図、
】 従来のレチクルを用いて製造した半導体装置を示
す図、
１，１１はワード線のパターン、１ａ，１１ａはゲート
部、１ｂ，１１ｂはフィールド部、１ｃ，１１ｃは接続
部、２は半導体基板、２ａはソース領域、２ｂはドレイ
ン領域、３はフィールド酸化膜、４はゲート電極、５は
ワード線、５ａはゲート部のワード線、５ｂはフィール
ド部のワード線、５ｃは接続部のワード線、
部、１ｂ，１１ｂはフィールド部、１ｃ，１１ｃは接続
部、２は半導体基板、２ａはソース領域、２ｂはドレイ
ン領域、３はフィールド酸化膜、４はゲート電極、５は
ワード線、５ａはゲート部のワード線、５ｂはフィール
ド部のワード線、５ｃは接続部のワード線、
Claims (5)
- 【請求項１】 半導体装置の製造に用いるレチクルで
あって、ワード線のパターン（１，１１）のフィールド
部（１ｂ，１１ｂ）の線幅が、前記ワード線のパターン
（１，１１）のゲート部（１ａ，１１ａ）の線幅よりも
広いことを特徴とするレチクル。 - 【請求項２】 請求項１記載のレチクルにおける前記
フィールド部（１ｂ）とゲート部（１ａ）との接続部（
１ｃ）の線幅が、直線的に変化することを特徴とするレ
チクル。 - 【請求項３】 請求項１記載のレチクルにおける前記
フィールド部（１１ｂ）とゲート部（１１ａ） との接
続部（１１ｃ） の線幅が、円弧状に変化することを特
徴とするレチクル。 - 【請求項４】 請求項１記載のレチクルにおける前記
フィールド部（１ｂ，１１ｂ）とゲート部（１ａ，１１
ａ）との接続部が直線状と円弧状に変化することを特徴
とするレチクル。 - 【請求項５】 請求項１記載のレチクルを用いて製造
する半導体装置であって、ゲート部のワード線（５ａ）
の線幅よりも広い線幅のフィールド部のワード線（５ｂ
）を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020974A JPH04259255A (ja) | 1991-02-14 | 1991-02-14 | レチクル及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020974A JPH04259255A (ja) | 1991-02-14 | 1991-02-14 | レチクル及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04259255A true JPH04259255A (ja) | 1992-09-14 |
Family
ID=12042139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3020974A Withdrawn JPH04259255A (ja) | 1991-02-14 | 1991-02-14 | レチクル及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04259255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0600437A2 (en) * | 1992-11-30 | 1994-06-08 | Texas Instruments Incorporated | Gate defined transistor |
| US6064089A (en) * | 1996-08-09 | 2000-05-16 | Nec Corporation | Semiconductor device |
| JP2007306016A (ja) * | 2007-06-19 | 2007-11-22 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
-
1991
- 1991-02-14 JP JP3020974A patent/JPH04259255A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0600437A2 (en) * | 1992-11-30 | 1994-06-08 | Texas Instruments Incorporated | Gate defined transistor |
| EP0600437A3 (en) * | 1992-11-30 | 1994-09-21 | Texas Instruments Inc | Gate defined transistor. |
| US6064089A (en) * | 1996-08-09 | 2000-05-16 | Nec Corporation | Semiconductor device |
| JP2007306016A (ja) * | 2007-06-19 | 2007-11-22 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585210A (en) | Mask pattern of a semiconductor device and a method of manufacturing fine patterns using the same | |
| JP2002031883A5 (ja) | ||
| CN1164673A (zh) | 光掩模的图形结构 | |
| US6566041B2 (en) | Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process | |
| JP3708037B2 (ja) | 半導体装置 | |
| JPH04259255A (ja) | レチクル及び半導体装置 | |
| US6031291A (en) | Common contact hole structure in semiconductor device | |
| JP2719894B2 (ja) | 半導体素子の微細パターン形成用フォトマスク | |
| JP3332973B2 (ja) | 光露光用マスクおよびその製造方法 | |
| US6238825B1 (en) | Mask with alternating scattering bars | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| KR20010003628A (ko) | 반도체 메모리셀 구조 및 제조방법 | |
| JPS62102531A (ja) | エツチング方法 | |
| JP3102384B2 (ja) | 露光方法及び露光用マスク | |
| KR970077536A (ko) | 반도체 집적회로장치의 제조방법 | |
| KR100188797B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20030076375A (ko) | 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치 | |
| KR0126636B1 (ko) | 반도체소자의 패턴 형성방법 | |
| KR20050001075A (ko) | 채널 저항을 감소시킨 반도체소자 | |
| JPH02267556A (ja) | マスクパターンの設計法 | |
| KR20000003883A (ko) | 반도체 메모리 장치 | |
| JP2003031479A (ja) | 露光方法、マスク | |
| TW461040B (en) | Method for forming opening in a wafer layer | |
| KR19990018061A (ko) | 직사각형 커패시터 스토리지 노드 및 그 제조방법 | |
| JP2001330942A (ja) | 半導体集積回路装置用マスク、および半導体集積回路装置の製造方法ならびにその製造方法によって製造されたｄｒａｍ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |