JPH04259044A - 命令トレース格納装置 - Google Patents
命令トレース格納装置Info
- Publication number
- JPH04259044A JPH04259044A JP3020957A JP2095791A JPH04259044A JP H04259044 A JPH04259044 A JP H04259044A JP 3020957 A JP3020957 A JP 3020957A JP 2095791 A JP2095791 A JP 2095791A JP H04259044 A JPH04259044 A JP H04259044A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- trace
- processors
- memory
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002699 waste material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、命令を記憶しているメ
モリから読出された命令により処理を実行する複数のプ
ロセッサと、この複数のプロセッサにより解読された前
記命令のトレース情報を記憶するトレースメモリとを具
備する命令トレース格納装置において、特に、トレース
メモリの浪費を防止するとともに、当該トレースメモリ
の使用効率の向上を図る命令トレース格納装置に関する
。
モリから読出された命令により処理を実行する複数のプ
ロセッサと、この複数のプロセッサにより解読された前
記命令のトレース情報を記憶するトレースメモリとを具
備する命令トレース格納装置において、特に、トレース
メモリの浪費を防止するとともに、当該トレースメモリ
の使用効率の向上を図る命令トレース格納装置に関する
。
【０００３】
【従来の技術】従来の計算機のトレース回路は、アドレ
ス、バス上のデータ、レジスタに記憶されているデータ
および命令の実行に伴ない変化するデータを時系列に記
憶装置に書き込む。
ス、バス上のデータ、レジスタに記憶されているデータ
および命令の実行に伴ない変化するデータを時系列に記
憶装置に書き込む。
【０００４】上記計算機の処理を高速に実行するシステ
ムには複数のプロセッサを同時に使用して並列処理を実
行するマルチプロセッサシステムがある。上記マルチプ
ロセッサシステムは、並列処理を実行する場合に命令列
によっては処理を実行しないプロセッサが存在し、当該
処理を実行しないプロセッサではＮＯＰ命令により他の
プロセッサの処理に影響を与えない命令が実行される。 上記マルチプロセッサシステムのプロセッサはトレース
回路およびトレースメモリを備えている。上記マルチプ
ロセッサシステムの各プロセッサに備えられているトレ
ース回路は、全ての命令のトレースを格納するため、処
理を実行しない命令であるＮＯＰ命令もトレースするこ
とにより、当該ＮＯＰ命令を格納するメモリ容量の増加
を抑えるのが容易ではなかった。
ムには複数のプロセッサを同時に使用して並列処理を実
行するマルチプロセッサシステムがある。上記マルチプ
ロセッサシステムは、並列処理を実行する場合に命令列
によっては処理を実行しないプロセッサが存在し、当該
処理を実行しないプロセッサではＮＯＰ命令により他の
プロセッサの処理に影響を与えない命令が実行される。 上記マルチプロセッサシステムのプロセッサはトレース
回路およびトレースメモリを備えている。上記マルチプ
ロセッサシステムの各プロセッサに備えられているトレ
ース回路は、全ての命令のトレースを格納するため、処
理を実行しない命令であるＮＯＰ命令もトレースするこ
とにより、当該ＮＯＰ命令を格納するメモリ容量の増加
を抑えるのが容易ではなかった。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
命令トレース格納装置は、並列処理を実行する各プロセ
ッサにトレースメモリを備えているため、メモリ容量の
増加を招来し、また、処理を実行しないプロセッサの命
令であるＮＯＰ命令のトレースもトレースメモリに記憶
するため、メモリの浪費を招来するおそれがあった。
命令トレース格納装置は、並列処理を実行する各プロセ
ッサにトレースメモリを備えているため、メモリ容量の
増加を招来し、また、処理を実行しないプロセッサの命
令であるＮＯＰ命令のトレースもトレースメモリに記憶
するため、メモリの浪費を招来するおそれがあった。
【０００６】本発明は、このような従来の課題を解決す
るためになされたもので、その目的は、トレースメモリ
のメモリ容量の浪費をせず、且つ、メモリ容量の増加を
防止して当該トレースメモリの有効利用を図ることによ
り、装置の信頼性を向上する命令トレース格納装置を提
供することにある。
るためになされたもので、その目的は、トレースメモリ
のメモリ容量の浪費をせず、且つ、メモリ容量の増加を
防止して当該トレースメモリの有効利用を図ることによ
り、装置の信頼性を向上する命令トレース格納装置を提
供することにある。
【０００７】［発明の構成］
【０００８】
【課題を解決するための手段】上記目的を達成するため
、本発明は、命令を記憶してるメモリから当該命令を読
出す命令読出手段により読出された命令と複数のプロセ
ッサに処理の無を指示する命令とを比較する命令比較手
段と、この命令比較手段により前記命令読出手段により
読出した命令が前記複数のプロセッサに処理の無を指示
する命令のとき当該命令の命令列をカウントアップする
とともに、前記トレースメモリのアドレスのカウントア
ップを無にする手段と、を備えたことを要旨とする。
、本発明は、命令を記憶してるメモリから当該命令を読
出す命令読出手段により読出された命令と複数のプロセ
ッサに処理の無を指示する命令とを比較する命令比較手
段と、この命令比較手段により前記命令読出手段により
読出した命令が前記複数のプロセッサに処理の無を指示
する命令のとき当該命令の命令列をカウントアップする
とともに、前記トレースメモリのアドレスのカウントア
ップを無にする手段と、を備えたことを要旨とする。
【０００９】
【作用】上述の如く構成すれば、命令を記憶しているメ
モリから読出された命令と当該命令により処理を実行す
る複数のプロセッサに処理の無を指示する命令とを比較
する。この比較により読出した命令が前記複数のプロセ
ッサの処理の無を指示する命令のとき当該命令の命令列
をカウントアップする。また、複数のプロセッサにより
解読されたトレース情報を記憶するトレースメモリのア
ドレスのカウントアップを無にするので、トレースメモ
リのメモリ容量の浪費を防止できる。
モリから読出された命令と当該命令により処理を実行す
る複数のプロセッサに処理の無を指示する命令とを比較
する。この比較により読出した命令が前記複数のプロセ
ッサの処理の無を指示する命令のとき当該命令の命令列
をカウントアップする。また、複数のプロセッサにより
解読されたトレース情報を記憶するトレースメモリのア
ドレスのカウントアップを無にするので、トレースメモ
リのメモリ容量の浪費を防止できる。
【００１０】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１１】図１は本発明の命令トレース格納装置に係
る一実施例の制御を示すブロック図である。
る一実施例の制御を示すブロック図である。
【００１２】上記命令トレース格納装置は、ロケーショ
ンカウンタ１，記憶装置３、命令群５、プロセッサ７ａ
〜７ｄおよびトレース回路９を備えて、当該プロセッサ
７ａ〜７ｄの処理を実行しない命令のときトレースの動
作を止めてトレースメモリ１１のメモリ容量の浪費を防
止するものである。
ンカウンタ１，記憶装置３、命令群５、プロセッサ７ａ
〜７ｄおよびトレース回路９を備えて、当該プロセッサ
７ａ〜７ｄの処理を実行しない命令のときトレースの動
作を止めてトレースメモリ１１のメモリ容量の浪費を防
止するものである。
【００１３】上記ロケーションカウンタ１は、プログラ
ムの先頭からの相対値をもつカウンタであり、命令語の
アドレスを格納する。記憶装置３は命令語を所定アドレ
スに記憶して、ロケーションカウンタ１のアドレスによ
り応答する命令語が読出される。命令群５は、記憶装置
３から読出されるプロセッサ７ａ〜７ｄに１対１に対応
した当該プロセッサ７ａ〜７ｄの処理を指令する命令を
格納する。
ムの先頭からの相対値をもつカウンタであり、命令語の
アドレスを格納する。記憶装置３は命令語を所定アドレ
スに記憶して、ロケーションカウンタ１のアドレスによ
り応答する命令語が読出される。命令群５は、記憶装置
３から読出されるプロセッサ７ａ〜７ｄに１対１に対応
した当該プロセッサ７ａ〜７ｄの処理を指令する命令を
格納する。
【００１４】プロセッサ７ａ〜７ｄは、命令群５に格納
された命令から渡された命令語を解読してトレース回路
９に備えられているトレースメモリ１１の所定アドレス
にトレース情報を記憶する。
された命令から渡された命令語を解読してトレース回路
９に備えられているトレースメモリ１１の所定アドレス
にトレース情報を記憶する。
【００１５】上記トレース回路９は、トレースメモリ１
１，比較器１３，レジスタ１５，セレクタ１７およびセ
レクタ１９を有する。
１，比較器１３，レジスタ１５，セレクタ１７およびセ
レクタ１９を有する。
【００１６】上記トレースメモリ１１は、プロセッサ７
ａから入力されるトレース情報およびセレクタ１７から
入力される命令列の命令カウントを所定アドレスに記憶
する。比較器１３は、命令群５から入力される命令とレ
ジスタ１５に記憶されている前記プロセッサ７ａ〜７ｄ
の処理を実行しないＮＯＰ命令とを比較し、命令群５か
らの命令がＮＯＰ命令のとき「０」、ＮＯＰ命令でない
とき「１」の選択信号をセレクタ１７およびセレクタ１
９に出力する。
ａから入力されるトレース情報およびセレクタ１７から
入力される命令列の命令カウントを所定アドレスに記憶
する。比較器１３は、命令群５から入力される命令とレ
ジスタ１５に記憶されている前記プロセッサ７ａ〜７ｄ
の処理を実行しないＮＯＰ命令とを比較し、命令群５か
らの命令がＮＯＰ命令のとき「０」、ＮＯＰ命令でない
とき「１」の選択信号をセレクタ１７およびセレクタ１
９に出力する。
【００１７】セレクタ１７は、トレースメモリ１１に記
憶するトレース情報の命令列のカウントを選択するもの
で、比較器１３に入力される命令がＮＯＰ命令のときシ
ーケンサ２１によりカウントアップされた命令列の長さ
をトレースメモリ１１に出力する。一方、比較器１３に
入力される命令がＮＯＰ命令以外のときセレクタ１７は
、レジスタ２３に記憶されている数値である「１」を選
択してトレースメモリ１１に出力する。
憶するトレース情報の命令列のカウントを選択するもの
で、比較器１３に入力される命令がＮＯＰ命令のときシ
ーケンサ２１によりカウントアップされた命令列の長さ
をトレースメモリ１１に出力する。一方、比較器１３に
入力される命令がＮＯＰ命令以外のときセレクタ１７は
、レジスタ２３に記憶されている数値である「１」を選
択してトレースメモリ１１に出力する。
【００１８】セレクタ１９は、トレースメモリ１１のア
ドレスをカウントアップするか否かを選択するもので、
比較器１３に入力される命令がＮＯＰ命令のときカウン
トアップせずにトレースメモリアドレスレジスタ２５の
内容を再び当該トレースメモリアドレスレジスタ２５に
入力してトレースメモリ１１に渡す。一方、比較器１３
に入力される命令がＮＯＰ命令以外のときセレクタ１９
は、トレースメモリアドレスレジスタ２５の内容にシー
ケンサ２７の「１」を加えてトレースメモリ１１のアド
レスをカウントアップする。
ドレスをカウントアップするか否かを選択するもので、
比較器１３に入力される命令がＮＯＰ命令のときカウン
トアップせずにトレースメモリアドレスレジスタ２５の
内容を再び当該トレースメモリアドレスレジスタ２５に
入力してトレースメモリ１１に渡す。一方、比較器１３
に入力される命令がＮＯＰ命令以外のときセレクタ１９
は、トレースメモリアドレスレジスタ２５の内容にシー
ケンサ２７の「１」を加えてトレースメモリ１１のアド
レスをカウントアップする。
【００１９】次に本実施例の作用を説明する。
【００２０】まず、装置に電源投入後、ロケーションカ
ウンタ１のアドレスの示す命令が記憶装置３から読み出
される。読出された命令にはプロセッサ７ａ〜７ｄに１
対１に対応して命令語が書かれており、例えば当該プロ
セッサ７ａ〜７ｄに対する処理が無いときＮＯＰ命令で
ある。上記命令を格納する命令群５からプロセッサ７ａ
に命令語が渡されるとプロセッサ７ａは、当該命令語を
解読してトレースメモリ１１に当該命令のトレース情報
を渡す。
ウンタ１のアドレスの示す命令が記憶装置３から読み出
される。読出された命令にはプロセッサ７ａ〜７ｄに１
対１に対応して命令語が書かれており、例えば当該プロ
セッサ７ａ〜７ｄに対する処理が無いときＮＯＰ命令で
ある。上記命令を格納する命令群５からプロセッサ７ａ
に命令語が渡されるとプロセッサ７ａは、当該命令語を
解読してトレースメモリ１１に当該命令のトレース情報
を渡す。
【００２１】比較器１３は、命令群５から入力される命
令語とレジスタ１５に記憶されている命令語とを比較し
、当該命令群５から入力される命令語がＮＯＰ命令のと
き「０」、ＮＯＰ命令以外のとき「１」をセットして選
択信号をセレクタ１７およびセレクタ１９に出力する。 上記セレクタ１７は、入力される選択信号が「０」のと
きシーケンサ２１によりカウントアップされた命令列の
長さをトレースメモリ１１に出力し、選択信号が「１」
のときレジスタ２３に記憶している定数「１」をトレー
スメモリ１１に出力する。一方、セレクタ１９は、選択
信号が「０」のときトレースメモリアドレスレジスタ２
５の内容を選択し、選択信号が「１」のときシーケンサ
２７によりトレースメモリ１１のアドレスをカウントア
ップしたアドレスを選択してトレースメモリアドレス２
５に渡す。
令語とレジスタ１５に記憶されている命令語とを比較し
、当該命令群５から入力される命令語がＮＯＰ命令のと
き「０」、ＮＯＰ命令以外のとき「１」をセットして選
択信号をセレクタ１７およびセレクタ１９に出力する。 上記セレクタ１７は、入力される選択信号が「０」のと
きシーケンサ２１によりカウントアップされた命令列の
長さをトレースメモリ１１に出力し、選択信号が「１」
のときレジスタ２３に記憶している定数「１」をトレー
スメモリ１１に出力する。一方、セレクタ１９は、選択
信号が「０」のときトレースメモリアドレスレジスタ２
５の内容を選択し、選択信号が「１」のときシーケンサ
２７によりトレースメモリ１１のアドレスをカウントア
ップしたアドレスを選択してトレースメモリアドレス２
５に渡す。
【００２２】これにより、ＮＯＰ命令のときプロセッサ
７ａの動作せずにトレースを止める。従って、記憶装置
３から読出された命令がＮＯＰ命令のときトレースメモ
リ１１のアドレスをカウントアップせずに、且つ、命令
列の長さの命令カウントをカウントアップするので、ト
レースメモリ１１に記憶されるＮＯＰ命令のトレース量
は１命令分のトレース領域しか使用しないことになり、
トレースメモリ１１のメモリ容量の浪費およびメモリ容
量の増加を防止できる。
７ａの動作せずにトレースを止める。従って、記憶装置
３から読出された命令がＮＯＰ命令のときトレースメモ
リ１１のアドレスをカウントアップせずに、且つ、命令
列の長さの命令カウントをカウントアップするので、ト
レースメモリ１１に記憶されるＮＯＰ命令のトレース量
は１命令分のトレース領域しか使用しないことになり、
トレースメモリ１１のメモリ容量の浪費およびメモリ容
量の増加を防止できる。
【００２３】また、他のプロセッサ７ｂ〜７ｄのトレー
スと同期をとることも可能である。
スと同期をとることも可能である。
【００２４】本実施例においては、命令に対応するプロ
セッサ７ａのトレース回路９について説明したが、他の
プロセッサ７ｂ〜７ｄのトレース回路についても当該ト
レース回路９と同様の処理を実行する。
セッサ７ａのトレース回路９について説明したが、他の
プロセッサ７ｂ〜７ｄのトレース回路についても当該ト
レース回路９と同様の処理を実行する。
【００２５】
【発明の効果】以上説明したように、本発明では、プロ
セッサの動作を実行しないときにトレースを止めるので
、トレースメモリのメモリ容量の浪費をせず、且つ、メ
モリ容量の増加を防止して当該トレースメモリの有効利
用を図ることにより、装置の信頼性の向上を実現できる
。
セッサの動作を実行しないときにトレースを止めるので
、トレースメモリのメモリ容量の浪費をせず、且つ、メ
モリ容量の増加を防止して当該トレースメモリの有効利
用を図ることにより、装置の信頼性の向上を実現できる
。
【図１】本発明の命令トレース格納装置に係る一実施例
の制御を示すブロック図である。
の制御を示すブロック図である。
３ 記憶装置
５ 命令群
７ａ〜７ｄ プロセッサ
９ トレース回路
１１ トレースメモリ
１３ 比較器
１５ レジスタ
１７，１９ セレクタ
２１，２７ シーケンサ
２３ レジスタ
２５ トレースメモリレジスタ
Claims (1)
- 【請求項１】 命令を記憶しているメモリから当該命
令を読出す命令読出手段と、この命令読出手段により読
出した命令により処理を実行する複数のプロセッサと、
この複数のプロセッサにより解読された前記命令のトレ
ース情報を記憶するトレースメモリとを具備する命令ト
レース格納装置において、前記命令読出手段により読出
された命令と前記複数のプロセッサに処理の無を指示す
る命令とを比較する命令比較手段と、この命令比較手段
により前記命令読出手段により読出した命令が前記複数
のプロセッサに処理の無を指示する命令のとき当該命令
の命令列をカウントアップするとともに、前記トレース
メモリのアドレスのカウントアップを無にする手段と、
を備えたことを特徴とする命令トレース格納装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020957A JPH04259044A (ja) | 1991-02-14 | 1991-02-14 | 命令トレース格納装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020957A JPH04259044A (ja) | 1991-02-14 | 1991-02-14 | 命令トレース格納装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04259044A true JPH04259044A (ja) | 1992-09-14 |
Family
ID=12041664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3020957A Pending JPH04259044A (ja) | 1991-02-14 | 1991-02-14 | 命令トレース格納装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04259044A (ja) |
-
1991
- 1991-02-14 JP JP3020957A patent/JPH04259044A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4325116A (en) | Parallel storage access by multiprocessors | |
| US4037213A (en) | Data processor using a four section instruction format for control of multi-operation functions by a single instruction | |
| JPH0248931B2 (ja) | ||
| JPS58501560A (ja) | マイクロプロセツサ | |
| JPH0527971A (ja) | 情報処理装置 | |
| US3480917A (en) | Arrangement for transferring between program sequences in a data processor | |
| EP0012242B1 (en) | Digital data processor for word and character oriented processing | |
| JPH04259044A (ja) | 命令トレース格納装置 | |
| EP0503498A2 (en) | Single-chip microcomputer with program/data memory flag | |
| US3505648A (en) | Arithmetic and logic system using ac and dc signals | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| KR940006829B1 (ko) | 인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서 | |
| JPH033047A (ja) | 演算機能付きメモリ | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JP3058524B2 (ja) | プログラム制御装置 | |
| JPH0512070A (ja) | 命令トレース格納装置 | |
| JPH0128965B2 (ja) | ||
| JPS59191654A (ja) | 処理装置 | |
| JPS59174961A (ja) | メモリセグメント制御装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH0354632A (ja) | 演算命令処理装置 | |
| JPS6250855B2 (ja) | ||
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPH0319570B2 (ja) |