JPH04252675A - 高フィ−ルド周波数画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】（目次） 産業上の利用分野 従来の技術（図８） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用 実施例 （ａ）第１の実施例の説明（図２乃至図６）（ｂ）第２
の実施例の説明（図７） （ｃ）他の実施例の説明 発明の効果

【０００２】

【産業上の利用分野】本発明は、撮像対象を通常のｎ倍
のフィールド周波数で撮像し、画像処理する高フィール
ド周波数画像処理装置に関する。

【０００３】近年の画像処理技術の発達に伴い、高速運
動する対象の動作をコンピュータにより解析するシステ
ムが求められており、このため、運動対象を通常のフィ
ールド（フレーム）周波数の数倍の高速に撮像し、高フ
ィールド周波数の画像を得て、画像処理することが必要
となる。

【０００４】例えば、ゴルフのクラブなど高速に運動す
る物体の軌跡などを処理する運動解析システムでは、通
常の１／６０秒／フィールドの速さの２，３倍の時分割
分解能を要し、車両を衝突させて車両及び人体に及ぼす
影響を調べる衝突実験解析システムでは、１／６０秒／
フィールドの速さの５倍の時分割分解能が要求されてい
る。

【０００５】このようなシステムでは、高フィールド周
波数画像が簡易に得られ且つリアルタイム処理できるこ
とが望まれる。

【０００６】

【従来の技術】図８は従来技術の説明図である。

【０００７】図８（Ａ）のシステムでは、運動対象を高
速度カメラ３ａでフィルム３ｂ上に高速撮像した後、こ
のフィルム３ｂをスキャナー３ｃで読み込み、画像処理
装置４で画像処理し、ＴＶモニタ８に表示するものであ
る。

【０００８】図８（Ｂ）のシステムでは、運動対象を高
速度ＴＶカメラ３ｄで高速撮像し、高速度ＶＴＲ（ビデ
オテープ・レコーダ）３ｅで記録した後、そのＶＴＲ３
ｅを通常のフィールド周波数（１／６０秒／フィールド
）で再生し、画像処理装置４で画像処理して、ＴＶモニ
タ８に表示するものである。

【０００９】図８（Ｃ）のシステムでは、運動対象を高
速度ＴＶカメラ３ｄで高速撮像し、これを画像処理装置
４で画像処理して、通常のフィールド周波数（１／６０
秒／フィールド）でＴＶモニタ８に表示するものである
。

【００１０】

【発明が解決しようとする課題】しかしながら、従来技
術では、次の問題があった。

【００１１】■いずれの従来技術とも、高速度カメラ又
は高速度ＴＶカメラ、高速度ＶＴＲと言う特殊で高価な
装置を必要とし、システムが高価となる。

【００１２】■図８（Ａ），（Ｂ）のものは、リアルタ
イムに処理、表示できない。

【００１３】■図８（Ｃ）のものは、リアルタイム処理
、表示できるものの、通常のフィールド周波数で表示す
るのに複雑な処理を必要とする。

【００１４】従って、本発明は、安価な構成でリアルタ
イム表示することができる高フィールド周波数画像処理
装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】図１は本発明の原理図で
ある。

【００１６】本発明の請求項１は、ｎ個のＴＶカメラ３
１〜３ｎと、撮像面の像を各ＴＶカメラ３１〜３ｎに分
光する分光手段２と、該ＴＶカメラ３１〜３ｎを異なる
タイミングで動作させる同期信号生成回路５とを有し、
１フレーム時間に該ｎ個のＴＶカメラ３１〜３ｎからｎ
個の画像を出力する高フィールド周波数画像処理装置に
おいて、該ｎ個の画像の論理和を取り１個の画像に合成
する画像合成回路６を設けたことを特徴とする。

【００１７】本発明の請求項２は、請求項１において、
前記ｎ個のＴＶカメラ３１〜３ｎからのｎ個の画像を画
像処理する画像処理回路４を設け、前記画像合成回路６
が前記画像処理回路４のｎ個のフィールド画像の論理和
を取り１個の画像に合成することを特徴とする。

【００１８】本発明の請求項３は、請求項１及び請求項
２において、前記画像合成回路６は、少なくとも１／ｎ
フィールド分の容量を持つｎ個のメモリ６０ａ〜６０ｎ
と、ｎ個の入力画像から１個の入力画像を選択するｎ個
の画像入力セレクタ回路６１ａ〜６１ｎと、各メモリ６
０ａ〜６０ｎの出力と各画像入力セレクタ回路６１ａ〜
６１ｎの出力の論理和を取り各メモリ６０ａ〜６０ｎに
入力するｎ個の合成回路６２ａ〜６２ｎと、該ｎ個のメ
モリ６０ａ〜６０ｎの１つを選択して、合成画像を出力
する画像出力セレクタ回路６５と、該画像入力セレクタ
回路６１ａ〜６１ｎ、該画像出力セレクタ回路６５、該
合成回路６２ａ〜６２ｎを制御するアドレス制御回路６
４ａ〜６４ｎとを有することを特徴とする。

【００１９】本発明の請求項４は、請求項１及び請求項
２において、前記画像合成回路６は、各々ｍ番目の画像
が入力され、（ｎ−ｍ）／ｎフィールド分遅延させるｎ
−１個の遅延回路６６〜６８と、各遅延回路６６〜６８
の遅延出力とｎ番目の画像とを合成する合成回路６９と
を有することを特徴とする。

【００２０】本発明の請求項５は、請求項４において、
前記遅延回路６６〜６８は、各遅延量分の容量を持つメ
モリ６６ａ〜６８ａと、各遅延量分の画像を格納した時
に、該メモリ６６ａ〜６８ａを読み出すアドレス制御回
路６６ｂ〜６８ｂとを有することを特徴とする。

【００２１】

【作用】本発明の請求項１では、ｎ個のＴＶカメラ３１
〜３ｎを時分割的に動作し、ｎ倍のフィールド周波数の
画像を得るので、安価な構成で高フィールド画像が得ら
れ、画像合成回路６でｎ個の画像の論理和を取り、１個
の画像に合成しているので、高フィールド周波数の画像
内容をリアルタイムに通常のＴＶモニタ８を用いて表示
することができる。

【００２２】本発明の請求項２では、画像処理回路４の
処理後の画像をリアルタイムに通常のＴＶモニタ８を用
いて表示することができる。

【００２３】本発明の請求項３では、画像合成回路６を
ｎ個の１／ｎフィールド分の容量のメモリ６０ａ〜６０
ｎで構成しているので、１フィールド分の容量のメモリ
で画像合成が可能となり、一層安価に構成できる。

【００２４】本発明の請求項４では、画像合成回路６を
遅延回路で構成しているので、簡易な構成で画像合成が
可能となる。

【００２５】本発明の請求項５では、遅延回路にメモリ
を用いているので、汎用メモリを用いて画像合成ができ
、安価に構成できる。

【００２６】

【実施例】（ａ）第１の実施例の説明 図２は本発明の第１の実施例ブロック図、図３は本発明
の第１の実施例の撮像タイムチャート図である。

【００２７】図中、図１及び図８で示したものと同一の
ものは、同一の記号で示してあり、１はレンズ系であり
、被写体の光を光分配器（分光手段）２に導くもの、２
は光分配器（分光手段）であり、被写体の光を光ファイ
バで各ＴＶカメラ３１〜３４に導くもの、ＴＶカメラ３
１〜３４は、フィールド（又はフレーム）電子シャッタ
付且つ外部同期機能付カラーテレビカメラで構成され、
外部から与えられる同期信号ＳＹＮＣに応じて撮像動作
し、Ｒ，Ｇ，Ｂの三原色画像を発するものである。

【００２８】画像処理回路４は、各ＴＶカメラ３１〜３
４毎に設けられ、画像の特徴抽出を行う特徴抽出回路４
０〜４３と、特徴抽出回路４０〜４３の抽出出力からそ
の抽出位置を算出する画像処理部４４とを有する。この
特徴抽出回路４０〜４３は、例えば色抽出回路で構成さ
れ、被写体の対象に設けたマーカーを抽出し、マーカー
抽出信号を画像処理部４４に出力し、マーカー部分を強
調した画像を画像合成回路６に出力する。

【００２９】同期信号発生部（同期信号生成回路）５は
、各ＴＶカメラ３１〜３４を動作させるためのフィール
ド同期信号ＳＹＮＣを順次発生し、各ＴＶカメラ３１〜
３４を順次撮像動作させるとともに、各ＴＶカメラ３１
〜３４のフィールドイネーブル信号ＦＥ、ラインイネー
ブル信号ＬＥを画像合成回路６へ出力する。

【００３０】画像合成回路６は、画像処理回路４の各特
徴抽出回路４０〜４３の特徴抽出後の画像を受け、同期
信号発生部５からのフィールドイネーブル信号ＦＥ、ラ
インイネーブル信号ＬＥにより画像合成するものである
。

【００３１】７はホストコンピュータインタフェースで
あり、画像処理回路４の画像処理部４４の処理結果をホ
ストコンピュータに通信するためのインターフェイス回
路であり、ＴＶモニタ８はＣＲＴディスプレイで構成さ
れている。

【００３２】この実施例の動作を説明すると、被写体の
像は、レンズ系１を通り、光分配器２で第１〜第４カメ
ラ３１〜３４に入射する。第１〜第４カメラ３１〜３４
には、同期信号発生部５から図３に示す様なフィールド
同期信号ＳＹＮＣが入力されるから、第１〜第４カメラ
３１〜３４は、１フィールド（フレーム）時間内に順次
そのシャッタを開き、撮像し、フィールド画像を出力す
る。従って、４台のＴＶカメラ３１〜３４から１／４フ
ィールドづつ位相のずれた４つの画像が出力され、４倍
のフィールド周波数のフィールド画像が得られる。

【００３３】各ＴＶカメラ３１〜３４のフィールド画像
は、画像処理回路４の特徴抽出回路４０〜４３に入力し
、特徴抽出回路４０〜４３では、マーカーの色を抽出し
て、マーカーを抽出し、マーカー抽出信号を画像処理部
４４に出力し、マーカー部分を強調した画像を画像合成
回路６に出力する。

【００３４】画像処理部４４では、特徴抽出回路４０〜
４３の抽出出力からその抽出位置を算出し、ホストコン
ピュータインタフェース７を介し、処理結果をホストコ
ンピュータに通信する。

【００３５】一方、画像合成回路６は、画像処理回路４
の各特徴抽出回路４０〜４３の特徴抽出後の画像を受け
、同期信号発生部５からのフィールドイネーブル信号Ｆ
Ｅ、ラインイネーブル信号ＬＥにより後述するように画
像合成し、ＴＶモニタ８に表示する。

【００３６】図４は本発明の画像合成回路の第１の実施
例ブロック図、図５は図４における画像合成タイムチャ
ート図、図６は図４における画像合成動作説明図である
。

【００３７】図４において、６０ａ〜６０ｄは各々メモ
リであり、各々１／４フィールド分の容量を持つもの、
６１ａ〜６１ｄは各々画像入力セレクタであり、各々各
特徴抽出回路４０〜４３の特徴抽出後の画像が入力され
、セレクト信号に応じていずれかの画像を選択出力する
もの、６２ａ〜６２ｄは各々オアゲートであり、各々画
像入力セレクタ６１ａ〜６１ｄの出力画像と後述する３
ステートゲート６３ａ〜６３ｄの出力との論理和を取り
、メモリ６０ａ〜６０ｄに入力させるもの、６３ａ〜６
３ｄは各々３ステートゲートであり、ゲート制御信号に
応じてメモリ６０ａ〜６０ｄの読出出力をオアゲート６
２ａ〜６２ｄに出力するものである。

【００３８】６４ａ〜６４ｄは各々アドレス制御回路で
あり、各々カメラ３１〜３４のフィールド毎のフィール
ドイネーブル信号ＦＥ、ライン毎のラインイネーブル信
号ＬＥから１／４フィールド毎の２ビットの識別信号（
第１の１／４フィールドの時“０”、第２の１／４フィ
ールドの時“１”、第３の１／４フィールドの時“２”
、第４の１／４フィールドの時“３”）を作成し、各画
像入力セレクタ６１ａ〜６１ｄにセレクト信号として出
力し、最初の１／４フィールドの時にのみ“１”となり
、その他は“０”となるゲート制御信号を作成し、３ス
テートゲート６３ａ〜６３ｄに出力し、フィールドイネ
ーブル信号ＦＥ、ラインイネーブル信号ＬＥ、クロック
ＣＬより、フィールド画像のＸ，Ｙ座標を生成し、その
座標を各メモリ６０ａ〜６０ｄのアドレス入力に出力す
るものである。

【００３９】６５は画像出力セレクタであり、各メモリ
６０ａ〜６０ｄの出力が入力され、アドレス制御回路６
４ａのセレクト信号に応じてメモリ６０ａ〜６０ｄの出
力を選択して、合成画像を出力するものである。

【００４０】この実施例の動作を図５及び図６を用いて
説明すると、図５に示す様に、カメラ３１〜３４のフィ
ルード毎のフィールドイネーブル信号ＦＥは、フィール
ド同期信号ＳＹＮＣの反転信号であるから、カメラ３１
のフィールドイネーブル信号ＦＥがローレベルに落ちて
から１／４フィールドの間は、各アドレス制御回路６４
ａ〜６４ｄのセレクト信号は、各々“０”，“３”，“
２”，“１”となるので、図５に示すように、各画像入
力セレクタ６１ａ〜６１ｄは、各々特徴抽出回路４０，
４３，４２，４１の出力画像を選択し、画像出力セレク
タ６５はメモリ６０ａを選択する。

【００４１】そして、各アドレス制御回路６４ａ〜６４
ｄのゲ−ト制御信号は、各々“１”，“０”，“０”，
“０”となるので、３ステ−トゲ−ト６３ａの出力はロ
−レベル、３ステ−トゲ−ト６３ｂ，６３ｃ，６３ｄの
出力は各メモリ６０ｂ，６０ｃ，６０ｄの出力となるの
で、図６に示すように、各メモリ６０ａ，６０ｂ，６０
ｃ，６０ｄの入力は、特徴抽出回路４０の出力画像（第
ｎ＋１番目の１／４フィ−ルド目）、特徴抽出回路４３
の出力画像（第ｎ番目の２／４フィ−ルド目）とメモリ
６０ｂの出力の論理和、特徴抽出回路４２の出力画像（
第ｎ番目の３／４フィ−ルド目）とメモリ６０ｃの出力
の論理和、特徴抽出回路４１の出力画像（第ｎ番目の４
／４フイ−ルド目）とメモリ６０ｄの出力の論理和とな
り、画像出力セレクタ６５からは、メモリ６０ａの第ｎ
番目の１／４フイ−ルド目の合成画像が出力される。

【００４２】次に、カメラ３２のフィ−ルドイネ−ブル
信号ＦＥがロ−レベルに落ちてから１／４フィ−ルド（
カメラ３１の２／４フィ−ルド）の間は、各アドレス制
御回路６４ａ〜６４ｄのセレクト信号は、各々“１”，
“０”，“３”，“２”となるので、図５に示すように
、各画像入力セレクタ６１ａ〜６１ｄは、各々特徴抽出
回路４１，４０，４３，４２の出力画像を選択し、画像
出力セレクタ６５は、メモリ６０ｂを選択する。

【００４３】そして、各アドレス制御回路６４ａ〜６４
ｄのゲ−ト制御信号は、各々“０”，“１”，“０”，
“０”となるので、３ステ−トゲ−ト６３ｂの出力はロ
−レベル、３ステ−トゲ−ト６３ａ，６３ｃ，６３ｄの
出力は各メモリ６０ａ，６０ｃ，６０ｄの出力となるの
で、図６に示すように、各メモリ６０ａ，６０ｂ，６０
ｃ，６０ｄの入力は、特徴抽出回路４１の出力画像（第
ｎ＋１番目の１／４フイ−ルド目）とメモリ６０ａの出
力の論理和、特徴抽出回路４０の出力画像（第ｎ＋１番
目の２／４フイ−ルド目）、特徴抽出回路４３の出力画
像（第ｎ番目の３／４フイ−ルド目）とメモリ６０ｃの
出力の論理和、特徴抽出回路４２の出力画像（第ｎ番目
の４／４フイ−ルド目）とメモリ６０ｄの出力の論理和
となり、画像出力セレクタ６５からは、メモリ６０ｂの
第ｎ番目の２／４フイ−ルド目の合成画像が出力される
。

【００４４】次に、カメラ３３のフイ−ルドイネ−ブル
信号ＦＥがロ−レベルに落ちてから１／４フィ−ルド（
カメラ３１の３／４フイ−ルド）の間は、各アドレス制
御回路６４ａ〜６４ｄのセレクト信号は、各々“２”，
“１”，“０”，“３”となるので、図５に示すように
、各画像入力セレクタ６１ａ〜６１ｄは、各々特徴抽出
回路４２，４１，４０，４３の出力画像を選択し、画像
出力セレクタ６５は、メモリ６０ｃを選択する。

【００４５】そして、各アドレス制御回路６４ａ〜６４
ｄのゲ−ト制御信号は、各々“０”，“０”，“１”，
“０”となるので、３ステ−トゲ−ト６３ｃの出力はロ
−レベル、３ステ−トゲ−ト６３ａ，６３ｂ，６３ｄの
出力は各メモリ６０ａ，６０ｂ，６０ｄの出力となるの
で、図６に示すように、各メモリ６０ａ，６０ｂ，６０
ｃ，６０ｄの入力は、特徴抽出回路４２の出力画像（第
ｎ＋１番目の１／４フィ−ルド目）とメモリ６０ａの出
力の論理和、特徴抽出回路４１の出力画像（第ｎ＋１番
目の２／４フィ−ルド目）とメモリ６０ｂの出力の論理
和、特徴抽出回路４０の出力画像（第ｎ＋１番目の３／
４フィ−ルド目）、特徴抽出回路４３の出力画像（第ｎ
番目の４／４フィ−ルド目）とメモリ６０ｄの出力の論
理和となり、画像出力セレクタ６５からは、メモリ６０
ｃの第ｎ番目の３／４フィ−ルド目の合成画像が出力さ
れる。

【００４６】次に、カメラ３４のフィ−ルドイネ−ブル
信号ＦＥがロ−レベルに落ちてから１／４フイ−ルド（
カメラ３１の４／４フイ−ルド）の間は、各アドレス制
御回路６４ａ〜６４ｄのセレクト信号は、各々“３”，
“２”，“１”，“０”となるので、図５に示すように
、各画像入力セレクタ６１ａ〜６１ｄは、各々特徴抽出
回路４３，４２，４１，４０の出力画像を選択し、画像
出力セレクタ６５は、メモリ６０ｄを選択する。

【００４７】そして、各アドレス制御回路６４ａ〜６４
ｄのゲ−ト制御信号は、各々“０”，“０”，“０”，
“１”となるので、３ステ−トゲ−ト６３ｄの出力はロ
−レベル、３ステ−トゲ−ト６３ａ，６３ｂ，６３ｃの
出力は各メモリ６０ａ，６０ｂ，６０ｃの出力となるの
で、図６に示すように、各メモリ６０ａ，６０ｂ，６０
ｃ，６０ｄの入力は、特徴抽出回路４３の出力画像（第
ｎ＋１番目の１／４フィ−ルド目）とメモリ６０ａの出
力の論理和、特徴抽出回路４２の出力画像（第ｎ＋１番
目の２／４フィ−ルド目）とメモリ６０ｂの出力の論理
和、特徴抽出回路４１の出力画像（第ｎ＋１番目の３／
４フィ−ルド目）とメモリ６０ｃの出力の論理和、特徴
抽出回路４０の出力画像（第ｎ＋１番目の４／４フィ−
ルド目）となり、画像出力セレクタ６５からは、メモリ
６０ｄの第ｎ番目の４／４フイ−ルド目の合成画像が出
力される。

【００４８】このようにして、１／４フィ−ルドづつ位
相のずれた４っの画像を１っの画像に合成する。この時
、各画像の論理和を取るので、各画像の内容が保存され
た合成画像が得られる。

【００４９】（ｂ）第２の実施例の説明図７は本発明の
第２の実施例ブロック図である。

【００５０】図７（Ａ）において、６６は３／４遅延回
路であり、特徴抽出回路４０の出力画像を３／４フィ−
ルド遅延させるもの、６７は２／４遅延回路であり、特
徴抽出回路４１の出力画像を２／４フィ−ルド遅延させ
るもの、６８は１／４遅延回路であり、特徴抽出回路４
２の出力画像を１／４フィ−ルド遅延させるもの、６９
は合成回路であり、各遅延回路６６〜６８の出力と特徴
抽出回路４３の出力画像との論理和を取り、合成画像を
出力するものである。

【００５１】この実施例では、特徴抽出回路４０，４１
，４２の出力画像が、特徴抽出回路４３の出力画像に対
し、各々３／４，２／４，１／４フィ−ルド位相が進ん
でいるため、各々３／４，２／４，１／４フイ−ルド遅
延させて、特徴抽出回路４３の出力画像と位相を合わせ
て、合成回路６９で論理和を取り、画像合成するもので
ある。

【００５２】この遅延回路としては、シフトレジスタ等
を用いることができる。

【００５３】図７（Ｂ）は、遅延回路にメモリを用いた
ものである。

【００５４】６６ａは３／４フィ−ルド遅延メモリであ
り、特徴抽出回路４０の出力画像が入力され、３／４フ
ィ−ルド分の容量を持つもの、６６ｂはアドレス制御回
路であり、カメラ３１のフィ−ルドイネ−ブル信号ＦＥ
、ラインイネ−ブル信号ＬＥ、クロックＣＬからメモリ
６６ａの各リ−ド／ライトアドレスを作成し、３／４フ
ィ−ルド分アドレスを発生すると、アドレスを初期値に
戻し、メモリ６６ａをリ−ド／ライトするものである。

【００５５】６７ａは２／４フィ−ルド遅延メモリであ
り、特徴抽出回路４１の出力画像が入力され、２／４フ
ィ−ルド分の容量を持つもの、６７ｂはアドレス制御回
路であり、カメラ３２のフィ−ルドイネ−ブル信号ＦＥ
、ラインイネ−ブル信号ＬＥ、クロックＣＬからメモリ
６７ａの各リ−ド／ライトアドレスを作成し、２／４フ
ィ−ルド分アドレスを発生すると、アドレスを初期値に
戻し、メモリ６７ａをリ−ド／ライトするものである。

【００５６】６８ａは１／４フィ−ルド遅延メモリであ
り、特徴抽出回路４２の出力画像が入力され、１／４フ
ィ−ルド分の容量を持つもの、６８ｂはアドレス制御回
路であり、カメラ３３のフィ−ルドイネ−ブル信号ＦＥ
、ラインイネ−ブル信号ＬＥ、クロックＣＬからメモリ
６８ａの各リ−ド／ライトアドレスを作成し、１／４フ
ィ−ルド分アドレスを発生すると、アドレスを初期値に
戻し、メモリ６８ａをリ−ド／ライトするもの、６９は
論理和回路であり、各メモリ６６ａ，６７ａ，６８ａの
出力と特徴抽出回路４３の出力画像の論理和を取り、合
成画像を出力するものである。

【００５７】この実施例では、１クロックサイクルの同
一アドレスに対してメモリリ−ド直後にメモリライトを
行う。このため、３／４フィ−ルド遅延メモリ６６ａで
は、特徴抽出回路４０の画像デ−タのメモリライト後、
３／４フィ−ルド時間遅れて、その画像デ−タが読み出
され、２／４フィ−ルド遅延メモリ６７ａでは、特徴抽
出回路４１の画像デ−タのメモリライト後、２／４フィ
−ルド時間遅れて、その画像デ−タが読み出され、１／
４フィ−ルド遅延メモリ６８ａでは、特徴抽出回路４２
の画像デ−タのメモリライト後、１／４フィ−ルド時間
遅れて、その画像デ−タが読み出される。

【００５８】従って、３／４フィ−ルド遅延メモリ６６
ａ、２／４フィ−ルド遅延メモリ６７ａ，１／４フィ−
ルド遅延メモリ６８ａの画像出力と、遅延されない特徴
抽出回路４３の画像出力は、同期が取れ、論理和回路６
９により画素の論理和を取り画像を合成する。

【００５９】この実施例では、遅延回路として汎用メモ
リを用いることができるので、簡易且つ安価に構成でき
る。

【００６０】（ｃ）他の実施例の説明 上述の実施例の他に、本発明は、次のような変形が可能
である。

【００６１】■特徴抽出回路４０〜４３の特徴抽出画像
を合成する例で説明したが、ＴＶカメラ３１〜３４の出
力画像を合成してもよい。

【００６２】■ＴＶカメラを４つ設けたもので説明した
が、４つに限らず、複数個であればよい。

【００６３】■画像処理を、マ−カ−抽出の例で説明し
たが、他の画像処理であってもよい。

【００６４】以上、本発明を実施例により説明したが、
本発明の主旨の範囲内で種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

【００６５】

【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。

【００６６】■ｎ個のＴＶカメラを順次撮像動作し、ｎ
倍のフィ−ルド周波数の画像を得るので、安価な構成で
高フィ−ルド周波数画像が得られる。

【００６７】■画像合成回路でｎ個の高フィ−ルド周波
数画像を合成するので、通常のＴＶモニタを用いて、高
フィ−ルド周波数画像をリアルタイムに表示できる。

【００６８】■画像合成回路でｎ個の高フイ−ルド周波
数画像の論理和を取り合成するので、高フィ−ルド周波
数画像の内容を削除することなく表示できる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の第１の実施例ブロック図である。

【図３】本発明の第１の実施例の撮像タイムチャ−ト図
である。

【図４】本発明の画像合成回路の第１の実施例ブロック
図である。

【図５】本発明の第１の実施例画像合成タイムチャ−ト
図である。

【図６】本発明の第１の実施例画像合成動作説明図であ
る。

【図７】本発明の画像合成回路の第２の実施例ブロック
図である。

【図８】従来技術の説明図である。

【符号の説明】

２　　分光手段 ３１〜３ｎ　　ＴＶカメラ ４　　画像処理回路 ５　　同期信号生成回路 ６　　画像合成回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　ｎ個のＴＶカメラ（３１〜３ｎ）と、
   撮像面の像を各ＴＶカメラ（３１〜３ｎ）に分光する分
   光手段（２）と、該ＴＶカメラ（３１〜３ｎ）を異なる
   タイミングで動作させる同期信号生成回路（５）とを有
   し、１フレーム時間に該ｎ個のＴＶカメラ（３１〜３ｎ
   ）からｎ個の画像を出力する高フィールド周波数画像処
   理装置において、該ｎ個の画像の論理和を取り１個の画
   像に合成する画像合成回路（６）を設けたことを特徴と
   する高フィールド周波数画像処理装置。
2. 【請求項２】　　前記ｎ個のＴＶカメラ（３１〜３ｎ）
   からのｎ個の画像を画像処理する画像処理回路（４）を
   設け、前記画像合成回路（６）が前記画像処理回路（４
   ）のｎ個のフィールド画像の論理和を取り１個の画像に
   合成することを特徴とする請求項１の高フィールド周波
   数画像処理装置。
3. 【請求項３】　　前記画像合成回路（６）は、少なくと
   も１／ｎフィールド分の容量を持つｎ個のメモリ（６０
   ａ〜６０ｎ）と、ｎ個の入力画像から１個の入力画像を
   選択するｎ個の画像入力セレクタ回路（６１ａ〜６１ｎ
   ）と、各メモリ（６０ａ〜６０ｎ）の出力と各画像入力
   セレクタ回路（６１ａ〜６１ｎ）の出力の論理和を取り
   各メモリ（６０ａ〜６０ｎ）に入力するｎ個の合成回路
   （６２ａ〜６２ｎ）と、該ｎ個のメモリ（６０ａ〜６０
   ｎ）の１つを選択して、合成画像を出力する画像出力セ
   レクタ回路（６５）と、該画像入力セレクタ回路（６１
   ａ〜６１ｎ）、該画像出力セレクタ回路（６５）、該合
   成回路（６２ａ〜６２ｎ）を制御するアドレス制御回路
   （６４ａ〜６４ｎ）とを有することを特徴とする請求項
   １及び請求項２の高フィールド周波数画像処理装置。
4. 【請求項４】　　前記画像合成回路（６）は、各々ｍ番
   目の画像が入力され、（ｎ−ｍ）／ｎフィールド分遅延
   させるｎ−１個の遅延回路（６６〜６８）と、各遅延回
   路（６６〜６８）の遅延出力とｎ番目の画像とを合成す
   る合成回路（６９）とを有することを特徴とする請求項
   １及び請求項２の高フィールド周波数画像処理装置。
5. 【請求項５】　　前記遅延回路（６６〜６８）は、各遅
   延量分の容量を持つメモリ（６６ａ〜６８ａ）と、各遅
   延量分の画像を格納した時に、該メモリ（６６ａ〜６８
   ａ）を読み出すアドレス制御回路（６６ｂ〜６８ｂ）と
   を有することを特徴とする請求項４の高フィールド周波
   数画像処理装置。