JPH04251941A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電界効果トランジスタ
に関する。

【０００２】

【従来の技術】ＧａＡｓを用いた電界効果トランジスタ
（以下、単にＦＥＴという）はそのキャリアの移動度、
飽和速度が大きいため、高周波素子として実用化のため
の種々の研究開発がなされている。

【０００３】そして、このような素子を更に高周波化す
るためには、素子の微細化したり、チャネル層の厚さを
小さくすることにより、伝達コンダクタンス（ｇｍ）　
を増大させると共に、ゲ−ト・ソ−ス耐圧及び電流駆動
能力を向上させることが必要であり、これらについて種
々の研究が行われ発表されている。

【０００４】例えば、特開昭６１−１６６０８１号公報
、特開昭６１−２７６２７０号公報等には、プレ−ナド
−プの技術を用いて、イオン化ドナ−が存在するプレ−
ナド−プ層を形成し、これをチャネルとするＦＥＴが開
示されている。また特開昭６４−８２６７７号公報には
、上記プレ−ナド−プ層を電子の平均自由行程内に２層
設けることにより、チャネル層を構成するものが開示さ
れている。

【０００５】また、ＧａＩｎＡｓがＧａＡｓに比べて電
子移動度、飽和速度の高い点に注目し、その効果を狙っ
たものとしては、特開昭６３−２７２０８０号公報、特
開昭６４−２３７１号公報、特開昭６４−５７６７７号
公報に開示されるものがある。また、Ｓｉのド−ピング
効率等が高い点に着目したものとしては特開昭６３−９
０８６１号公報に開示されるものがある。更に、ＧａＡ
ｓ上にバンドギャップの小さなＧａＩｎＡｓを設ければ
、キャリアのＧａＡｓバッファ層への浸み出しを抑制す
できることも知られている。

【０００６】

【発明が解決しようとする課題】しかし、上記いずれの
従来技術によっても十分満足できる特性を有する電界効
果トランジスタを実現することが出来なかった。すなわ
ち、プレ−ナド−プ技術を用いた前述の従来技術では、
ＧａＡｓという禁止帯幅の大きい半導体層の間にプレ−
ナド−プ層が設けられているため、キャリアの閉じ込め
を十分に行うことができない。またＧａＩｎＡｓの特性
に着目した前述の従来技術では、ＧａＡｓとＧａＩｎＡ
ｓとの界面での格子不整が大きくなったり、ＧａＩｎＡ
ｓ上にショットキ電極が設けられるために特性が不十分
になるなど、種々の欠点を有している。このため、移動
度、キャリアの閉じ込め効率、ド−ピング効率のいずれ
の点においても優れ、従って高い電流駆動能力と、高い
伝達コンダクタンスと、高いゲ−ト・ソ−ス耐圧をいず
れも可能にした電界効果トランジスタは実現されていな
かった。

【０００７】そこで本発明は移動度、キャリア閉じ込め
効率、ド−ピング効率が高い電界効果トランジスタを提
供することを目的としている。

【０００８】

【課題を解決するための手段】上述の目的を達成するた
め、本発明による電界効果トランジスタでは、化合物半
導体基板と、その上に形成され、Ｉｎの組成がこの半導
体基板の界面において格子整合した組成であり、半導体
基板より離れるにしたがって徐々に増加させたＧａＩｎ
Ａｓのバッファ層と、このバッファ層上に不純物を２次
元の薄い面状にド−ピングさせたプレ−ナド−プ層によ
るチャネル層と、このチャネル層上にこのバッファ層の
最上層のＩｎ組成と略同一でありチャネル層から離れる
に従ってＩｎ組成を徐々に減少させ、かつ最上層がショ
ットキ−電極が形成される半導体層に格子整合するＩｎ
組成にさせたＧａＩｎＡｓのキャップ層を備えたことを
特徴としている。

【０００９】

【作用】本発明の電界効果トランジスタでは、ＧａＩｎ
ＡｓのＩｎ組成を徐々に増加させ、かつプレ−ナドープ
を行うことによりキャリアが基板側に流れ難くなってい
る。そのためキャリアの閉じ込め効率が向上する。また
プレ−ナドープにより不純物のドーピング効率が向上し
、かつキャリアの移動度が向上し、かつキャリアの移動
度が向上する。また更に、チャネル層から遠ざかるにつ
れ、ＧａＩｎＡｓのＩｎ組成を徐々に減少させ、良好な
ショットキ電極を形成することができる半導体に格子整
合するようなＩｎ組成を変化させたＧａＩｎＡｓキャッ
プ層を設けることにより、良好な特性を持った電界効果
トランジスタを実現できる。

【００１０】

【実施例】以下、本発明の実施例について第１図を参照
しつつ、説明する。

【００１１】第１図（ａ）に示すように、本発明に従う
一実施例である化合物半導体電界効果トランジスタは、
半絶縁性ＧａＡｓ基板１上に厚さ０．５μｍで形成され
たノンド−プＧａＡｓ層２と、その上に形成された厚さ
１００オングストロ−ムで形成されたＧａ１−Ｘ　Ｉｎ
Ｘ　Ａｓのバッファ層３を備えている。このバッファ層
３はノンド−プＧａＡｓ層２との界面においてはＩｎの
組成がＸ＝０であり、この組成比Ｘはノンド−プＧａＡ
ｓ層２から離れるにしたがって徐々に大きくなり、その
最上面ではＸ＝０．１５となるように構成されている。 従って、ノンド−プＧａＡｓ層２とバッファ層３との界
面では、その組成比が略同一であり格子整合が実現され
ている。

【００１２】更に、このバッファ層３の直上にはチャネ
ル層４が設けられている。このチャネル層４は、プレ−
ナド−プにより形成され、このプレ−ナド−プ層はＧａ
ＩｎＡｓに対してｎ型ド−ナ−となるＳｉ又はＳｅ等の
不純物を二次元の平面上に薄くド−プすることにより形
成される。

【００１３】更にこのチャネル層の上には厚さ１００オ
ングストロ−ムのＧａ１−Ｘ　ＩｎＸ　Ａｓより構成さ
れたキャップ層５が設けられている。このキャップ層５
は、バッファ層３とは逆にＩｎの組成比Ｘが、チャネル
層との界面においては０．１５で、この層から離れるに
したがって徐々に減少し、その最上面では０となるよう
に構成されている。以上のＩｎの組成に関する状況を内
容を判り易くするため第１図（ｂ）にＩｎ組成の深さ方
向のプロファイルを示す。

【００１４】更にこのキャップ層５の上には厚さ３００
オングストロ−ムのノンド−プＧａＡｓ層６が設けられ
ている。このため、ノンド−プ層６とキャップ層５とは
、その界面において、組成比が略同一となり、格子不整
が緩和されるように構成されている。

【００１５】このノンド−プＧａＡｓ層６の上には、ゲ
−ト電極７となるショットキ−金属が形成され、更に、
ソ−ス・ドレイン電極８となるオ−ミック金属が形成さ
れている。

【００１６】ここで、上記実施例の電界効果トランジス
タと従来の電界効果トランジスタとの違いにについて、
第２図を用いて簡単に説明する。

【００１７】第２図（ａ）は上記実施例の電界効果トラ
ンジスタのチャネル近傍のバンドギャップダイアグラム
を示し、第２図（ｂ）はＧａＡｓのチャネルに不純物を
プレ−ナド−ピングして形成した電界効果トランジスタ
のチャネル近傍のバンドギャップダイアグラムを示し、
第２図（ｃ）は、ｎ型不純物を均一にド−プしたＧａＩ
ｎＡｓをチャネル層とした電界効果トランジスタのチャ
ネル近傍のバンドギャップダイアグラムを示す。ここで
、第２図（ａ）と第２図（ｂ）とを比較すると、上記実
施例では徐々にバンドギャップを小さくしたＧａＩｎＡ
ｓのバッファ層を用い、かつプレ−ナド−プしたチャネ
ル層を用いているため、キャリアの閉じ込め効率がよく
、ドレイン電流の小さな領域でもＧａＡｓバッファ層中
に浸み出しにくいことがわかる。また、第２図（ａ）と
第２図（ｃ）とを比較すると、プレ−ナド−プを行うこ
とにより、第２図（ａ）に示すように電子が量子化され
たエネルギ−準位に存在し、イオン化したドナ−と空間
的に分離されるため、クロ−ン散乱の影響が小さくなり
低電界での移動度も低下しない。

【００１８】また、更に上記実施例では、バッファ層３
及びキャップ層５のＩｎの組成比を徐々に変化させ、そ
の上下面に接するノンド−プのＧａＡｓ層とその界面に
て組成比が略一致するように構成しているため、格子不
整が緩和され、キャリアの移動度が向上する。またこれ
によりゲート電極となるショットキ金属の接合面をＧａ
Ａｓ層とすることが可能になり、良好なショットキ−接
合が実現できる。

【００１９】次に、上記実施例の電界効果トランジスタ
の製造方法について、第３図を参照しつつ簡単に説明す
る。

【００２０】上記実施例の電界効果トランジスタは、半
絶縁性のＧａＡｓ基板上に、ＯＭＶＰＥ法、ＭＢＥ法、
ＣＢＥ法等により、各半導体層を成長させることにより
作成する。

【００２１】例えば、ノンド−プＧａＡｓ層２を、上記
いずれかの方法により、所定の原料を供給しつつ、半絶
縁性ＧａＡｓ基板１上に０．５μｍ成長させる（第３図
（ａ）参照）。次に、供給する原料を制御し、ノンド−
プＧａＡｓ層２の上にＩｎの組成が成長にしたがってＸ
＝０から徐々に増加し、その最上面でＸ＝０．１５とな
るようなＧａ１−Ｘ　ＩｎＸ　Ａｓのバッファ層を１０
０オングストロ−ムの厚さに成長させる（第３図（ｂ）
参照）。

【００２２】次にＩＩＩ族元素、すなわち、Ｇａ、Ａｓ
の原料の供給を停止し、Ｖ族元素であるＡｓの原料を供
給しつつｎ型のドナ−となり得る不純物元素、例えばＳ
ｉ又はＳｅを供給してシ−ト状にドーピングを行うプレ
−ナド−ピングを行う（第３図（ｃ）参照）。このプレ
−ナド−ピングの方法は、先にあげた文献等により公知
であるので詳細な説明は省略する。

【００２３】次に、Ｇａ１−Ｘ　ＩｎＸ　Ａｓのキャッ
プ層５を成長させる。この成長もバッファ層の場合と同
様にＩｎの原料供給を制御し、Ｘ＝０．１５からＸ＝０
と変化するように成長方向にしたがって徐々にＩｎの組
成が増加するようにキャップ層５を１００オングストロ
−ム成長させる（第４図（ａ）参照）。

【００２４】次にこのキャップ層５上にノンド−プのＧ
ａＡｓ層６を３００オングストロ−ム成長させ（第４図
（ｂ）参照）、その上に、ショトッキ金属を蒸着して、
ゲート電極７を形成し、またオ−ミック金属を蒸着して
合金化することによりソ−ス電極及びドレイン電極８を
形成する（第４図（ｃ）参照）。

【００２５】以上、ＧａＡｓ系について説明したが、本
発明はＧａＡｓ系のみにとらわれず、ＩｎＰ系について
も用いることができる。即ち、ＩｎＰ基板上にＩｎＰバ
ッファ層を成長させ、ＩｎＰに格子整合するＩｎ組成（
Ｘ＝０．５３）のＧａＩｎＡｓからＩｎを徐々に増加さ
せ、例えばＸ＝０．６８まで、プレ−ナド−ピングを行
い、再びＸ＝０．６８からＩｎ組成を減じ、最上層をＸ
＝０．５３にしたＧａＩｎＡｓのキャップ層を積層し、
このキャップ層上にＡ１０．４８Ｉｎ０．５２Ａｓ層を
成長させる構造を作成することもできる。

【００２６】

【発明の効果】以上説明したように、本発明によれば、
チャネル層をプレ−ナド−プしたＧａＩｎＡｓで構成し
、その上下層中のＩｎ組成を徐々に変化させ格子不整を
なくすようにしているため、キャリアの閉じ込め効率が
よく、移動度の高い電界効果トランジスタを実現できる
。

【図面の簡単な説明】

【図１】本発明による一実施例である電界効果トランジ
スタの構造を示す図である。

【図２】本発明及び従来の電界効果トランジスタのチャ
ネル近傍でのバンドギャップダイアグラムを示す図であ
る。

【図３】第１図に示した電界効果トランジスタの各製造
工程の前半部における断面構造を示す図である。

【図４】第１図に示した電界効果トランジスタの各製造
工程の後半部における断面構造を示す図である。

【符号の説明】

１…ＧａＡｓ基板、２…ノンド−プＧａＡｓ層、３…ゲ
レ−テッドＧａＩｎＡｓバッファ層、４…プレ−ナド−
プ層、５…ゲレ−テッドＧａＩｎＡｓキャップ層、６…
ノンド−プＧａＡｓ層、７…ゲ−ト電極、８…ソ−ス、
ドレイン電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　化合物半導体基板と、前記半導体基板
   上に形成され、そのＩｎの組成が前記半導体基板との界
   面において前記半導体基板に格子整合した組成であり、
   前記半導体基板より離れるにしたがって徐々に増加させ
   たＧａＩｎＡｓのバッファ層と、前記バッファ層上に不
   純物を２次元の薄い面状にド−ピングさせたプレ−ナド
   −プ層によるチャネル層と、前記チャネル層上に前記バ
   ッファ層の最上層のＩｎ組成と略同一でありチャネル層
   から離れるに従ってＩｎ組成を徐々に減少させ、かつ最
   上層がショットキ−電極が形成される半導体層に格子整
   合するＩｎ組成となっているＧａＩｎＡｓのキャップ層
   を備えたことを特徴とする電界効果トランジスタ。