JPH04251797A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH04251797A JPH04251797A JP3008305A JP830591A JPH04251797A JP H04251797 A JPH04251797 A JP H04251797A JP 3008305 A JP3008305 A JP 3008305A JP 830591 A JP830591 A JP 830591A JP H04251797 A JPH04251797 A JP H04251797A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- memory
- memory lsi
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 230000008054 signal transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、メモリＬＳＩチップを
多数個内蔵したＩＣメモリカードに関するものである。
多数個内蔵したＩＣメモリカードに関するものである。
【０００２】
【従来の技術】ＩＣメモリカードは、ＲＡＭ，ＲＯＭな
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年その用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年その用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。
【０００３】ところで、メモリＬＳＩの高密度な実装方
法としては、メモリＬＳＩのベアチップの電極にいわゆ
るフィルムキャリア方式で導体リードを接合し、前記メ
モリＬＳＩチップをプリント配線板に平面的に並べて実
装する方法が効果的とされていた。以下図面を参照しな
がら、フィルムキャリア方式により多数のメモリＬＳＩ
チップをプリント配線板に実装した、従来のＩＣメモリ
カードの構造について説明する。
法としては、メモリＬＳＩのベアチップの電極にいわゆ
るフィルムキャリア方式で導体リードを接合し、前記メ
モリＬＳＩチップをプリント配線板に平面的に並べて実
装する方法が効果的とされていた。以下図面を参照しな
がら、フィルムキャリア方式により多数のメモリＬＳＩ
チップをプリント配線板に実装した、従来のＩＣメモリ
カードの構造について説明する。
【０００４】図５（ａ）は従来のＩＣメモリカードを示
す部分断面図であり、図５（ｂ）は同じく部分平面図で
ある。図５（ａ）および図５（ｂ）において、３１はケ
ースでプリント配線板３２を収納している。プリント配
線板３２には導体配線３３が形成されている。３４，３
４′はメモリＬＳＩチップでプリント配線板３２に平面
的に配列されている。またメモリＬＳＩチップ３４，３
４′の電極面３４ａ，３４′ａはともに同一方向を向い
ており、この列ではプリント配線板３２と対面しない方
向に配置されている。メモリＬＳＩチップ３４，３４′
のそれぞれの電極３５，３５′にはフィルムキャリア方
式により金属突起３６，３６′を介して導体リード３７
，３７′の一端部３７ａ，３７′ａが接合され、導体リ
ード３７，３７′の他端部３７ｂ，３７′ｂはプリント
配線板３２の導体配線３３に接合されている。このよう
にベアチップを使用しているので、プリント配線板での
メモリＬＳＩの占有面積は比較的小さいものである。
す部分断面図であり、図５（ｂ）は同じく部分平面図で
ある。図５（ａ）および図５（ｂ）において、３１はケ
ースでプリント配線板３２を収納している。プリント配
線板３２には導体配線３３が形成されている。３４，３
４′はメモリＬＳＩチップでプリント配線板３２に平面
的に配列されている。またメモリＬＳＩチップ３４，３
４′の電極面３４ａ，３４′ａはともに同一方向を向い
ており、この列ではプリント配線板３２と対面しない方
向に配置されている。メモリＬＳＩチップ３４，３４′
のそれぞれの電極３５，３５′にはフィルムキャリア方
式により金属突起３６，３６′を介して導体リード３７
，３７′の一端部３７ａ，３７′ａが接合され、導体リ
ード３７，３７′の他端部３７ｂ，３７′ｂはプリント
配線板３２の導体配線３３に接合されている。このよう
にベアチップを使用しているので、プリント配線板での
メモリＬＳＩの占有面積は比較的小さいものである。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に並べられているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。また、各メモリ
ＬＳＩチップの電極面がプリント配線板の表面に対して
同一方向に配置されているので、各メモリＬＳＩチップ
の共通電極に接合された導体リード間を接続するプリン
ト配線板の導体配線が長くなって配線スペースが増える
ので、信号の伝達速度も遅くなるという課題があった。
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に並べられているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。また、各メモリ
ＬＳＩチップの電極面がプリント配線板の表面に対して
同一方向に配置されているので、各メモリＬＳＩチップ
の共通電極に接合された導体リード間を接続するプリン
ト配線板の導体配線が長くなって配線スペースが増える
ので、信号の伝達速度も遅くなるという課題があった。
【０００６】本発明は、上記従来の課題を解決するもの
で、一定の面積を有するプリント配線板に多数のメモリ
ＬＳＩチップを搭載して大容量化を実現すると共に、配
線スペースを減少して信号伝達の高速化をも実現し、さ
らに、導体リードの変形などを防止して組立て工程を容
易にすると共に、フィルムキャリアの製作を容易にして
低コストで信頼性の高いＩＣメモリカードを実現するこ
とを目的とする。
で、一定の面積を有するプリント配線板に多数のメモリ
ＬＳＩチップを搭載して大容量化を実現すると共に、配
線スペースを減少して信号伝達の高速化をも実現し、さ
らに、導体リードの変形などを防止して組立て工程を容
易にすると共に、フィルムキャリアの製作を容易にして
低コストで信頼性の高いＩＣメモリカードを実現するこ
とを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明のＩＣメモリカードは、フィルムキャリア方式
によってメモリＬＳＩチップの電極に導体リードの一端
部を接合し、導体リードの中間部および他端部を絶縁フ
ィルムで連結し、このメモリＬＳＩチップをその電極の
配列が同一になる方向にプリント配線板に複数個積層す
ると共に、共通電極に接続した導体リードの中間部から
他端部の間を部分的に重ねてプリント配線板の導体配線
に接合し、さらに、メモリＬＳＩチップの電極面がプリ
ント配線板に対面する方向に積層した組（以下フェイス
ダウンの組と称する）と、同じくその電極面がプリント
配線板と対面しない方向に積層した組（以下フェイスア
ップの組と称する）とを有し、両組の同一段の導体リー
ドの中間部から他端部の間の長さを同一にした構成であ
る。
に本発明のＩＣメモリカードは、フィルムキャリア方式
によってメモリＬＳＩチップの電極に導体リードの一端
部を接合し、導体リードの中間部および他端部を絶縁フ
ィルムで連結し、このメモリＬＳＩチップをその電極の
配列が同一になる方向にプリント配線板に複数個積層す
ると共に、共通電極に接続した導体リードの中間部から
他端部の間を部分的に重ねてプリント配線板の導体配線
に接合し、さらに、メモリＬＳＩチップの電極面がプリ
ント配線板に対面する方向に積層した組（以下フェイス
ダウンの組と称する）と、同じくその電極面がプリント
配線板と対面しない方向に積層した組（以下フェイスア
ップの組と称する）とを有し、両組の同一段の導体リー
ドの中間部から他端部の間の長さを同一にした構成であ
る。
【０００８】
【作用】この構成によって、プリント配線板に多数のメ
モリＬＳＩチップを搭載して大容量化を実現し、また積
層した各チップ間の共通電極の導体リードを直接接合す
ると共に、フェイスダウンの組とフェイスアップの組と
を隣接して配置することにより、配線スペースが減少し
て信号伝達の高速化を実現し、さらに、導体リードと導
体配線の接合を容易にすると共に、両組の同一段で同一
形状のフィルムキャリアを使用できるのでフィルムキャ
リアの製作が容易となり、低コスト化を実現できる。
モリＬＳＩチップを搭載して大容量化を実現し、また積
層した各チップ間の共通電極の導体リードを直接接合す
ると共に、フェイスダウンの組とフェイスアップの組と
を隣接して配置することにより、配線スペースが減少し
て信号伝達の高速化を実現し、さらに、導体リードと導
体配線の接合を容易にすると共に、両組の同一段で同一
形状のフィルムキャリアを使用できるのでフィルムキャ
リアの製作が容易となり、低コスト化を実現できる。
【０００９】
【実施例】以下本発明の一実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１０】図１は本発明の一実施例におけるＩＣメモ
リカードの一部を切り欠いた斜視図、図２は同じく電気
回路のブロック図、図３は同じく部分断面図、図４は同
じく部分平面図である。図１から図４において、１はケ
ースでプリント配線板２を収納している。プリント配線
板２はメモリ回路部３，コントロール回路部４，外部イ
ンタフェイス回路部５で構成されている。メモリ回路部
３は複数のメモリＬＳＩチップ６，７などで構成され、
同一種類のＲＡＭチップを２段に積層したものを多数組
プリント配線板２に搭載している。コントロール回路部
４はデコーダＩＣ８などで構成され、アドレス信号によ
るチップ選択、電源切り換えによるバックアップコント
ロールなどを行う。外部インタフェイス回路部５は接続
コネクタ９などで構成され、接続コネクタ９は他の機器
や装置に取りつけられた接続部（図示せず）に結合され
、プリント配線板２に対して電源の供給と信号の授受を
行う。１０はメモリ回路部３をバックアップする電池で
、コイン型リチウム電池などを使用し、ケース１に収納
されている。電池１０はメモリ回路部３に対して、接続
コネクタ９から電源が供給されないときにバックアップ
電源を供給する。
リカードの一部を切り欠いた斜視図、図２は同じく電気
回路のブロック図、図３は同じく部分断面図、図４は同
じく部分平面図である。図１から図４において、１はケ
ースでプリント配線板２を収納している。プリント配線
板２はメモリ回路部３，コントロール回路部４，外部イ
ンタフェイス回路部５で構成されている。メモリ回路部
３は複数のメモリＬＳＩチップ６，７などで構成され、
同一種類のＲＡＭチップを２段に積層したものを多数組
プリント配線板２に搭載している。コントロール回路部
４はデコーダＩＣ８などで構成され、アドレス信号によ
るチップ選択、電源切り換えによるバックアップコント
ロールなどを行う。外部インタフェイス回路部５は接続
コネクタ９などで構成され、接続コネクタ９は他の機器
や装置に取りつけられた接続部（図示せず）に結合され
、プリント配線板２に対して電源の供給と信号の授受を
行う。１０はメモリ回路部３をバックアップする電池で
、コイン型リチウム電池などを使用し、ケース１に収納
されている。電池１０はメモリ回路部３に対して、接続
コネクタ９から電源が供給されないときにバックアップ
電源を供給する。
【００１１】次に、フェイスアップの組であるメモリＬ
ＳＩチップ６，６′と、フェイスダウンの組であるメモ
リＬＳＩチップ７，７′などの積層状態の構成について
述べる。１１，１２はそれぞれメモリＬＳＩチップ６，
７の電極で、金属突起１３，１４を介してフィルムキャ
リア方式により導体リード１５，１６の一端部１５ａ，
１６ａがそれぞれ接合されている。１７，１８はそれぞ
れメモリＬＳＩチップ６，７の別の電極で、導体リード
１９，２０の一端部１９ａ，２０ａがそれぞれ同様な方
法で接合されている。導体リードの中間部１５ｂと１９
ｂ，１６ｂと２０ｂはそれぞれ絶縁フィルム２１，２２
で連結され、導体リードの他端部１５ｃと１９ｃ，１６
ｃと２０ｃはそれぞれ絶縁フィルム２３，２４で連結さ
れている。そして、導体リードの中間部１５ｂから他端
部１５ｃまでの長さは、導体リードの中間部１６ｂから
他端部１６ｃまでと同一長さに構成されている。導体リ
ード１９，２０についても同様である。２５，２６は樹
脂で形成された絶縁部材であり、電極１１などを保護す
る役目をする。以上の構成はメモリＬＳＩチップ６′，
７′についても同様である。
ＳＩチップ６，６′と、フェイスダウンの組であるメモ
リＬＳＩチップ７，７′などの積層状態の構成について
述べる。１１，１２はそれぞれメモリＬＳＩチップ６，
７の電極で、金属突起１３，１４を介してフィルムキャ
リア方式により導体リード１５，１６の一端部１５ａ，
１６ａがそれぞれ接合されている。１７，１８はそれぞ
れメモリＬＳＩチップ６，７の別の電極で、導体リード
１９，２０の一端部１９ａ，２０ａがそれぞれ同様な方
法で接合されている。導体リードの中間部１５ｂと１９
ｂ，１６ｂと２０ｂはそれぞれ絶縁フィルム２１，２２
で連結され、導体リードの他端部１５ｃと１９ｃ，１６
ｃと２０ｃはそれぞれ絶縁フィルム２３，２４で連結さ
れている。そして、導体リードの中間部１５ｂから他端
部１５ｃまでの長さは、導体リードの中間部１６ｂから
他端部１６ｃまでと同一長さに構成されている。導体リ
ード１９，２０についても同様である。２５，２６は樹
脂で形成された絶縁部材であり、電極１１などを保護す
る役目をする。以上の構成はメモリＬＳＩチップ６′，
７′についても同様である。
【００１２】次に、導体リード１５，１６などのプリン
ト配線板２への電気的な接続状態について述べる。電極
１１，１１′，１２，１２′は互いにメモリＬＳＩチッ
プ６，７の共通電極であるので、導体リード１５，１６
は一段目の導体リード１５′，１６′と共に、それぞれ
プリント配線板２の同じ導体配線２７に接続されている
。電極１７，１８もメモリＬＳＩチップ６，７の別の共
通電極であるので、導体リード１９，２０は積層した一
段目の導体リード（図示せず）と共にプリント配線板２
の導体配線２８に接続されている。また図示していない
が、メモリＬＳＩチップ６，６′，７，７′の非共通電
極に接続する導体リードは、それぞれ互いに他とは異な
った別々の導体配線に接続されている。
ト配線板２への電気的な接続状態について述べる。電極
１１，１１′，１２，１２′は互いにメモリＬＳＩチッ
プ６，７の共通電極であるので、導体リード１５，１６
は一段目の導体リード１５′，１６′と共に、それぞれ
プリント配線板２の同じ導体配線２７に接続されている
。電極１７，１８もメモリＬＳＩチップ６，７の別の共
通電極であるので、導体リード１９，２０は積層した一
段目の導体リード（図示せず）と共にプリント配線板２
の導体配線２８に接続されている。また図示していない
が、メモリＬＳＩチップ６，６′，７，７′の非共通電
極に接続する導体リードは、それぞれ互いに他とは異な
った別々の導体配線に接続されている。
【００１３】次に、導体リード１５，１６などの導体配
線２７，２８への接合状態について述べる。導体リード
１５，１５′はそれぞれの中間部１５ｂ，１５′ｂから
、それぞれの他端部１５ｃ，１５ｃ′の間を部分的に重
ね合わせて導体配線２７にはんだ接合されている。導体
リード１６，１６′もそれぞれの中間部１６ｂ，１６′
ｂから、それぞれの他端部１６ｃ，１６′ｃの間を部分
的に重ね合わせて導体配線２７にはんだ接合されている
。導体リード１９，２０についても同様にして、導体配
線２８にはんだ接合されている。そして、積層した一段
目の導体リード１５′，１６′について、中間部１５′
ｂから他端部１５′ｃまでの長さと、中間部１６′ｂか
ら他端部１６′ｃまでの長さとは同一である。また前述
したように、二段目の導体リード１５，１６についても
同様な構成である。
線２７，２８への接合状態について述べる。導体リード
１５，１５′はそれぞれの中間部１５ｂ，１５′ｂから
、それぞれの他端部１５ｃ，１５ｃ′の間を部分的に重
ね合わせて導体配線２７にはんだ接合されている。導体
リード１６，１６′もそれぞれの中間部１６ｂ，１６′
ｂから、それぞれの他端部１６ｃ，１６′ｃの間を部分
的に重ね合わせて導体配線２７にはんだ接合されている
。導体リード１９，２０についても同様にして、導体配
線２８にはんだ接合されている。そして、積層した一段
目の導体リード１５′，１６′について、中間部１５′
ｂから他端部１５′ｃまでの長さと、中間部１６′ｂか
ら他端部１６′ｃまでの長さとは同一である。また前述
したように、二段目の導体リード１５，１６についても
同様な構成である。
【００１４】以上のように本実施例によれば、メモリＬ
ＳＩチップ６などを複数個積層してプリント配線板２に
搭載することにより、メモリＬＳＩチップ６などの占有
面積が大幅に縮小され、大容量のＩＣメモリカードを実
現できる。また、メモリＬＳＩチップ６，６′および７
，７′をそれぞれフェイスアップの組とフェイスダウン
の組にし、共通電極１１，１１′などに接続した導体リ
ード１５，１５′などを部分的に重ねて導体配線に接合
すると共に、これらの組の同一辺を互いに隣接させて配
置して導体配線２７，２８の距離を短くすることにより
、信号の伝達速度の速いＩＣメモリカードを実現できる
。さらに、導体リードの中間部１５ｂ，１９ｂが絶縁フ
ィルム２１で連結され、導体リードの他端部１５ｃ，１
９ｃが絶縁フィルム２３で連結されているので、導体リ
ード１５，１９は変形や位置ずれによって互いに接触す
る恐れがなく、はんだ接合が容易となり、また、導体リ
ード中間部１５ｂから他端部１５ｃまでの長さと、導体
リードの中間部１６ｂから他端部１６ｃまでの長さを同
一にすることにより、フェイスアップの組とフェイスダ
ウンの組の同一段では同一形状のフィルムキャリアを使
用しているので、組立てが容易でフィルムキャリアの製
作も容易な、低コストのＩＣメモリカードを実現できる
。
ＳＩチップ６などを複数個積層してプリント配線板２に
搭載することにより、メモリＬＳＩチップ６などの占有
面積が大幅に縮小され、大容量のＩＣメモリカードを実
現できる。また、メモリＬＳＩチップ６，６′および７
，７′をそれぞれフェイスアップの組とフェイスダウン
の組にし、共通電極１１，１１′などに接続した導体リ
ード１５，１５′などを部分的に重ねて導体配線に接合
すると共に、これらの組の同一辺を互いに隣接させて配
置して導体配線２７，２８の距離を短くすることにより
、信号の伝達速度の速いＩＣメモリカードを実現できる
。さらに、導体リードの中間部１５ｂ，１９ｂが絶縁フ
ィルム２１で連結され、導体リードの他端部１５ｃ，１
９ｃが絶縁フィルム２３で連結されているので、導体リ
ード１５，１９は変形や位置ずれによって互いに接触す
る恐れがなく、はんだ接合が容易となり、また、導体リ
ード中間部１５ｂから他端部１５ｃまでの長さと、導体
リードの中間部１６ｂから他端部１６ｃまでの長さを同
一にすることにより、フェイスアップの組とフェイスダ
ウンの組の同一段では同一形状のフィルムキャリアを使
用しているので、組立てが容易でフィルムキャリアの製
作も容易な、低コストのＩＣメモリカードを実現できる
。
【００１５】
【発明の効果】本発明のＩＣメモリカードは、フィルム
キャリア方式によりメモリＬＳＩチップの電極に導体リ
ードの一端部を接合し、導体リードの中間部および他端
部を絶縁フィルムで連結し、このメモリＬＳＩチップを
プリント配線板に複数個積層すると共に、共通電極に接
続した導体リードの中間部から他端部の間を部分的に重
ねてプリント配線板の導体配線に接合し、さらに、メモ
リＬＳＩチップについてフェイスアップの組とフェイス
ダウンの組とを有し、両組の同一段の導体リードの中間
部から他端部の間の長さを同一にし、両組の同一段で同
一形状のフィルムキャリアを使用できる構成である。従
って本発明は、プリント配線板に多数のメモリＬＳＩチ
ップを搭載して大容量化を実現すると共に、配線スペー
スが減少して信号伝達の高速化を実現し、さらに、導体
リードの取扱いや導体リードと導体配線の接合を容易に
すると共に、フィルムキャリアの製作も容易にして低コ
スト化をも実現するという優れた効果を奏する。
キャリア方式によりメモリＬＳＩチップの電極に導体リ
ードの一端部を接合し、導体リードの中間部および他端
部を絶縁フィルムで連結し、このメモリＬＳＩチップを
プリント配線板に複数個積層すると共に、共通電極に接
続した導体リードの中間部から他端部の間を部分的に重
ねてプリント配線板の導体配線に接合し、さらに、メモ
リＬＳＩチップについてフェイスアップの組とフェイス
ダウンの組とを有し、両組の同一段の導体リードの中間
部から他端部の間の長さを同一にし、両組の同一段で同
一形状のフィルムキャリアを使用できる構成である。従
って本発明は、プリント配線板に多数のメモリＬＳＩチ
ップを搭載して大容量化を実現すると共に、配線スペー
スが減少して信号伝達の高速化を実現し、さらに、導体
リードの取扱いや導体リードと導体配線の接合を容易に
すると共に、フィルムキャリアの製作も容易にして低コ
スト化をも実現するという優れた効果を奏する。
【図１】本発明の一実施例におけるＩＣメモリカードの
一部を切り欠いた斜視図
一部を切り欠いた斜視図
【図２】同メモリカードの電気回路のブロック図
【図３
】同メモリカードの部分断面図
】同メモリカードの部分断面図
【図４】同メモリカードの部分平面図
【図５】（ａ）従来のＩＣメモリカードの部分断面図（
ｂ）同メモリカードの部分平面図
ｂ）同メモリカードの部分平面図
２ プリント配線板
６，７ メモリＬＳＩチップ
１１，１２ 共通電極
１５，１６ 導体リード
１５ａ，１６ａ 導体リードの一端部１５ｂ，１６ｂ
導体リードの中間部１５ｃ，１６ｃ 導体リード
の他端部２１，２２，２３，２４ 絶縁フィルム２７
，２８ 導体配線
導体リードの中間部１５ｃ，１６ｃ 導体リード
の他端部２１，２２，２３，２４ 絶縁フィルム２７
，２８ 導体配線
Claims (1)
- 【請求項１】メモリＬＳＩチップの電極に導体リードの
一端部を接合し、前記メモリＬＳＩチップの共通電極に
接続した前記導体リードの中間部および他端部を絶縁フ
ィルムで連結し、前記メモリＬＳＩチップを前記電極の
配列が同一になる方向にプリント配線板に複数個積層し
、前記共通電極に接続した導体リードの中間部から他端
部の間を、部分的に重ね合わせて前記プリント配線板の
導体配線に接合した構成であって、前記メモリＬＳＩチ
ップの電極面が前記プリント配線板に対面する方向に積
層した組と、前記メモリＬＳＩチップの電極面が前記プ
リント配線板に対面しない方向に積層した組とを有し、
前記両組の同一段の前記導体リードの中間部から他端部
の間の長さを同一にしたことを特徴とするＩＣメモリカ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008305A JP3030879B2 (ja) | 1991-01-28 | 1991-01-28 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008305A JP3030879B2 (ja) | 1991-01-28 | 1991-01-28 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04251797A true JPH04251797A (ja) | 1992-09-08 |
| JP3030879B2 JP3030879B2 (ja) | 2000-04-10 |
Family
ID=11689443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008305A Expired - Fee Related JP3030879B2 (ja) | 1991-01-28 | 1991-01-28 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3030879B2 (ja) |
-
1991
- 1991-01-28 JP JP3008305A patent/JP3030879B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3030879B2 (ja) | 2000-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774473B1 (en) | Semiconductor chip module | |
| KR100299949B1 (ko) | 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법 | |
| US7777348B2 (en) | Semiconductor device | |
| US5949135A (en) | Module mounted with semiconductor device | |
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| US7355272B2 (en) | Semiconductor device with stacked semiconductor chips of the same type | |
| US5612575A (en) | Method of connecting the output pads on an integrated circuit chip, and multichip module thus obtained | |
| EP0354708A2 (en) | General three dimensional packaging | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| US20030043650A1 (en) | Multilayered memory device | |
| JP2581532B2 (ja) | 半導体装置 | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JPH11220091A (ja) | 半導体装置 | |
| JP2910731B2 (ja) | 半導体装置 | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JPH04269598A (ja) | Ｉｃメモリカード | |
| JPH02217296A (ja) | Ｉｃメモリカード | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JP2811758B2 (ja) | Ｉｃメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |