JPH0425143A - 回路基板及び半導体装置 - Google Patents
回路基板及び半導体装置Info
- Publication number
- JPH0425143A JPH0425143A JP13067290A JP13067290A JPH0425143A JP H0425143 A JPH0425143 A JP H0425143A JP 13067290 A JP13067290 A JP 13067290A JP 13067290 A JP13067290 A JP 13067290A JP H0425143 A JPH0425143 A JP H0425143A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- layer
- element mounting
- glass layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 239000011521 glass Substances 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 239000011347 resin Substances 0.000 claims description 29
- 229920005989 resin Polymers 0.000 claims description 29
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 17
- 239000000919 ceramic Substances 0.000 abstract description 12
- 239000000126 substance Substances 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 241000233866 Fungi Species 0.000 description 1
- 206010041235 Snoring Diseases 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子の実装、特に多端子、挟ピッチの半
導体の実装に用いる回路基板の構造に関するものである
。
導体の実装に用いる回路基板の構造に関するものである
。
従来の技術
近年、半導体素子の電極の多端子、挟ピッチ化が急速に
進んでおり、これに対応した実装技術の開発が急務とな
っている。多端子、挟ピッチの電極を有する半導体素子
対応の実装技術として現在Ｍｉｃｒｏ Ｂｕｍｐ Ｂ
ｏｎｄｉｎｇ実装技術（ＭＢＢ実装技術）が注目されて
いる。まずこの技術について説明する。この技術は光硬
化性の絶縁性樹脂を用いることにより、半導体素子をフ
ェイスダウンで回路基板に直接、−括接合で実装できる
ことを特徴としている。
進んでおり、これに対応した実装技術の開発が急務とな
っている。多端子、挟ピッチの電極を有する半導体素子
対応の実装技術として現在Ｍｉｃｒｏ Ｂｕｍｐ Ｂ
ｏｎｄｉｎｇ実装技術（ＭＢＢ実装技術）が注目されて
いる。まずこの技術について説明する。この技術は光硬
化性の絶縁性樹脂を用いることにより、半導体素子をフ
ェイスダウンで回路基板に直接、−括接合で実装できる
ことを特徴としている。
ＭＢＢ実装技術の１例を第７図に示した工程図により説
明する。まず第７図（ａ）に示したように絶縁性基板２
１に導体配線２５を形成させた回路基板２９の導体配線
２５を有する面に光硬化性樹脂３０を塗布する。絶縁性
基板２１にはガラス等の光透過性の基板を用い、導体配
線２５にはＡＬＡｕ等を用いる。光硬化性の絶縁性樹脂
３０にはエポキシ系樹脂やアクリル系樹脂を用いる。
明する。まず第７図（ａ）に示したように絶縁性基板２
１に導体配線２５を形成させた回路基板２９の導体配線
２５を有する面に光硬化性樹脂３０を塗布する。絶縁性
基板２１にはガラス等の光透過性の基板を用い、導体配
線２５にはＡＬＡｕ等を用いる。光硬化性の絶縁性樹脂
３０にはエポキシ系樹脂やアクリル系樹脂を用いる。
ついて第７図（１））に示したように突起電極３１を有
する半導体素子３２を絶縁性樹脂３０の」二から回路基
板２９に搭載し、半導体素子３２の突起電極３１と回路
基板２９の導体配線２５とを位置合わせする。突起電極
３１はメツキなどの方法により半導体素子３２」二に予
め形成しておく。次に第７図（Ｃ）に示したように加圧
治具３３を用いて半導体素子３２と回路基板２９を加圧
する。この際、絶縁性樹脂３０は加圧により周囲に押し
出され、導体配線２５と突起電極３１は接触し電気的に
接続する。この状態のまま回路基板２９の裏面からＵＶ
線（紫外線）を絶縁性樹脂３０に照射し、絶縁性樹脂３
０を硬化させる。
する半導体素子３２を絶縁性樹脂３０の」二から回路基
板２９に搭載し、半導体素子３２の突起電極３１と回路
基板２９の導体配線２５とを位置合わせする。突起電極
３１はメツキなどの方法により半導体素子３２」二に予
め形成しておく。次に第７図（Ｃ）に示したように加圧
治具３３を用いて半導体素子３２と回路基板２９を加圧
する。この際、絶縁性樹脂３０は加圧により周囲に押し
出され、導体配線２５と突起電極３１は接触し電気的に
接続する。この状態のまま回路基板２９の裏面からＵＶ
線（紫外線）を絶縁性樹脂３０に照射し、絶縁性樹脂３
０を硬化させる。
硬化後は第７図（ｄ）に示すように加圧を除去しても突
起電極３１と導体配線２５とは絶縁性樹脂３０により固
定されており両者の電気的接続は保持される。
起電極３１と導体配線２５とは絶縁性樹脂３０により固
定されており両者の電気的接続は保持される。
発明が解決しようとする課題
しかしながら、前記のような構成では、絶縁性基板がセ
ラミック等の不透明基板である場合、半導体素子はもち
ろんのこと、回路基板を透過してＵＶ線を絶縁性樹脂に
照射することもできず、半導体素子と回路基板との間に
挟まった絶縁性樹脂にＵＶ線を照射させにくいため絶縁
性樹脂を硬化させるのに時間がかかるといった欠点を有
している。このため、ガラス等に比べて熱伝導性等の特
性に優れたセラミックや、ホーロー等の不透明基板を用
いることができないため、技術の使用範囲が極めて限定
されるといった欠点を有している。
ラミック等の不透明基板である場合、半導体素子はもち
ろんのこと、回路基板を透過してＵＶ線を絶縁性樹脂に
照射することもできず、半導体素子と回路基板との間に
挟まった絶縁性樹脂にＵＶ線を照射させにくいため絶縁
性樹脂を硬化させるのに時間がかかるといった欠点を有
している。このため、ガラス等に比べて熱伝導性等の特
性に優れたセラミックや、ホーロー等の不透明基板を用
いることができないため、技術の使用範囲が極めて限定
されるといった欠点を有している。
本発明はかかる点に鑑み、絶縁性基板がセラミック等の
光透過性の無い基板の場合でも絶縁性樹脂に光を簡単に
照射させて、絶縁性樹脂を硬化させることができる構造
の回路基板を提供し、セラミック基板などの光透過性の
無い絶縁性基板を用いた回路基板に対してもＭＢＢ実装
技術を応用できるようにすることを目的とする。
光透過性の無い基板の場合でも絶縁性樹脂に光を簡単に
照射させて、絶縁性樹脂を硬化させることができる構造
の回路基板を提供し、セラミック基板などの光透過性の
無い絶縁性基板を用いた回路基板に対してもＭＢＢ実装
技術を応用できるようにすることを目的とする。
課題を解決するための手段
第１の発明は絶縁性基板上に第１の金属層が形成されて
おり、第１の金属層上に光透過性の絶縁性物質からなる
カラス層が形成されており、ガラス層上に第２の金属層
が形成されており、第２の金属層上に絶縁層か形成され
ており、絶縁層上に導体配線が形成されており、絶縁層
と第２の金属層は、半導体素子搭載部以外の領域、及び
前記半導体素子搭載部にそれぞれ第１及び第２の開口部
を有する構造を特徴とする回路基板である。
おり、第１の金属層上に光透過性の絶縁性物質からなる
カラス層が形成されており、ガラス層上に第２の金属層
が形成されており、第２の金属層上に絶縁層か形成され
ており、絶縁層上に導体配線が形成されており、絶縁層
と第２の金属層は、半導体素子搭載部以外の領域、及び
前記半導体素子搭載部にそれぞれ第１及び第２の開口部
を有する構造を特徴とする回路基板である。
第２の発明は複数の導体配線を仔する回路基板表面の、
半導体素子搭載部以外の領域から半導体素子搭載部まで
、導体配線同士の間に光透過性の絶縁性物質よりなるガ
ラス層が形成されている構造を特徴とする回路基板であ
る。
半導体素子搭載部以外の領域から半導体素子搭載部まで
、導体配線同士の間に光透過性の絶縁性物質よりなるガ
ラス層が形成されている構造を特徴とする回路基板であ
る。
第３の発明は導体配線を有する回路基板の半導体素子搭
載部以外・の領域から、半導体素子搭載部にかけて、導
体配線の」二から回路基板」二に光透過性の絶縁性物質
からなるガラス層が形成されており、ガラス層は半導体
素子の電極の存在する位置に対応した箇所に開［１部を
有し、開口部を通して半導体素子の電極と回路基板の導
体配線とが接触できる構造を特徴とする回路基板である
。
載部以外・の領域から、半導体素子搭載部にかけて、導
体配線の」二から回路基板」二に光透過性の絶縁性物質
からなるガラス層が形成されており、ガラス層は半導体
素子の電極の存在する位置に対応した箇所に開［１部を
有し、開口部を通して半導体素子の電極と回路基板の導
体配線とが接触できる構造を特徴とする回路基板である
。
第４の発明は絶縁性基板の半導体素子搭載部以外の領域
から半導体素子搭載部にかけてガラス層が形成されてお
り、ガラス層の上から絶縁性基板に導体配線が形成され
ている構造を特徴とした回路基板である。
から半導体素子搭載部にかけてガラス層が形成されてお
り、ガラス層の上から絶縁性基板に導体配線が形成され
ている構造を特徴とした回路基板である。
作用
いずれの発明においても前記した構成を有することによ
り、半導体素子搭載部位外の領域でガラス層に入射した
光が、ガラス層を通って半導体素子搭載部以外の領域か
ら半導体素子搭載部まで伝わることができ、半導体素子
裏面の絶縁性樹脂を硬化さぜることがてきる。
り、半導体素子搭載部位外の領域でガラス層に入射した
光が、ガラス層を通って半導体素子搭載部以外の領域か
ら半導体素子搭載部まで伝わることができ、半導体素子
裏面の絶縁性樹脂を硬化さぜることがてきる。
実施例
第１図は第１の発明の１実施例における回路基板９の構
成を示すものである。第１図において、１は絶縁性基板
、２は第１の開口部、３はガラス層、４は第２の開口部
、５は導体配線、６は第１の金属層、７は第２の金属層
、８は絶縁層である。
成を示すものである。第１図において、１は絶縁性基板
、２は第１の開口部、３はガラス層、４は第２の開口部
、５は導体配線、６は第１の金属層、７は第２の金属層
、８は絶縁層である。
その構成は絶縁性基板Ｉ上に第１の金属層６が形成され
、その」二にガラス層３が形成され、ガラス層３はその
」二に形成された第２の金属層７と第１の金属層６にサ
ンドイッチされており、第２の金属層７」二に絶縁層８
が形成されており、更にその」二に導体配線５が形成さ
れているといった構成になっている。絶縁層８と第２の
金属層７は、半導体素子搭載部以外の領域、及び前記半
導体素子搭載部にそれぞれ第１の開口部２及び第２の開
口部４が形成されている。絶縁性基板１にはセラミック
等を用い、ガラス層３には石英ガラスなどの光透過性の
物質を用い、導体配線５及び金属層７．８にはＡ］、Ａ
ｕｚ Ｃｕ等を用い、絶縁層８にはセラミック等を
用いる。回路基板が本構成を有することにより、第１の
開口部２から入射した光はガラス層３を通って伝わり、
第２の開口部４から照射される。金属層６は第１の開口
部２から入射した光が反射により効率よくガラス層３を
通って第２の開［１部４に伝わるために施しである。
、その」二にガラス層３が形成され、ガラス層３はその
」二に形成された第２の金属層７と第１の金属層６にサ
ンドイッチされており、第２の金属層７」二に絶縁層８
が形成されており、更にその」二に導体配線５が形成さ
れているといった構成になっている。絶縁層８と第２の
金属層７は、半導体素子搭載部以外の領域、及び前記半
導体素子搭載部にそれぞれ第１の開口部２及び第２の開
口部４が形成されている。絶縁性基板１にはセラミック
等を用い、ガラス層３には石英ガラスなどの光透過性の
物質を用い、導体配線５及び金属層７．８にはＡ］、Ａ
ｕｚ Ｃｕ等を用い、絶縁層８にはセラミック等を
用いる。回路基板が本構成を有することにより、第１の
開口部２から入射した光はガラス層３を通って伝わり、
第２の開口部４から照射される。金属層６は第１の開口
部２から入射した光が反射により効率よくガラス層３を
通って第２の開［１部４に伝わるために施しである。
かかる構成の回路基板９は第５図に示した工程により形
成される。まず第５図（ａ）の絶縁性基板１に蒸着等の
方法により第１の金属層６を形成させる（ｂ）。更に第
５図（Ｃ）に示したように第１の金属層６」二に石英を
蒸着してガラス層３を形成させる。ついで第５図（ｄ）
に示したようにガラス層の」二に第２の金属ｍ７を蒸着
させる。この第２の金属層７の−Ｌに第５図（ｅ）に示
したように絶縁層５を蒸着させる。この基板をレジスト
塗布、露光、現像、エツチング等の通常のフメトリソ工
程を通して第５図（ｆ）に示したように絶縁層５及び第
２の金属層７をエツチングして第１の開口部２及び第２
の開口部４を作製する。第１の開口部２は半導体素子搭
載部位外の場所に作製し、第２の開口部４は半導体素子
搭載部に作製する。ついで第５図（ｇ）に示したように
して絶縁層の」二に導体配線８を印刷等の技術により形
成する。ガラス層３内を光が効率よく伝わるためには、
第１及び第２の金属層６．７のガラス層３に面した面が
鏡面になっていることが望ましい。この為にはそれぞれ
の金属層６．７を蒸着する面を平滑に仕」二げることか
必要であるので、ベースとなる絶縁性基板１は表面が平
滑なものを用いることが望ましい。
成される。まず第５図（ａ）の絶縁性基板１に蒸着等の
方法により第１の金属層６を形成させる（ｂ）。更に第
５図（Ｃ）に示したように第１の金属層６」二に石英を
蒸着してガラス層３を形成させる。ついで第５図（ｄ）
に示したようにガラス層の」二に第２の金属ｍ７を蒸着
させる。この第２の金属層７の−Ｌに第５図（ｅ）に示
したように絶縁層５を蒸着させる。この基板をレジスト
塗布、露光、現像、エツチング等の通常のフメトリソ工
程を通して第５図（ｆ）に示したように絶縁層５及び第
２の金属層７をエツチングして第１の開口部２及び第２
の開口部４を作製する。第１の開口部２は半導体素子搭
載部位外の場所に作製し、第２の開口部４は半導体素子
搭載部に作製する。ついで第５図（ｇ）に示したように
して絶縁層の」二に導体配線８を印刷等の技術により形
成する。ガラス層３内を光が効率よく伝わるためには、
第１及び第２の金属層６．７のガラス層３に面した面が
鏡面になっていることが望ましい。この為にはそれぞれ
の金属層６．７を蒸着する面を平滑に仕」二げることか
必要であるので、ベースとなる絶縁性基板１は表面が平
滑なものを用いることが望ましい。
第２図、第３図、第４図はそれぞれ第２、第３、第４の
発明の各実施例における回路基板の構成を示すものであ
る。いずれの図においても第１図と同じく、１は絶縁性
基板、３はカラス層、８は導体配線、また第３図におけ
る１４は電極接続用開口部である。 第２の発明にお
いてガラス層３は導体配線８同志の間に半導体素子搭載
部以外の領域から半導体素子搭載部まで形成されている
。第３の発明においてガラス層３は導体配線８の」二か
ら回路基板９」二に、半導体素子搭載部以外の領域から
、半導体素子搭載部にかけてコートされており、ガラス
層３は搭載する半導体素子の電極の存在する位置に対応
した箇所に電極接続用開口部１４を何している。回路基
板９に搭載する半導体素子の電極と回路基板９の導体配
線５とはこの電極接続用開口部１４を通して接触できる
ようになっている。第４の発明においてはガラス層３は
導体配線８の下に予め半導体素子搭載部以外の領域から
半導体素子搭載部にかけて形成されており、この」二か
ら導体配線５が形成された構造となっている。いずれの
発明においても構成何科は第１の発明と同じく絶縁性基
板１にはセラミック等を用い、ガラス層３には石英ガラ
スなどの光透過性の物質を用い、導体配線５にはＡ Ｉ
Ｎ Ａ ＬＩＮ Ｃｕ等を用いる。いずれの構成に
おいても回路基板９が」１記の構成を有することにより
、半導体素子搭載部以外ノ領域からガラス層３に入射し
た光はガラス層３を通って半導体素子搭載部まで伝わり
第１の発明と同じく絶縁性樹脂に向けて照射される。こ
れらの構成の回路基板も第１の発明と全く同じにフォ）
ＩＪソや印刷などの技術を用いて簡単に形成される。
発明の各実施例における回路基板の構成を示すものであ
る。いずれの図においても第１図と同じく、１は絶縁性
基板、３はカラス層、８は導体配線、また第３図におけ
る１４は電極接続用開口部である。 第２の発明にお
いてガラス層３は導体配線８同志の間に半導体素子搭載
部以外の領域から半導体素子搭載部まで形成されている
。第３の発明においてガラス層３は導体配線８の」二か
ら回路基板９」二に、半導体素子搭載部以外の領域から
、半導体素子搭載部にかけてコートされており、ガラス
層３は搭載する半導体素子の電極の存在する位置に対応
した箇所に電極接続用開口部１４を何している。回路基
板９に搭載する半導体素子の電極と回路基板９の導体配
線５とはこの電極接続用開口部１４を通して接触できる
ようになっている。第４の発明においてはガラス層３は
導体配線８の下に予め半導体素子搭載部以外の領域から
半導体素子搭載部にかけて形成されており、この」二か
ら導体配線５が形成された構造となっている。いずれの
発明においても構成何科は第１の発明と同じく絶縁性基
板１にはセラミック等を用い、ガラス層３には石英ガラ
スなどの光透過性の物質を用い、導体配線５にはＡ Ｉ
Ｎ Ａ ＬＩＮ Ｃｕ等を用いる。いずれの構成に
おいても回路基板９が」１記の構成を有することにより
、半導体素子搭載部以外ノ領域からガラス層３に入射し
た光はガラス層３を通って半導体素子搭載部まで伝わり
第１の発明と同じく絶縁性樹脂に向けて照射される。こ
れらの構成の回路基板も第１の発明と全く同じにフォ）
ＩＪソや印刷などの技術を用いて簡単に形成される。
第６図は第１の発明による回路基板９を用いたＭＢＢ実
装技術の実施例の工程図である。以下、工程図に基づき
本発明の回路基板の有用性について説明する。まず第６
図（ａ）に示したように絶縁性基板１に第１の開口部２
、ガラス層３、第２の開１０部４、導体配線８、第１の
金属層６、第１の金属層７、絶縁層５を形成させた回路
基板９の導体配線８を有する面に光硬化性樹脂１０を塗
布する。光硬化性の絶縁性樹脂１０にはエポキシ系樹脂
やアクリル系樹脂を用いる。ついて第６図（＋） ）に
示したように突起電極１１を存する半導体素子１２を絶
縁性樹脂１０の上から回路基板９に搭載し、半導体素子
１２の突起電極１１と回路基板の導体配線８とを位置合
わせする。突起電極１１はメツキなとの方法により半導
体素子１２」二に予め形成しておく。次に第６図（Ｃ）
に示したように加圧治具１３を用いて半導体素子１２と
回路基板９を加圧する。この際、絶縁性樹脂１０は加圧
により周囲に押し出され導体配線８と突起電極１１は接
触し電気的に接続する。この状態のまま、半導体素子１
２の周囲にはみ出した絶縁性樹脂１０及び回路基板９の
第１の開口部２にＵＶ線１００を賄η・］する。この際
、回路基板９の第１の開口ｒＭ＜ ２を半導体素子搭載
部近辺に設置しておけば半導体素子１２の周囲にはみた
した絶縁性樹脂樹脂１０とを一緒にＵＶ線の照射ができ
るが、両者が離れている場合は、別々にＵＶ線を照射す
る。半導体素子周囲の絶縁性樹脂１０はＵＶ線の照射に
より硬化する。一方、第１の開口部２から入射した光は
回路基板９の内部のガラス層３を通って矢印のごとく半
導体素子搭載部まで伝わり、第２の開口部３から照射さ
れ、半導体素子１２と回路基板９に挟まれた絶縁性樹脂
１０を硬化させる。こうしてセラミック等の不透明基板
を用いる場合においても絶縁性樹脂１０全てを速やかに
硬化させることができる。絶縁性樹脂１０の硬化機は第
６図（ｄ）に示すように加圧を除去しても突起電極１１
七導体配線５とは絶縁性樹脂１０により固定されており
両者の電気的接続は保持される。なお本実施例はベース
の基板がセラミック基板の場合について述べたが、ベー
スの基板が金属等でもともと鏡面を有するものである場
合は、ベースの基板に第１の金属層をコートする必要は
ない。また今回は第１の発明の回路基板によるＭＢＢ実
装技術の１実施令を示したが、第２、第３、第４の発明
の回路基板も全く同様にしてＭＢＢ実装技術に用いられ
る。
装技術の実施例の工程図である。以下、工程図に基づき
本発明の回路基板の有用性について説明する。まず第６
図（ａ）に示したように絶縁性基板１に第１の開口部２
、ガラス層３、第２の開１０部４、導体配線８、第１の
金属層６、第１の金属層７、絶縁層５を形成させた回路
基板９の導体配線８を有する面に光硬化性樹脂１０を塗
布する。光硬化性の絶縁性樹脂１０にはエポキシ系樹脂
やアクリル系樹脂を用いる。ついて第６図（＋） ）に
示したように突起電極１１を存する半導体素子１２を絶
縁性樹脂１０の上から回路基板９に搭載し、半導体素子
１２の突起電極１１と回路基板の導体配線８とを位置合
わせする。突起電極１１はメツキなとの方法により半導
体素子１２」二に予め形成しておく。次に第６図（Ｃ）
に示したように加圧治具１３を用いて半導体素子１２と
回路基板９を加圧する。この際、絶縁性樹脂１０は加圧
により周囲に押し出され導体配線８と突起電極１１は接
触し電気的に接続する。この状態のまま、半導体素子１
２の周囲にはみ出した絶縁性樹脂１０及び回路基板９の
第１の開口部２にＵＶ線１００を賄η・］する。この際
、回路基板９の第１の開口ｒＭ＜ ２を半導体素子搭載
部近辺に設置しておけば半導体素子１２の周囲にはみた
した絶縁性樹脂樹脂１０とを一緒にＵＶ線の照射ができ
るが、両者が離れている場合は、別々にＵＶ線を照射す
る。半導体素子周囲の絶縁性樹脂１０はＵＶ線の照射に
より硬化する。一方、第１の開口部２から入射した光は
回路基板９の内部のガラス層３を通って矢印のごとく半
導体素子搭載部まで伝わり、第２の開口部３から照射さ
れ、半導体素子１２と回路基板９に挟まれた絶縁性樹脂
１０を硬化させる。こうしてセラミック等の不透明基板
を用いる場合においても絶縁性樹脂１０全てを速やかに
硬化させることができる。絶縁性樹脂１０の硬化機は第
６図（ｄ）に示すように加圧を除去しても突起電極１１
七導体配線５とは絶縁性樹脂１０により固定されており
両者の電気的接続は保持される。なお本実施例はベース
の基板がセラミック基板の場合について述べたが、ベー
スの基板が金属等でもともと鏡面を有するものである場
合は、ベースの基板に第１の金属層をコートする必要は
ない。また今回は第１の発明の回路基板によるＭＢＢ実
装技術の１実施令を示したが、第２、第３、第４の発明
の回路基板も全く同様にしてＭＢＢ実装技術に用いられ
る。
発明の効果
以」―説明したように、本発明によれば、ＭＢＢ実装技
術にセラミックなとの不透明基板を用いる場合において
も絶縁性樹脂を速やかに硬化することが可能となり、Ｍ
ＢＢ実装技術の応用範囲が飛躍的に拡大し、その実用的
効果は極めて大きい。
術にセラミックなとの不透明基板を用いる場合において
も絶縁性樹脂を速やかに硬化することが可能となり、Ｍ
ＢＢ実装技術の応用範囲が飛躍的に拡大し、その実用的
効果は極めて大きい。
第１図は本発明の一実施例の回路基板の断面図、第２図
（ｂ）、第３図（ｂ）、第４図（ｂ）はそれぞれ第２、
第３、第４の発明の各実施例における回路基板の構成平
面図、第２図（ａ）、第３図（ａ）、第４図（ａ）はそ
れぞれの回路基板のＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ′線で
の断面図、第５図（ａ）〜（ｇ）は第１の発明の回路基
板を作製する方法の１実施例の工程断面図、第６図（ａ
）〜（ｄ）は第１の発明の回路基板によるＭＢＢ実装技
術の１実施例の工程断面図、第７図（ａ）〜（ｄ）は従
来の回路基板によるＭＢＢ実装技術の工程断面図である
。 １・・・絶縁性基板、２・・・第１の開口部、３・・・
カラス層、４・・・第２の開口部、５・・・絶縁層、６
・・・第１の金属層、７・・・第２の金属層、８・・・
導体配線、９・・・回路基板、１０・・・絶縁性樹脂、
１１・・・突起電極、１２・・・半導体素子、１３・・
・加圧治具、１４・・・電極接続用開口部。 代理人の氏名 弁理士 栗野重孝 はか１名、−一一一
一′−−−） 城 Ｏ） σ 粱ト柳 ν） ／’−”−−−人一□−−−−１ 区 Ｌ） 法 り 嘉 僻 ＄ 種ｉ稟ミ菌鼾暎 す喝坤」Ｉ壮５９ ！！＃′＆廟鵞閥捜田 會−口匁体←Ｒ 怖 ＣＸＪり寸勾 史トωさミ≧だ惨 ０＼ ／−＊−□□−） （ｉ ｒ−一）−ｍ−）
（ｂ）、第３図（ｂ）、第４図（ｂ）はそれぞれ第２、
第３、第４の発明の各実施例における回路基板の構成平
面図、第２図（ａ）、第３図（ａ）、第４図（ａ）はそ
れぞれの回路基板のＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ′線で
の断面図、第５図（ａ）〜（ｇ）は第１の発明の回路基
板を作製する方法の１実施例の工程断面図、第６図（ａ
）〜（ｄ）は第１の発明の回路基板によるＭＢＢ実装技
術の１実施例の工程断面図、第７図（ａ）〜（ｄ）は従
来の回路基板によるＭＢＢ実装技術の工程断面図である
。 １・・・絶縁性基板、２・・・第１の開口部、３・・・
カラス層、４・・・第２の開口部、５・・・絶縁層、６
・・・第１の金属層、７・・・第２の金属層、８・・・
導体配線、９・・・回路基板、１０・・・絶縁性樹脂、
１１・・・突起電極、１２・・・半導体素子、１３・・
・加圧治具、１４・・・電極接続用開口部。 代理人の氏名 弁理士 栗野重孝 はか１名、−一一一
一′−−−） 城 Ｏ） σ 粱ト柳 ν） ／’−”−−−人一□−−−−１ 区 Ｌ） 法 り 嘉 僻 ＄ 種ｉ稟ミ菌鼾暎 す喝坤」Ｉ壮５９ ！！＃′＆廟鵞閥捜田 會−口匁体←Ｒ 怖 ＣＸＪり寸勾 史トωさミ≧だ惨 ０＼ ／−＊−□□−） （ｉ ｒ−一）−ｍ−）
Claims (7)
- （１）絶縁性基板上に第１の金属層が形成されており、
前記第１の金属層上に光透過性の絶縁性物質からなるガ
ラス層が形成されており、前記ガラス層上に第２の金属
層が形成されており、前記第２の金属層上に絶縁層が形
成されており、前記絶縁層上に導体配線が形成されてお
り、前記絶縁層と前記第２の金属層は、半導体素子搭載
部以外の領域、及び前記半導体素子搭載部にそれぞれ第
１及び第２の開口部を有し、前記第１の開口部から前記
ガラス層に入射した光が前記ガラス層を通って前記半導
体素子搭載部まで伝わり、前記第２の開口部から半導体
素子に向かって照射される構造を特徴とする回路基板。 - （２）第１及び第２の金属層の、ガラス層に接した面が
、鏡面であることを特徴とする特許請求の範囲第１項に
記載の回路基板。 - （３）絶縁層が光透過性の物質で形成されており、第２
の金属層にのみ開口部が形成されていることを特徴とす
る特許請求の範囲第１項または第２項に記載の回路基板
。 - （４）複数の導体配線を有する回路基板表面の、半導体
素子搭載部以外の領域から前記半導体素子搭載部まで、
前記導体配線同士の間に光透過性の絶縁性物質よりなる
ガラス層が形成されており、前記半導体搭載部位外の領
域で前記ガラス層に入射した光が、前記ガラス層を通っ
て前記半導体素子搭載部以外の領域から前記半導体素子
搭載部まで伝わる構造を特徴とする回路基板。 - （５）導体配線を有する回路基板の半導体素子搭載部以
外の領域から、半導体素子搭載部にかけて、前記導体配
線の上から前記回路基板上に光透過性の絶縁性物質から
なるガラス層が形成されており、前記ガラス層は前記半
導体素子の電極の存在する位置に対応した箇所に開口部
を有し、前記開口部を通して前記半導体素子の前記電極
と前記回路基板の導体配線とが接触でき、また前記半導
体素子搭載部以外の領域で前記ガラス層に入射した光が
、前記ガラス層を通って前記半導体素子搭載部まで伝わ
る構造を特徴とする回路基板。 - （６）絶縁性基板の半導体素子搭載部以外の領域から半
導体素子搭載部にかけてガラス層が形成されており、前
記ガラス層の上から絶縁性基板に導体配線が形成されて
おり、前記半導体搭載部位外の領域で前記ガラス層に入
射した光が、前記ガラス層を通って前記半導体素子搭載
部以外の領域から前記半導体素子搭載部まで伝わる構造
を特徴とする回路基板。 - （７）特許請求の範囲第１項、もしくは第２項、もしく
は第３項、もしくは第４項、もしくは第５項、もしくは
第６項に記載の回路基板と突起電極を有する半導体素子
が、前記回路基板と前記半導体素子の間に介在させた絶
縁性樹脂により接合されており、前記回路基板の導体配
線と前記半導体素子の前記突起電極が接触により電気的
に接続していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130672A JP2532720B2 (ja) | 1990-05-21 | 1990-05-21 | 回路基板及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130672A JP2532720B2 (ja) | 1990-05-21 | 1990-05-21 | 回路基板及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425143A true JPH0425143A (ja) | 1992-01-28 |
| JP2532720B2 JP2532720B2 (ja) | 1996-09-11 |
Family
ID=15039857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2130672A Expired - Fee Related JP2532720B2 (ja) | 1990-05-21 | 1990-05-21 | 回路基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2532720B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10196082B4 (de) * | 2000-04-14 | 2007-06-14 | Namics Corp. | FLIP-CHIP-Montageverfahren |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142858U (ja) * | 1984-08-23 | 1986-03-19 | 株式会社デンソー | 厚膜回路装置 |
| JPH02110951A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および装置 |
| JPH02122531A (ja) * | 1988-11-01 | 1990-05-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装装置 |
-
1990
- 1990-05-21 JP JP2130672A patent/JP2532720B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142858U (ja) * | 1984-08-23 | 1986-03-19 | 株式会社デンソー | 厚膜回路装置 |
| JPH02110951A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および装置 |
| JPH02122531A (ja) * | 1988-11-01 | 1990-05-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10196082B4 (de) * | 2000-04-14 | 2007-06-14 | Namics Corp. | FLIP-CHIP-Montageverfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2532720B2 (ja) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6735865B2 (ja) | タッチパネルの直接パターニング方法およびそのタッチパネル | |
| US20070216025A1 (en) | Device having a contacting structure | |
| JPH04345779A (ja) | 電気接続要素の製造方法 | |
| JPH04355086A (ja) | 電気接続要素の製造方法 | |
| JPS63258055A (ja) | 電子回路装置およびその製造方法 | |
| KR101971402B1 (ko) | 투명 캐리어를 이용한 인쇄회로기판의 제조방법 | |
| US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
| KR100741030B1 (ko) | 전자 부재 및 그 제조 방법 | |
| JP2005019754A (ja) | 複合部品及びその製造方法 | |
| US7504330B2 (en) | Method of forming an insulative film | |
| JPH06252534A (ja) | 封止付プリント配線板及びその製造方法 | |
| JP4725178B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0425143A (ja) | 回路基板及び半導体装置 | |
| JPS61188957A (ja) | 回路モジユ−ルの製造方法 | |
| KR20030069321A (ko) | 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법 | |
| JP4396472B2 (ja) | 薄膜状素子の転写方法 | |
| US7892412B2 (en) | Manufacturing process of embedded type flexible or rigid printed circuit board | |
| US6720127B2 (en) | Printed circuit substrate with controlled placement covercoat layer | |
| KR102665506B1 (ko) | 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재 | |
| JPH07212013A (ja) | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 | |
| JPS61156792A (ja) | 回路モジユ−ルの製造方法 | |
| US20180315911A1 (en) | Electrical-Contact Assemblies | |
| JPH04352387A (ja) | 多層回路基板及びその製造方法 | |
| KR100907721B1 (ko) | 회로 기판 및 이의 제조 방법 | |
| US10553475B2 (en) | Single layer integrated circuit package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |