JPH04242397A - １対ｎ直列通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１対Ｎ直列通信システ
ムに関し、特に一つの親機と該親機に対し複数個の子機
が双方向の伝送路により互いに直列に接続された１対Ｎ
直列通信システムに関するものである。

【０００２】

【従来の技術】一つの親機と複数個の子機が双方向の伝
送路により互いに直列に接続され、前記親機と前記各子
機との間で通信が行われる１対Ｎ直列通信システムは既
に知られており、この通信システムを、各種商品の自動
販売機、駅務機器としての自動券売機等に於て、利用者
により操作される商品選択用、乗車券購入金額設定用等
の複数個の押しボタンスイッチ部を子機とし、一つの演
算制御部を親機とし、複数個の押しボタンスイッチ部と
一つの演算制御部との間の通信に用いることが考えられ
ている。

【０００３】１対Ｎ直列通信システムによる自動販売機
、自動券売機等に於ては、複数個の押しボタンスイッチ
部の各々を個別の信号線により一つの演算制御部に接続
する必要がなくなり、配線本数の削減が行われ、また押
しボタンスイッチ部の個数の増加に容易に対応すること
が可能である。

【０００４】１対Ｎ直列通信システムに於いては、押し
ボタンスイッチ部の如き複数個の子機に、親機との通信
のために、使用に先だって各々個別のアドレスを設定す
る必要がある。このアドレス設定は各子機毎に設けられ
たディップスイッチ等により行うことが一般的であるが
、しかし、この場合は、各子機毎にディップスイッチ等
を設ける必要があり、これは、装置価額を高くし、また
同一アドレスの重複設定、設定忘れ等の設定ミスを生じ
る虞れがある。

【０００５】

【発明が解決しようとする課題】上述の如き問題に鑑み
、子機のアドレス設定を、各子機毎に設けられたディッ
プスイッチ等によるハードウェア構成に依らずに、電源
投入時に親機よりアドレス設定信号を子機に対し送信し
、各子機の出力バッファのゲート制御の基に通信により
親機に近い子機より順次に行うことが考えられている。

【０００６】この場合には出力バッファとして、スリー
ステートバッファが用いられるが、スリーステートバッ
ファが故障すると、アドレス設定はもとより正常な通信
が行われなくなり、システムダウンとなる。

【０００７】本発明は、上述の如き問題点に着目してな
されたものであり、スリーステートバッファの故障に対
しフェールセーフを図り、システムダウンが生じ難いよ
う改善され、動作の信頼性に優れた１対Ｎ直列通信シス
テムを提供することを目的としている。

【０００８】

【課題を解決するための手段】上述の如き目的は、本発
明によれば、一つの親機と複数個の子機が双方向の伝送
路により互いに直列に接続され、出力バッファとしてス
リーステートバッファを有し、前記親機と前記各子機と
の間で通信が行われる１対Ｎ直列通信システムに於て、
前記スリーステートバッファが複数個設けられ、複数個
のスリーステートバッファが互いに並列或は互いに直列
に接続されていることを特徴とする１対Ｎ直列通信シス
テムによって達成される。

【０００９】

【作用】上述の如き構成によれば、スリーステートバッ
ファは複数個設けられ、これが互いに並列、或は互いに
直列に接続されているから、コントロールゲートの故障
等により、スリーステートバッファの一つがオン状態に
て状態切替不能になっても、これと並列に接続されてい
る他の少なくとも一つのスリーステートバッファが状態
切替可能であれば、これのハイインピーダンス状態への
切替により全体としてのスリーステートバッファの有効
な動作状態が確保され、またスリーステートバッファの
一つがハイインピーダンス状態にて状態切替不能になっ
た場合は、これと直列に接続されている他の少なくとも
一つのスリーステートバッファスイッチ素子が状態切替
可能であれば、これの動作状態への切替により全体とし
てのスリーステートバッファの有効な作動が確保される
。

【００１０】

【実施例】以下に添付の図を参照して本発明を実施例に
ついて詳細に説明する。

【００１１】図１は本発明による１対Ｎ直列通信システ
ムの一実施例を示している。１対Ｎ直列通信システムは
、一つの親機１０と、複数個（Ｎ個）の互いに等価の子
機３０とを有し、親機１０と複数個の子機３０とは双方
向の伝送路５０により互いに直列に接続され、伝送路５
０により親機１０と各子機２０との間に双方向の通信が
行われるようになっている。

【００１２】親機１０は、図２に示されている如く、Ｃ
ＰＵ１１と、システムプログラムメモリ１２と、受信デ
ータレジスタ１３と、送信データレジスタ１４と、受信
データ用の直並変換器１５と、送信データ用の並直変換
器１６と、制御回路１７と、入力（受信）データ用のバ
ッファ１８と、出力（送信）データ用のスリーステート
バッファ１９と、バッファ１８とスリーステートバッフ
ァ１９とに接続された一つ入出力端子２０とを有し、入
出力端子２０には伝送路５０が接続されている。

【００１３】システムプログラムメモリ１２は、全体制
御のためのシステムプログラムとアドレス設定用プログ
ラムとを格納しており、アドレス設定用プログラムは、
電源投入時、リセット時等にＣＰＵ１１より呼び出され
てＣＰＵ１１により実行され、伝送路５０により各子機
３０に対し各子機固有のアドレス設定信号を送信するよ
うになっている。尚、この実施例に於いては、ＣＰＵ１
１にパワーオン信号が与えられることによりアドレス設
定用プログラムが実行されるようになっている。

【００１４】子機３０は、図３に示されている如く、受
信データ用の直並変換器３１と、自身のアドレスを設定
するアドレスレジスタ３２と、制御回路３３と、受信デ
ータ用のラッチ回路３４と、送信データ用のラッチ回路
３５と、送信データ用の並直変換器３６と、セレクタ３
７と、出力（送信）データ用の二つスリーステートバッ
ファ回路３８、３９と、入力（受信）データ用の二つの
バッファ４０、４１と、スリーステートバッファ回路３
８とバッファ４０とに接続された第一の入出力端子４２
と、スリーステートバッファ回路３９とバッファ４１と
に接続された第二の入出力端子４３とを有し、第一の入
出力端子４２は、伝送路５０により、親機１０の入出力
端子２０、或はこれより親機側の子機３０の第二の入出
力端子４３と接続され、第二の入出力端子４３は伝送路
５０によりこれより後段の子機３０の第一の入出力端子
４２と接続されている。

【００１５】アドレスレジスタ３２は、揮発性アドレス
メモリであり、パワーオン信号を与えられたのち、親機
１０よりのアドレス設定信号を一度のみ取り込んで、こ
れを保持するようになっている。

【００１６】第一の入出力端子４２は、受信データ用の
直並変換器３１と接続されていると共に、途中にバッフ
ァ４０とスリーステートバッファ回路３９とを含む接続
路４４により第二の入出力端子４３と接続されている。 第二の入出力端子４３は途中にバッファ４１とセレクタ
３７とスリーステートバッファ回路３８とを含む接続路
４５により第一の入出力端子４２と接続されている。

【００１７】セレクタ３７は、接続路４５により第二の
入出力端子４３と接続された端子ａと、送信データ用の
並直変換器３６と接続された端子ｂとを有し、制御回路
３３より制御信号を与えられてスリーステートバッファ
回路３８の入力側を並直変換器３６と第二の入出力端子
４３の何れか一方に選択的に切替接続するようになっい
る。

【００１８】スリーステートバッファ回路３８、３９は
共に図４に示されている如く、入力端子ａと出力端子ｂ
との間にて、互いに並列に、且つ互いに直列に接続され
た複数個（ｎ×ｎ）のスリーステートバッファＴＢ１１
〜ＴＢｎｎにより構成され、スリーステートバッファＴ
Ｂ１１〜ＴＢｎｎの各コントロールゲートｇは共通のゲ
ート制御信号端子ｃに接続され、これよりゲート制御信
号を一斉に与えられるようになっている。

【００１９】スリーステートバッファ回路３８、３９の
各ゲート制御信号端子ｃには制御回路３３よりゲート制
御信号が与えられ、親機１０よりの下りデータの送信時
には第二の入出力端子４３のスリーステートバッファ回
路３９の各スリーステートバッファＴＢ１１〜ＴＢｎｎ
が動作状態となって第一の入出力端子４２のスリーステ
ートバッファ回路３８の各スリーステートバッファＴＢ
１１〜ＴＢｎｎがハイインピーダンス状態となり、子機
３０よりの上りデータの送信時には第二の入出力端子４
３のスリーステートバッファ回路３９の各スリーステー
トバッファＴＢ１１〜ＴＢｎｎがハイインピーダンス状
態となって第一の入出力端子４２のスリーステートバッ
ファ３８の各スリーステートバッファＴＢ１１〜ＴＢｎ
ｎが動作状態となるようになっている。

【００２０】ラッチ回路３４は、親機１０によりの送信
データを直並変換器３１より与えられ、これを「発売中
」の如き表示を行う発光素子４６（図１参照）と、「売
り切れ」、「発売中止」等の表示を行う発光素子４７（
図１参照）へ出力するようになっており、もう一つのラ
ッチ回路３５は、押しボタンスイッチ等による複数個の
マニュアルスイッチ４８（図１参照）より送信データを
与えられ、これを並直変換器３６へ出力するようになっ
ている。

【００２１】次に上述の如き構成よりなる通信システム
の動作について説明する。

【００２２】電源投入時は、各子機３０のセレクタ３７
が端子ｂ側に切り替わり、スリーステートバッファ回路
３８、３９の各スリーステートバッファＴＢ１１〜ＴＢ
ｎｎが共にハイインピーダンス状態となって一つ目の子
機（子機１　）３０のみが下りデータ入力待ちとなり、
この状態にて親機１が、先ず「アドレス１」のアドレス
設定信号を入出力端子２０より伝送路５０へ出力する。

【００２３】すると、これが下りデータとして、一つ目
の子機３０の第一の入出力端子４２に与えられ、一つ目
の子機３０は、第一の入出力端子４２に与えられた「ア
ドレス１」のアドレス設定信号をアドレスレジスタ３２
に取り込み、これをアドレスとする。

【００２４】アドレスを設定された一つ目の子機３０は
、スリーステートバッファ回路３８の各スリーステート
バッファＴＢ１１〜ＴＢｎｎを動作状態とし、並直変換
器３６、セレクタ３７、スリーステートバッファ回路３
８を介して上りデータを第一の入出力端子４２より親機
１０へ送信し、そして送信完了後にスリーステートバッ
ファ回路３８の各スリーステートバッファＴＢ１１〜Ｔ
Ｂｎｎをハイインピーダンス状態に戻し、スリーステー
トバッファ回路３９の各スリーステートバッファＴＢ１
１〜ＴＢｎｎを動作状態にする。

【００２５】この時には一つ目の子機３０と二つ目の子
機（子機２　）３０とが下りデータ入力待ちとなり、こ
の状態にて親機１が、「アドレス２」のアドレス設定信
号を入出力端子２０より伝送路５０へ出力する。

【００２６】すると、これが下りデータとして先ず一つ
目の子機３０の第一の入出力端子４２に与えられが、一
つ目の子機３０は既に「アドレス１」を設定されている
ことから、この下りデータは、一つ目の子機３０には取
り込まれずに一つ目の子機３０のスリーステートバッフ
ァ回路３９を経て第二の入出力端子４３に至り、これよ
り伝送路５０を介して二つ目の子機３０の第一の入出力
端子４２に与えられ、二つ目の子機３０は、第一の入出
力端子４２に与えられた「アドレス２」のアドレス設定
信号をアドレスレジスタ３２に取り込み、これをアドレ
スとする。

【００２７】以降これが繰り返されることにより、子機
３０のアドレスが親機１０に近いものより順に自動設定
される。

【００２８】全ての子機３０のアドレス設定が完了した
後の通常の通信に於て、子機３０が親機１０より下りデ
ータを受信する時は、図５に示されている如く、各子機
３０は、スリーステートバッファ回路３８の各スリース
テートバッファＴＢ１１〜ＴＢｎｎをハイインピーダン
ス状態、スリーステートバッファ回路３９の各スリース
テートバッファＴＢ１１〜ＴＢｎｎを動作状態とし、下
りデータ入力待ちになる。

【００２９】下りデータのアドレスと一致したアドレス
を有する子機３０、例えば二つの子機３０は、この下り
データを取り込み、図６に示されている如く、自身のス
リーステートバッファ回路３９の各スリーステートバッ
ファＴＢ１１〜ＴＢｎｎをハイインピーダンス状態とし
てこれより後段の子機３０に対する伝送路５０を遮断し
、またスリーステートバッファ回路３８の各スリーステ
ートバッファＴＢ１１〜ＴＢｎｎを動作状態として並直
変換器３６、セレクタ３７、スリーステートバッファ３
８を介して上りデータを第一の入出力端子４２より親機
１０へ向けて送信する。一方、下りデータのアドレスと
アドレスが一致しない子機３０は、スリーステートバッ
ファ回路３９の各スリーステートバッファＴＢ１１〜Ｔ
Ｂｎｎをハイインピーダンス状態、スリーステートバッ
ファ回路３８の各スリーステートバッファＴＢ１１〜Ｔ
Ｂｎｎを動作状態とし、またセレクタ３７を端子ａ側に
切り替え、後段の子機３０よりの上りデータを、セレク
タ３７、スリーステートバッファ３８を介して親機１０
の側へ通過させるようになる。

【００３０】上述の如きスリーステートバッファ回路３
８、３９の各スリーステートバッファＴＢ１１〜ＴＢｎ
ｎの動作状態よりハイインピーダンス状態への状態切替
に於いて、コントロールゲートｇの故障等によりスリー
ステートバッファＴＢ１１〜ＴＢｎｎの一つが動作状態
にて状態切替不能になっても、これと直列に接続されて
いる他の少なくとも一つのスリーステートバッファが状
態切替可能であれば、これの動作状態よりハイインピー
ダンス状態への状態切替によりスリーステートバッファ
回路３８或は３９の有効な作動が確保される。即ち、直
列接続された一列のスリーステートバッファ、例えばス
リーステートバッファＴＢ１１〜ＴＢ１ｎの全てが一斉
に動作状態にて状態切替不能に陥らない限り、スリース
テートバッファ回路３８或は３９の有効な作動が確保さ
れる。

【００３１】また上述の如きスリーステートバッファ回
路３８、３９の各スリーステートバッファＴＢ１１〜Ｔ
Ｂｎｎのハイインピーダンス状態より動作状態への状態
切替に於いて、コントロールゲートｇの故障等によりス
リーステートバッファＴＢ１１〜ＴＢｎｎの一つがハイ
インピーダンス状態にて状態切替不能になっても、これ
と並列に接続されている他の少なくとも一つのスリース
テートバッファが状態切替可能であれば、これのハイイ
ンピーダンス状態より動作状態への状態切替によりスリ
ーステートバッファ回路３８或は３９の有効な作動が確
保される。即ち、並列接続された一列のスリーステート
バッファ、例えばスリーステートバッファＴＢ１１〜Ｔ
Ｂｎ１の全てが一斉にハイインピーダンス状態にて状態
切替不能に陥らない限り、スリーステートバッファ回路
３８或は３９の有効な作動が確保される。

【００３２】

【発明の効果】以上の説明から理解される如く、本発明
による１対Ｎ直列通信システムによれば、出力バッフア
としてのスリーステートバッファ回路は互いに並列、及
び或は、互いに直列に接続された複数個のスリーステー
トバッファにより構成されているから、スリーステート
バッファの一つがハイインピーダンス状態にて状態切替
不能になっても、これと並列に接続されている他の少な
くとも一つのスリーステートバッファスイッチ素子が状
態切替可能であれば、これの状態切替によりスリーステ
ートバッファ回路の有効な作動が確保され、またスリー
ステートバッファの一つが動作状態にて状態切替不能に
なっても、これと直列に接続されている他の少なくとも
一つのスイッチ素子が状態切替可能であれば、これの状
態切替によりスリーステートバッファ回路の有効な作動
が確保され、これによりフェールセーが図られ、スリー
ステートバッファ回路の障害によるシステムダウンが生
じ難くなり、動作信頼性が向上する。

【図面の簡単な説明】

【図１】本発明による１対Ｎ直列通信システムの一実施
例を示すブロック線図。

【図２】本発明による１対Ｎ直列通信システムに用いら
れる親機の構成例を示すブロツク線図。

【図３】本発明による１対Ｎ直列通信システムに用いら
れる子機の一実施例を示すブロツク線図。

【図４】本発明による１対Ｎ直列通信システムに用いら
れる子機に組み込まれるスリーステート回路の一実施例
を示すブロツク線図。

【図５】本発明による１対Ｎ直列通信システムに於ける
下りデータ送信時の状態を示すブロック線図。

【図６】本発明による１対Ｎ直列通信システムに於ける
上りデータ送信時の状態を示すブロック線図。

【符号の説明】

１０　　親機 ３０　　子機 ３８　　スリーステートバッファ回路 ３９　　スリーステートバッファ回路 ＴＢ１１〜ＴＢｎ１　　スリーステートバッファ５０　
　通信線

Claims (1)

【特許請求の範囲】
1. 【請求項１】一つの親機と複数個の子機が双方向の伝送
   路により互いに直列に接続され、出力バッファとしてス
   リーステートバッファを有し、前記親機と前記各子機と
   の間で通信が行われる１対Ｎ直列通信システムに於て、
   前記スリーステートバッファが複数個設けられ、複数個
   のスリーステートバッファが互いに並列或は互いに直列
   に接続されていることを特徴とする１対Ｎ直列通信シス
   テム。