JPH04240751A - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JPH04240751A JPH04240751A JP3006704A JP670491A JPH04240751A JP H04240751 A JPH04240751 A JP H04240751A JP 3006704 A JP3006704 A JP 3006704A JP 670491 A JP670491 A JP 670491A JP H04240751 A JPH04240751 A JP H04240751A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- substrate
- groove
- chip carrier
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000007767 bonding agent Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 6
- 238000007789 sealing Methods 0.000 abstract description 3
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置等に使用され
る配線基板にＩＣを実装するために用いるチップキャリ
アの構造に関する。
る配線基板にＩＣを実装するために用いるチップキャリ
アの構造に関する。
【０００２】
【従来の技術】従来のチップキャリアは、基板表面の平
坦な部分にメタライズし、このメタライズパターンとキ
ャップの平坦な裏面とをハンダ付け、もしくはロー付け
あるいはシームウェルドにてキャップ封止をしていた。
坦な部分にメタライズし、このメタライズパターンとキ
ャップの平坦な裏面とをハンダ付け、もしくはロー付け
あるいはシームウェルドにてキャップ封止をしていた。
【０００３】図３は従来技術のチップキャリア構造図を
示す。
示す。
【０００４】基板１は上面に複数のパッド２、下面に複
数の入出力用バンプ３を有し、パッド２とバンプ３とは
内部配線４により接続されている。複数のリード７を有
するＩＣ５はリード７を所定の形状に成形された後、基
板１に実装される。そしてリード７とパッド２はＡｕ−
Ａｕ熱圧着法等により接続される。そしてキャップ８は
ＩＣ５とＡｇエポキシ等の接着剤９で接着される。同時
にキャップ８は基板１とＡｕ／ＳｎあるいはＳｎ／Ｐｂ
等の接合剤１０により接合されて、ＩＣ５を封止する。
数の入出力用バンプ３を有し、パッド２とバンプ３とは
内部配線４により接続されている。複数のリード７を有
するＩＣ５はリード７を所定の形状に成形された後、基
板１に実装される。そしてリード７とパッド２はＡｕ−
Ａｕ熱圧着法等により接続される。そしてキャップ８は
ＩＣ５とＡｇエポキシ等の接着剤９で接着される。同時
にキャップ８は基板１とＡｕ／ＳｎあるいはＳｎ／Ｐｂ
等の接合剤１０により接合されて、ＩＣ５を封止する。
【０００５】この時、キャップ８を取り付ける際、図３
の如く、キャップ８と基板１とのギャップを少しだけ開
けておくことが必要で０〜５０μｍの範囲で管理される
。たとえば、ギャップが大きいとキャップ８の上面に加
わる荷重によりギャップ分だけＩＣ５が下方に押され、
リード７が変形してリードの強度劣化をまねく。逆にギ
ャップが全くない場合は、キャップ８とＩＣ５の間のＡ
ｇエポキシ接着剤９の厚さが厚くなったり、あるいはボ
イド，空隙が発生して熱抵抗が極端に高くなり、ＩＣ５
の信頼性低下をまねく。
の如く、キャップ８と基板１とのギャップを少しだけ開
けておくことが必要で０〜５０μｍの範囲で管理される
。たとえば、ギャップが大きいとキャップ８の上面に加
わる荷重によりギャップ分だけＩＣ５が下方に押され、
リード７が変形してリードの強度劣化をまねく。逆にギ
ャップが全くない場合は、キャップ８とＩＣ５の間のＡ
ｇエポキシ接着剤９の厚さが厚くなったり、あるいはボ
イド，空隙が発生して熱抵抗が極端に高くなり、ＩＣ５
の信頼性低下をまねく。
【０００６】
【発明が解決しようとする課題】しかし上述した従来の
チップキャリアではキャップ取り付け時にキャップ裏面
と基板上のメタライズのギャップを精度よくあわせてお
かなければならない。たとえば、ギャップが大きすぎる
と封止時にキャップに加える荷重を大きくしこのギャッ
プを補正する必要があり、結局、ＩＣを押さえつけるこ
とになり、この結果ＩＣのリードにも大きなストレスが
生じることになる。反面ギャップが全くないとＩＣとキ
ャップとの間に隙間ができてしまいＩＣからの熱放散が
極端に低下してしまうという欠点があった。
チップキャリアではキャップ取り付け時にキャップ裏面
と基板上のメタライズのギャップを精度よくあわせてお
かなければならない。たとえば、ギャップが大きすぎる
と封止時にキャップに加える荷重を大きくしこのギャッ
プを補正する必要があり、結局、ＩＣを押さえつけるこ
とになり、この結果ＩＣのリードにも大きなストレスが
生じることになる。反面ギャップが全くないとＩＣとキ
ャップとの間に隙間ができてしまいＩＣからの熱放散が
極端に低下してしまうという欠点があった。
【０００７】
【課題を解決するための手段】本発明のチップキャリア
は、基板と前記基板上に形成された複数のパッドと、前
記パッドと接続される複数のリードを有し前記基板上に
フェースダウンで実装されるＩＣと、該ＩＣの裏面と接
着し縁が前記基板と接合剤で接合されて前記ＩＣを封止
するキャップとを有するチップキャリアにおいて、前記
基板に前記キャップの縁が挿入される溝を有している。
は、基板と前記基板上に形成された複数のパッドと、前
記パッドと接続される複数のリードを有し前記基板上に
フェースダウンで実装されるＩＣと、該ＩＣの裏面と接
着し縁が前記基板と接合剤で接合されて前記ＩＣを封止
するキャップとを有するチップキャリアにおいて、前記
基板に前記キャップの縁が挿入される溝を有している。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例の断面図、図２は
封止部の詳細図を示す。
封止部の詳細図を示す。
【００１０】本実施例では、基板１のキャップ８が接着
される部分に予め溝１１を形成しておき、この部分にキ
ャップ８を挿入しＡｕ／ＳｎあるいはＳｎ／Ｐｂ等の接
着剤１０で接合する。この時キャップ８の上面から予め
決められた荷重をかけると、キャップ８の縁は溝１１中
のＡｕ／ＳｎあるいはＳｎ／Ｐｂ等の接着剤１０中に荷
重にみあったところまで挿入されることになり、溝１１
の深さの途中で止まるようになる。と同時にキャップ８
とＩＣ５の間のギャップもまた安定した状態で形成され
る。
される部分に予め溝１１を形成しておき、この部分にキ
ャップ８を挿入しＡｕ／ＳｎあるいはＳｎ／Ｐｂ等の接
着剤１０で接合する。この時キャップ８の上面から予め
決められた荷重をかけると、キャップ８の縁は溝１１中
のＡｕ／ＳｎあるいはＳｎ／Ｐｂ等の接着剤１０中に荷
重にみあったところまで挿入されることになり、溝１１
の深さの途中で止まるようになる。と同時にキャップ８
とＩＣ５の間のギャップもまた安定した状態で形成され
る。
【００１１】溝の深さを予め余裕のある設計にしておく
と、基板１上に実装したＩＣ５の形成後の高さ精度は要
求されない。キャップ８とＩＣ５の間のＡｇエポキシ接
着剤９はキャップ上面に加える荷重が常に一定にできる
ため、厚さも常にコントロールされ、熱抵抗的にも安全
した特性が実現できる。
と、基板１上に実装したＩＣ５の形成後の高さ精度は要
求されない。キャップ８とＩＣ５の間のＡｇエポキシ接
着剤９はキャップ上面に加える荷重が常に一定にできる
ため、厚さも常にコントロールされ、熱抵抗的にも安全
した特性が実現できる。
【００１２】
【発明の効果】以上説明したように、本発明は基板に設
けた溝にキャップの縁を挿入し接合する構造とすること
でＩＣのリードにストレスのかからないかつ熱抵抗の低
いチップキャリアが実現できる。
けた溝にキャップの縁を挿入し接合する構造とすること
でＩＣのリードにストレスのかからないかつ熱抵抗の低
いチップキャリアが実現できる。
【図１】本発明の一実施例のチップキャリアの断面図で
ある。
ある。
【図２】図１の溝１１の部分拡大図である。
【図３】従来のチップキャリアの断面図である。
１ 基板
２ パッド
３ バンプ
４ 内部配線
５ ＩＣ
７ リード
８ キャップ
９ 接着剤
１０ 接合剤
１１ 溝
Claims (1)
- 【請求項１】 基板と前記基板上に形成された複数の
パッドと、前記パッドと接続される複数のリードを有し
前記基板上にフェースダウンで実装されるＩＣと、該Ｉ
Ｃの裏面と接着し縁が前記基板と接合剤で接合されて前
記ＩＣを封止するキャップとを有するチップキャリアに
おいて、前記基板に前記キャップの縁が挿入される溝を
有することを特徴とするチップキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006704A JP2629459B2 (ja) | 1991-01-24 | 1991-01-24 | チップキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006704A JP2629459B2 (ja) | 1991-01-24 | 1991-01-24 | チップキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04240751A true JPH04240751A (ja) | 1992-08-28 |
| JP2629459B2 JP2629459B2 (ja) | 1997-07-09 |
Family
ID=11645701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006704A Expired - Lifetime JP2629459B2 (ja) | 1991-01-24 | 1991-01-24 | チップキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629459B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889323A (en) * | 1996-08-19 | 1999-03-30 | Nec Corporation | Semiconductor package and method of manufacturing the same |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI497614B (zh) * | 2012-06-29 | 2015-08-21 | Universal Scient Ind Shanghai | 組裝結構 |
-
1991
- 1991-01-24 JP JP3006704A patent/JP2629459B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889323A (en) * | 1996-08-19 | 1999-03-30 | Nec Corporation | Semiconductor package and method of manufacturing the same |
| US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2629459B2 (ja) | 1997-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| USRE38806E1 (en) | Semiconductor device and method of manufacturing the same | |
| KR930009026A (ko) | 반도체패키지 및 그 실장방법 | |
| CA2228004A1 (en) | Wire bond tape ball grid array package | |
| JPS63249345A (ja) | フレキシブル搭載基板 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| IE830707L (en) | Semiconductor device | |
| JP2629459B2 (ja) | チップキャリア | |
| US6107118A (en) | Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way | |
| JPS6384128A (ja) | 混成集積回路装置 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JPS63213936A (ja) | 混成集積回路装置の製造方法 | |
| JPH034543A (ja) | 半導体装置 | |
| JPH0645402A (ja) | 配線基板の接続方法及び配線基板 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH11214449A (ja) | 電子回路装置 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JPH0310670Y2 (ja) | ||
| JPH04346249A (ja) | チップキャリア | |
| JPS6142878U (ja) | 時計用半導体装置の実装構造 | |
| JP3059408B2 (ja) | 半導体チップ部品の実装方法及び半導体チップ部品の実装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970225 |