JPH04240748A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH04240748A JPH04240748A JP3007509A JP750991A JPH04240748A JP H04240748 A JPH04240748 A JP H04240748A JP 3007509 A JP3007509 A JP 3007509A JP 750991 A JP750991 A JP 750991A JP H04240748 A JPH04240748 A JP H04240748A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxide film
- substrate
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000001459 lithography Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】 本発明は、半導体デバイスの
微細素子分離技術を改良した半導体装置の製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device that improves fine element isolation technology for semiconductor devices.
【0002】0002
【従来の技術】 集積回路は
共通の半導体シリコン基板上において、互いに絶縁層分
離された複数の能動素子を含んでいる。従来のLOCO
S(Local Oxidation of Sili
con)法による半導体装置の製造方法では、半導体基
板は埋込絶縁物を介してアクテイブ領域とフィールド領
域とに分離され、素子はアクテイブ領域につくられるが
、従来、上記分離は選択酸化法によって、(図3)に示
す工程によって行われていた。2. Description of the Related Art An integrated circuit includes a plurality of active elements separated from each other by an insulating layer on a common semiconductor silicon substrate. Conventional LOCO
S (Local Oxidation of Sili
In the method of manufacturing a semiconductor device using the con) method, a semiconductor substrate is separated into an active region and a field region via a buried insulator, and an element is formed in the active region. Conventionally, the separation is performed by a selective oxidation method. This was done through the steps shown in Figure 3.
【0003】まず、半導体シリコン基板11の表面上に
シリコン酸化膜層31を形成し、さらにシリコン酸化膜
層上にシリコン窒化膜層32を形成する(図3(a))
。次に、リソグラフィー技術とドライエッチング技術を
用いて、シリコン窒化膜層およびシリコン酸化膜層を選
択的に除去し、半導体シリコン基板を選択的に露出させ
、予定アクテイブ領域上に耐酸化性のマスク層を形成す
る(図3(b))。次に、酸化性雰囲気中において一定
温度下で一定時間にわたり加熱処理することによって酸
化を行い、半導体シリコン基板に深く埋没した厚いフィ
ールド酸化膜33を形成する(図3(c))。
次に、アクテイブ領域上のシリコン窒化膜層およびシリ
コン酸化膜層を除去して、半導体シリコン基板表面を露
出させ素子分離を行う(図3(d))。First, a silicon oxide film layer 31 is formed on the surface of a semiconductor silicon substrate 11, and a silicon nitride film layer 32 is further formed on the silicon oxide film layer (FIG. 3(a)).
. Next, using lithography technology and dry etching technology, the silicon nitride film layer and silicon oxide film layer are selectively removed, the semiconductor silicon substrate is selectively exposed, and an oxidation-resistant mask layer is formed on the planned active area. (Fig. 3(b)). Next, oxidation is performed by heat treatment at a constant temperature for a certain period of time in an oxidizing atmosphere to form a thick field oxide film 33 deeply buried in the semiconductor silicon substrate (FIG. 3(c)). Next, the silicon nitride film layer and silicon oxide film layer on the active region are removed to expose the semiconductor silicon substrate surface and perform element isolation (FIG. 3(d)).
【0004】以上のような方法により、半導体デバイス
の絶縁膜による素子分離を行うことができる。しかし、
この方法における酸化工程では、薄いシリコン酸化膜層
を通過して酸素が横方向に移動する結果、アクテイブ領
域の表面の外周部分に酸化物の成長が起こる。このよう
にして形成される横方向への酸化物突起はバーズビーク
と呼ばれている。このバーズビークの入り込みにより、
アクテイブ領域の寸法が設計寸法よりも小さくなってし
まう。従って、アクテイブ領域の使用可能な部分を減少
させることになる。[0004] By the method described above, it is possible to perform element isolation using an insulating film of a semiconductor device. but,
The oxidation step in this method results in oxide growth at the outer periphery of the surface of the active region as a result of the lateral movement of oxygen through the thin silicon oxide layer. The lateral oxide projections formed in this way are called bird's beaks. Due to the entry of this bird's beak,
The dimensions of the active area become smaller than the design dimensions. Therefore, the usable portion of the active area is reduced.
【0005】[0005]
【発明が解決しようとする課題】上記のように、この従
来の製造方法では、(図3(c))に示したようにフィ
ールド酸化膜の成長時にアクテイブ領域40へのフィー
ルド酸化膜の侵入が大きく、(図3(d))のように、
アクテイブ領域が狭くなってしまう。従って、素子の微
細化が進むにつれて、フィールド酸化膜の横方向への侵
入のため、仕上がりアクテイブ領域が非常に狭くなった
り、あるいはアクテイブ領域が形成不可能になる。フィ
ールド酸化膜の膜厚を薄くすればバーズビークの入り込
みが減少するが、充分な素子分離特性が得られない。従
って、従来のLOCOS法では素子の微細化に限界があ
り、半導体集積回路装置の高集積化にとって大きな障害
になるという欠点がある。[Problems to be Solved by the Invention] As described above, in this conventional manufacturing method, as shown in FIG. Largely, as shown in (Figure 3(d)),
The active area becomes narrower. Therefore, as the device becomes finer, the finished active region becomes very narrow or it becomes impossible to form an active region due to the lateral invasion of the field oxide film. If the field oxide film is made thinner, the penetration of bird's beaks can be reduced, but sufficient element isolation characteristics cannot be obtained. Therefore, the conventional LOCOS method has the disadvantage that there is a limit to the miniaturization of elements, which is a major obstacle to increasing the degree of integration of semiconductor integrated circuit devices.
【0006】本発明は、上記課題を解決するもので、微
細素子分離を実現した半導体装置の製造方法を提供する
ことを目的としている。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that achieves fine element isolation.
【0007】[0007]
【課題を解決するための手段】本発明は、リソグラフィ
ー技術により半導体基板上に耐エッチングマスクを形成
する工程と、前記半導体基板をエッチングして段差部を
形成する工程と、前記耐エッチングマスクを除去して、
前記半導体基板を熱酸化することにより酸化膜を形成し
、絶縁膜を堆積する工程と、前記半導体基板の表面が露
出するまで前記絶縁膜と前記酸化膜を異方性ドライエッ
チングし、前記半導体基板の段差部の側壁に絶縁物のサ
イドウォールを形成し素子分離領域とする工程とを備え
て成ることを特徴とする半導体装置の製造方法を提供す
るものである。そして、望ましくは、前記絶縁膜の膜厚
を前記半導体基板の段差の深さ以下にすることを特徴と
する上記の半導体装置の製造方法を提供する。[Means for Solving the Problems] The present invention includes a step of forming an etching-resistant mask on a semiconductor substrate by lithography technology, a step of etching the semiconductor substrate to form a stepped portion, and a step of removing the etching-resistant mask. do,
forming an oxide film by thermally oxidizing the semiconductor substrate and depositing an insulating film; and performing anisotropic dry etching on the insulating film and the oxide film until the surface of the semiconductor substrate is exposed; The present invention provides a method for manufacturing a semiconductor device, comprising the step of forming an insulating sidewall on the sidewall of the stepped portion to serve as an element isolation region. Further, there is provided the method of manufacturing the semiconductor device described above, wherein the thickness of the insulating film is desirably set to be equal to or less than the depth of the step of the semiconductor substrate.
【0008】さらに、また、本発明は、リソグラフィー
技術により半導体基板上に耐エッチングマスクを形成す
る工程と、前記半導体基板をエッチングして段差部を形
成する工程と、前記耐エッチングマスクを除去して、前
記半導体基板を熱酸化することにより酸化膜を形成する
工程と、前記半導体基板の表面が露出するまで前記酸化
膜を異方性ドライエッチングし、前記半導体基板の段差
部の側壁に酸化膜のサイドウォールを形成し素子分離領
域とする工程とを備えて成ることを特徴とする半導体装
置の製造方法を提供するものである。そして、望ましく
は、前記酸化膜の膜厚を前記半導体基板の段差の深さ以
下にすることを特徴とする上記の半導体装置の製造方法
を提供する。Furthermore, the present invention includes a step of forming an etching-resistant mask on a semiconductor substrate by a lithography technique, a step of etching the semiconductor substrate to form a stepped portion, and a step of removing the etching-resistant mask. , a step of forming an oxide film by thermally oxidizing the semiconductor substrate; and anisotropic dry etching of the oxide film until the surface of the semiconductor substrate is exposed, and forming an oxide film on the sidewall of the stepped portion of the semiconductor substrate. The present invention provides a method for manufacturing a semiconductor device, comprising the steps of forming sidewalls to serve as element isolation regions. Further, there is provided a method of manufacturing the semiconductor device described above, wherein the thickness of the oxide film is desirably set to be equal to or less than the depth of the step of the semiconductor substrate.
【0009】[0009]
【作用】本発明は、前記した半導体装置の製造方法によ
り、半導体基板に段差を設け、その段差の側壁に絶縁膜
のサイドウォールを形成し素子分離領域とするため、容
易に微細素子分離を形成することができる。また、基板
の段差の深さにより素子分離の深さを制御することがで
き、絶縁膜の膜厚により素子分離幅を容易に制御するこ
とができる。また特に、絶縁膜の膜厚を半導体基板の段
差の深さ以下にすることにより、従来のLOCOS法に
比べて、より微細でかつ再現性良く高精度に素子分離領
域を形成することができる。また、前記した製造方法に
より素子分離領域を形成した後、半導体基板の段差の上
段,下段部分をそのままアクテイブ領域として素子を形
成することができるため、工程が簡単化される。従って
、本発明を用いることによって、工程が簡単化され、高
精度で微細な半導体デバイスの素子分離の形成に有効に
作用する。[Function] The present invention uses the above-described semiconductor device manufacturing method to provide a step on a semiconductor substrate and form an insulating film sidewall on the side wall of the step to form an element isolation region, thereby easily forming fine element isolation. can do. Further, the depth of element isolation can be controlled by the depth of the step of the substrate, and the element isolation width can be easily controlled by the thickness of the insulating film. In particular, by making the thickness of the insulating film equal to or less than the depth of the step of the semiconductor substrate, element isolation regions can be formed more precisely and with better reproducibility than in the conventional LOCOS method. Further, after forming the element isolation region by the above-described manufacturing method, the steps can be simplified since the upper and lower step portions of the semiconductor substrate can be used as active regions to form the device. Therefore, by using the present invention, the process is simplified and it is effective in forming highly accurate and fine element isolation of semiconductor devices.
【0010】0010
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
【0011】(図1)は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。リソグ
ラフィー技術により、半導体シリコン基板11上にレジ
ストパターン12を形成した(図1(a))。レジスト
パターン12をマスクとして、異方性ドライエッチング
により半導体シリコン基板に深さ0.5μmの段差10
0を形成し、レジストパターン12を除去した(図1(
b))。半導体シリコン基板11の表面に熱酸化により
第1酸化膜13を厚さ0.03μm形成し、さらにその
上に化学気相堆積法により第2酸化膜14を厚さ0.5
μm堆積した(図1(c))。半導体基板11の表面が
露出するまで第2酸化膜と第1酸化膜を異方性ドライエ
ッチングし、半導体基板の段差部の側壁に絶縁物の主に
酸化膜14からなるサイドウォール14Aを形成し素子
分離領域を形成した(図1(d))。素子分離領域を形
成した後、半導体基板の段差の上段,下段部分をそのま
まアクテイブ領域としてMOSトランジスタ等の素子を
形成することができる(図1(e))。15はMOSト
ランジスタのソース、ドレイン領域、16はゲート電極
、17はゲート酸化膜である。(FIG. 1) shows a process cross-sectional view of a method for manufacturing a semiconductor device according to an embodiment of the present invention. A resist pattern 12 was formed on a semiconductor silicon substrate 11 by lithography technology (FIG. 1(a)). Using the resist pattern 12 as a mask, a step 10 with a depth of 0.5 μm is formed on the semiconductor silicon substrate by anisotropic dry etching.
0 was formed and the resist pattern 12 was removed (FIG. 1(
b)). A first oxide film 13 with a thickness of 0.03 μm is formed on the surface of the semiconductor silicon substrate 11 by thermal oxidation, and a second oxide film 14 with a thickness of 0.5 μm is further formed thereon by chemical vapor deposition.
μm was deposited (Fig. 1(c)). The second oxide film and the first oxide film are anisotropically dry etched until the surface of the semiconductor substrate 11 is exposed, and a sidewall 14A made of an insulating material, mainly the oxide film 14, is formed on the sidewall of the stepped portion of the semiconductor substrate. An element isolation region was formed (FIG. 1(d)). After forming the element isolation region, elements such as MOS transistors can be formed using the upper and lower step portions of the semiconductor substrate as active regions (FIG. 1(e)). 15 is a source and drain region of a MOS transistor, 16 is a gate electrode, and 17 is a gate oxide film.
【0012】以上のように、本実施例によれば、半導体
基板に段差を設け、その段差の側壁に酸化膜のサイドウ
ォールを形成し素子分離領域とするため、容易に微細素
子分離を形成することができた。また特に、本実施例で
は酸化膜の膜厚を半導体基板の段差の深さと同程度にし
たため、微細な素子分離領域を再現性良く高精度に形成
することができた。また、素子分離領域を形成した後、
半導体基板の段差の上段,下段部分をそのままアクテイ
ブ領域として素子を形成することができるため、工程が
簡単化される。As described above, according to this embodiment, a step is provided on the semiconductor substrate, and an oxide film sidewall is formed on the side wall of the step to form an element isolation region, so that fine element isolation can be easily formed. I was able to do that. In particular, in this example, the thickness of the oxide film was made to be approximately the same as the depth of the step of the semiconductor substrate, so that fine element isolation regions could be formed with good reproducibility and high precision. In addition, after forming the element isolation region,
Since elements can be formed using the upper and lower portions of the semiconductor substrate as active regions, the process is simplified.
【0013】なお、本実施例において、化学気相堆積法
により酸化膜を堆積したが、他の絶縁物を堆積してもよ
い。また、酸化膜の膜厚を半導体基板の段差の深さと同
程度にしたが、段差の深さ以下でもよい。In this embodiment, the oxide film was deposited by chemical vapor deposition, but other insulators may be deposited. Furthermore, although the thickness of the oxide film is set to be approximately the same as the depth of the step of the semiconductor substrate, it may be less than the depth of the step.
【0014】以下本発明の第2の実施例について図面を
参照しながら説明する。(図2)は本発明の実施例にお
ける半導体装置の製造方法の工程断面図を示すものであ
る。リソグラフィー技術により、半導体シリコン基板1
1上にレジストパターン12を形成した(図2(a))
。レジストパターン12をマスクとして、異方性ドライ
エッチングにより半導体シリコン基板に深さ0.5μm
の段差100を形成し、レジストパターン12を除去し
た(図2(b))。半導体シリコン基板11の表面に熱
酸化により酸化膜21を厚さ0.5μm形成した(図2
(c))。半導体基板11の表面が露出するまで酸化膜
21を異方性ドライエッチングし、半導体基板の段差部
の側壁に酸化膜21の一部からなる絶縁物のサイドウォ
ール21Aを形成し素子分離領域を形成した(図2(d
))。素子分離領域を形成した後、半導体基板の段差の
上段,下段部分をそのままアクテイブ領域として素子を
形成することができる(図2(e))。A second embodiment of the present invention will be described below with reference to the drawings. (FIG. 2) shows a process cross-sectional view of a method for manufacturing a semiconductor device in an embodiment of the present invention. By lithography technology, semiconductor silicon substrate 1
A resist pattern 12 was formed on 1 (FIG. 2(a))
. Using the resist pattern 12 as a mask, the semiconductor silicon substrate is etched to a depth of 0.5 μm by anisotropic dry etching.
A step 100 was formed, and the resist pattern 12 was removed (FIG. 2(b)). An oxide film 21 with a thickness of 0.5 μm was formed on the surface of the semiconductor silicon substrate 11 by thermal oxidation (Fig. 2
(c)). The oxide film 21 is anisotropically dry etched until the surface of the semiconductor substrate 11 is exposed, and an insulating sidewall 21A made of a part of the oxide film 21 is formed on the sidewall of the stepped portion of the semiconductor substrate to form an element isolation region. (Figure 2(d)
)). After forming the element isolation region, elements can be formed using the upper and lower steps of the semiconductor substrate as active regions (FIG. 2(e)).
【0015】以上のように、本実施例によれば、半導体
基板に段差を設け、その段差の側壁に酸化膜のサイドウ
ォールを形成し素子分離領域とするため、容易に微細素
子分離を形成することができた。また特に、本実施例で
は酸化膜の膜厚を半導体基板の段差の深さと同程度にし
たため、微細な素子分離領域を再現性良く高精度に形成
することができた。また、素子分離領域を形成した後、
半導体基板の段差の上段,下段部分をそのままアクテイ
ブ領域として素子を形成することができるため、工程が
簡単化される。As described above, according to this embodiment, a step is provided in the semiconductor substrate, and an oxide film sidewall is formed on the side wall of the step to form an element isolation region, so that fine element isolation can be easily formed. I was able to do that. In particular, in this example, the thickness of the oxide film was made to be approximately the same as the depth of the step of the semiconductor substrate, so that fine element isolation regions could be formed with good reproducibility and high precision. In addition, after forming the element isolation region,
Since elements can be formed using the upper and lower portions of the semiconductor substrate as active regions, the process is simplified.
【0016】なお、本実施例において、酸化膜の膜厚を
半導体基板の段差の深さと同程度にしたが、段差の深さ
以下でもよい。In this embodiment, the thickness of the oxide film is made to be approximately the same as the depth of the step of the semiconductor substrate, but it may be less than the depth of the step.
【0017】[0017]
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、半導体基板に段差を設け、その
段差の側壁に絶縁膜のサイドウォールを形成し素子分離
領域とするため、容易に微細素子分離を形成することが
できる。また特に、絶縁膜の膜厚を半導体基板の段差の
深さ以下にすることにより、微細な素子分離領域を再現
性良く高精度に形成することができる。また、本発明に
より素子分離領域を形成した後、半導体基板の段差の上
段,下段部分をそのままアクテイブ領域として素子を形
成することができるため、工程が簡単化される。従って
、本発明を用いることによって、工程が簡単になり、高
精度で微細な素子分離の形成に有効に作用するので、超
高密度集積回路に大きく寄与することができる。As explained above, according to the method of manufacturing a semiconductor device of the present invention, a step is provided on a semiconductor substrate, and a sidewall of an insulating film is formed on the side wall of the step to form an element isolation region. Fine element isolation can be easily formed. In particular, by making the thickness of the insulating film equal to or less than the depth of the step of the semiconductor substrate, fine element isolation regions can be formed with high reproducibility and high precision. Furthermore, after forming the element isolation region according to the present invention, the upper and lower portions of the step of the semiconductor substrate can be used as active regions to form elements, thereby simplifying the process. Therefore, by using the present invention, the process is simplified and it is effective in forming highly accurate and fine element isolation, so that it can greatly contribute to ultra-high density integrated circuits.
【図1】本発明の第1の実施例における半導体装置の製
造方法の工程断面図である。FIG. 1 is a process cross-sectional view of a method for manufacturing a semiconductor device in a first embodiment of the present invention.
【図2】本発明の第2の実施例における半導体装置の製
造方法の工程断面図である。FIG. 2 is a process cross-sectional view of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
【図3】従来の半導体装置の製造方法の工程断面図であ
る。FIG. 3 is a process cross-sectional view of a conventional method for manufacturing a semiconductor device.
11 半導体シリコン基板 12 レジストパターン 13 第1酸化膜 14 第2酸化膜 14A サイドウォール 15 ソース・ドレイン領域 16 ゲート 17 ゲート酸化膜 21A サイドウォール 100 段差 11 Semiconductor silicon substrate 12 Resist pattern 13 First oxide film 14 Second oxide film 14A side wall 15 Source/drain region 16 Gate 17 Gate oxide film 21A Sidewall 100 steps
Claims (4)
上に耐エッチングマスクを形成する工程と、前記半導体
基板をエッチングして段差部を形成する工程と、前記耐
エッチングマスクを除去して、前記半導体基板を熱酸化
することにより酸化膜を形成し、絶縁膜を堆積する工程
と、前記半導体基板の表面が露出するまで前記絶縁膜と
前記酸化膜を異方性ドライエッチングし、前記半導体基
板の段差部の側壁に絶縁物のサイドウォールを形成し素
子分離領域とする工程とを備えて成ることを特徴とする
半導体装置の製造方法。1. A step of forming an etching-resistant mask on a semiconductor substrate using lithography technology, a step of etching the semiconductor substrate to form a stepped portion, and removing the etching-resistant mask and heating the semiconductor substrate. a step of forming an oxide film by oxidation and depositing an insulating film; and anisotropic dry etching of the insulating film and the oxide film until the surface of the semiconductor substrate is exposed; 1. A method of manufacturing a semiconductor device, comprising the step of: forming an insulating sidewall to serve as an element isolation region.
の深さ以下にすることを特徴とする請求項1記載の半導
体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the thickness of the insulating film is set to be equal to or less than the depth of a step of the semiconductor substrate.
上に耐エッチングマスクを形成する工程と、前記半導体
基板をエッチングして段差部を形成する工程と、前記耐
エッチングマスクを除去して、前記半導体基板を熱酸化
することにより酸化膜を形成する工程と、前記半導体基
板の表面が露出するまで前記酸化膜を異方性ドライエッ
チングし、前記半導体基板の段差部の側壁に酸化膜のサ
イドウォールを形成し素子分離領域とする工程とを備え
て成ることを特徴とする半導体装置の製造方法。3. A step of forming an etching-resistant mask on a semiconductor substrate using a lithography technique, a step of etching the semiconductor substrate to form a stepped portion, and removing the etching-resistant mask and heating the semiconductor substrate. A step of forming an oxide film by oxidation, and anisotropic dry etching of the oxide film until the surface of the semiconductor substrate is exposed, forming sidewalls of the oxide film on the side walls of the stepped portion of the semiconductor substrate, 1. A method for manufacturing a semiconductor device, comprising the step of forming an isolation region.
の深さ以下にすることを特徴とする請求項3記載の半導
体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein the thickness of the oxide film is set to be equal to or less than the depth of a step of the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3007509A JPH04240748A (en) | 1991-01-25 | 1991-01-25 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3007509A JPH04240748A (en) | 1991-01-25 | 1991-01-25 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04240748A true JPH04240748A (en) | 1992-08-28 |
Family
ID=11667757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3007509A Pending JPH04240748A (en) | 1991-01-25 | 1991-01-25 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04240748A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134593A (en) * | 2005-11-11 | 2007-05-31 | Fujio Masuoka | Semiconductor device and its manufacturing method |
JP2007294857A (en) * | 2006-03-28 | 2007-11-08 | Elpida Memory Inc | Semiconductor device and manufacturing method therefor |
-
1991
- 1991-01-25 JP JP3007509A patent/JPH04240748A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007134593A (en) * | 2005-11-11 | 2007-05-31 | Fujio Masuoka | Semiconductor device and its manufacturing method |
JP2007294857A (en) * | 2006-03-28 | 2007-11-08 | Elpida Memory Inc | Semiconductor device and manufacturing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4292156A (en) | Method of manufacturing semiconductor devices | |
US4295266A (en) | Method of manufacturing bulk CMOS integrated circuits | |
GB2081187A (en) | Retro-etch process for integrated circuits | |
JPH03152954A (en) | Formation of electric field separation construction and gate construction in integrated misfet device | |
JPH04240748A (en) | Manufacture of semiconductor device | |
EP0120614B1 (en) | Method of manufacturing a semiconductor device having isolation regions | |
JPS59135743A (en) | Semiconductor device and manufacture thereof | |
KR20010107707A (en) | Method for manufacturing semiconductor device having a sti structure | |
JP2754202B2 (en) | Method for manufacturing semiconductor device | |
JPH01295438A (en) | Manufacture of semiconductor device | |
JPS5950540A (en) | Manufacture of semiconductor device | |
JPS583244A (en) | Manufacture of semiconductor device | |
JPS5975667A (en) | Manufacture of semiconductor device | |
JPH02283029A (en) | Manufacture of semiconductor device | |
JPH0547921A (en) | Manufacture of semiconductor device | |
JP3142303B2 (en) | Manufacturing method of high-speed bipolar transistor | |
JPH0613459A (en) | Element isolating method and semiconductor device | |
JPH05218193A (en) | Manufacture of semiconductor device | |
JPH1126756A (en) | Manufacture of semiconductor device | |
JPH04324955A (en) | Manufacture of semiconductor device | |
JPH05343515A (en) | Semiconductor device and its manufacture | |
JPH0117256B2 (en) | ||
JPS6017929A (en) | Manufacture of semiconductor device | |
JPH0521423A (en) | Manufacture of semiconductor device | |
JPH0697129A (en) | Fabrication of semiconductor device |