JPH02283029A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02283029A
JPH02283029A JP10505289A JP10505289A JPH02283029A JP H02283029 A JPH02283029 A JP H02283029A JP 10505289 A JP10505289 A JP 10505289A JP 10505289 A JP10505289 A JP 10505289A JP H02283029 A JPH02283029 A JP H02283029A
Authority
JP
Japan
Prior art keywords
oxide film
film
polycrystalline silicon
mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10505289A
Other languages
Japanese (ja)
Inventor
Kenichi Kawabata
健一 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10505289A priority Critical patent/JPH02283029A/en
Publication of JPH02283029A publication Critical patent/JPH02283029A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To form a main part of a transistor structure by using one mask by a method wherein, by side-etching a mask which has been used for field oxidation, a base leading-out electrode is formed, and then an emitter region is formed. CONSTITUTION:On a semiconductor wafer 10 provided with a buried layer 2 of an inverse conductivity type and an epitaxial layer 3 of an inverse conductivity type on a semiconductor substrate 1 of a conductivity type, masks of a nitride film 4a and a oxide film 5a are formed, and a thick field oxide mask 8 is formed by performing field oxidation. After the field oxidation, by side- etching the masks of the nitride film 4a and the oxide film 5a, small masks 4b, 5b whose side surfaces are retreated are formed, and a part of the surface of the epitaxial layer 3 is exposed. By applying a bias voltage to the semiconductor wafer, silicon Si is subjected to bias sputtering. The whole surface of a polycrystalline silicon film 9 which is grown so as to have a flat surface is etched, and the masks of the nitride film 4b and the oxide film 5b are exposed.

Description

【発明の詳細な説明】 [l!1要コ バイポーラトランジスタのフィールド酸化膜形成とエミ
ッタ領域形成の両方を1枚のマスクを用いて行う半導体
装置の製造方法に関し、微妙なコントロールエツチング
を行わなくても良い、かつ1枚のマスクでフィールド酸
化膜形成とエミッタ領域形成が行える、半導体装置の製
造方法を提供することを目的とし、 半導体ウェーハ上に窒化膜と酸化膜のパターンを形成し
、このパターンをマスクとしてフィールド酸化膜を形成
する工程と、パターン状の前記窒化膜、酸化膜の側面を
後退させ、減少した面積の窒化膜、酸化膜とするサイド
エツチングを行う工程と、前記半導体ウェーハに所定バ
イアス電圧を印加しつつ、シリコンターゲットをスパッ
タリングして半導体ウェーハ上に多結晶シリコン膜をほ
ぼ平坦な表面を持つまで堆積する工程と、前記バターン
状の酸化膜が露出するまで多結晶シリコン膜をエツチン
グする工程とを含むように構成する。
[Detailed Description of the Invention] [l! 1 Requirements Regarding a semiconductor device manufacturing method that uses one mask to form both the field oxide film and the emitter region of a co-bipolar transistor, there is no need to perform delicate control etching, and the field oxide film and emitter region can be formed using one mask. The purpose of the present invention is to provide a method for manufacturing a semiconductor device that can form an oxide film and an emitter region.This process involves forming a pattern of a nitride film and an oxide film on a semiconductor wafer, and using this pattern as a mask to form a field oxide film. and a step of performing side etching to reduce the side surfaces of the patterned nitride film and oxide film to form a nitride film and oxide film with a reduced area. The method includes the steps of depositing a polycrystalline silicon film on a semiconductor wafer by sputtering until it has a substantially flat surface, and etching the polycrystalline silicon film until the pattern-shaped oxide film is exposed.

〔産業上の利用分野] 本発明は、バイポーラトランジスタを含む半導体装置の
製造方法に関し、特にバイポーラトランジスタのフィー
ルド酸化膜形成とエミッタ領域形成の両方を1枚のマス
クを用いて行う半導体装置の製造方法に関する。
[Industrial Application Field] The present invention relates to a method of manufacturing a semiconductor device including a bipolar transistor, and particularly to a method of manufacturing a semiconductor device in which both field oxide film formation and emitter region formation of a bipolar transistor are performed using one mask. Regarding.

[従来の技術7 第3図(A)〜(1)に従来技術による、フィールド酸
化膜形成とエミッタ領域形成を1枚のマスクで行う半導
体装置の製造方法を示す。
[Prior Art 7] FIGS. 3(A) to 3(1) show a conventional method for manufacturing a semiconductor device in which field oxide film formation and emitter region formation are performed using one mask.

第3図(A)において、n型シリコンの基板51の表面
にn+型の埋込み領域52を形成し、その上にn型のエ
ピタキシャル層53を形成した半導体ウェーハ60の上
に、窒化膜、厚い酸化膜、フォトレジスト層を形成し、
フォトレジスト層のパターン56を形成して、その下の
層をパターン化して窒化WA54a、熱い酸化膜55の
マスクを形成する。
In FIG. 3(A), an n+ type buried region 52 is formed on the surface of an n-type silicon substrate 51, and a thick nitride film is formed on a semiconductor wafer 60 on which an n-type epitaxial layer 53 is formed. Form oxide film and photoresist layer,
A photoresist layer pattern 56 is formed, and the layer below it is patterned to form a mask of nitrided WA 54a and hot oxide film 55.

第3図(B)を参照して、レジスト膜56を除去した後
、窒化H54a 、酸化膜55aをマスクとしてフィー
ルド酸化を行いフィールド酸化pA58を形成する。そ
の後、窒化膜54a、厚い酸化膜55aのサイドエツチ
ングを行い、側面を後退させて、面積の減少した窒化膜
54b、酸化WA55bとし、エピタキシャル層53の
表面を一部露出する。
Referring to FIG. 3B, after removing resist film 56, field oxidation is performed using nitride H54a and oxide film 55a as masks to form field oxidation pA58. Thereafter, side etching is performed on the nitride film 54a and the thick oxide film 55a, and the side surfaces are recessed to form the nitride film 54b and the oxidized WA 55b with reduced areas, and the surface of the epitaxial layer 53 is partially exposed.

第3図(C)に示すように、このように形成した構造の
上に多結晶シリコン層59を形成し、更にその上にフォ
トレジスト層65を塗布する。多結晶シリコン層59は
、例えばCVDによって作製され、下地の形状に従った
表面を有する。フォトレジスト層65は、スピナなどを
利用して形成され、はぼ平坦な表面を形成する。
As shown in FIG. 3C, a polycrystalline silicon layer 59 is formed on the structure thus formed, and a photoresist layer 65 is further applied thereon. Polycrystalline silicon layer 59 is produced, for example, by CVD, and has a surface that follows the shape of the underlying layer. The photoresist layer 65 is formed using a spinner or the like to form a substantially flat surface.

第3図(D)に示すように、このようにしてほぼ平坦な
表面を有するようになった積層構造をコントロールエツ
チングし、酸化膜のパターン55bの表面を露出する。
As shown in FIG. 3(D), the laminated structure now having a substantially flat surface is subjected to controlled etching to expose the surface of the oxide film pattern 55b.

エツチングをa妙にコントロールする事により、多結晶
シリコン層59はほぼ平坦な表面を有する多結晶シリコ
ン層59bになる。
By carefully controlling the etching, the polycrystalline silicon layer 59 becomes a polycrystalline silicon layer 59b having a substantially flat surface.

次に、第3図(E)に示すように、エツチングで厚さを
減少した多結晶シリコン層59bに例えばボロンイオン
B+をイオン打込みする。ボロンイオンB1をイオン注
入された多結晶シリコン層59bはn型の導電型を呈す
るようになる。
Next, as shown in FIG. 3E, boron ions B+, for example, are implanted into the polycrystalline silicon layer 59b whose thickness has been reduced by etching. The polycrystalline silicon layer 59b implanted with boron ions B1 exhibits n-type conductivity.

第3図(F)に示すように、厚い酸化膜のパターン55
bを除去し、多結晶シリコン層59bの表面を酸化する
。このようにして、多結晶シリコン7W59bの表面に
、酸化[62が形成される。
As shown in FIG. 3(F), a thick oxide film pattern 55
b is removed, and the surface of polycrystalline silicon layer 59b is oxidized. In this way, oxide [62] is formed on the surface of polycrystalline silicon 7W59b.

次に、第3図(G)に示すように、窒化膜54bを除去
し、露出したエピタキシャル層53の表面を酸化して酸
化膜64を形成しn型不純物、例えばボロンイオンB゛
をイオン注入する。このようにして多結晶シリコン層5
9bで囲まれた領域内にP型内部ベース領域66が形成
される。
Next, as shown in FIG. 3(G), the nitride film 54b is removed, the exposed surface of the epitaxial layer 53 is oxidized to form an oxide film 64, and n-type impurities such as boron ions B are ion-implanted. do. In this way, the polycrystalline silicon layer 5
A P-type internal base region 66 is formed within the region surrounded by 9b.

半導体ウェーハ60の表面に酸化膜を堆積し異方性エツ
チングを行う。
An oxide film is deposited on the surface of the semiconductor wafer 60 and anisotropically etched.

すると、第3図(H)に示すように、多結晶シリコン層
59bの側壁上の部分68を除き、堆積した酸化膜は除
去され、さらに露出した酸化膜64の中央部分が除去さ
れ、エピタキシャル153が露出する。この上に多結晶
シリコン層70を堆積し、さらにこの多結晶シリコン層
70に対してn型不純物、例えば^S+イオンをイオン
注入する。
Then, as shown in FIG. 3H, the deposited oxide film is removed except for the portion 68 on the sidewall of the polycrystalline silicon layer 59b, and the exposed central portion of the oxide film 64 is removed, forming the epitaxial layer 153. is exposed. A polycrystalline silicon layer 70 is deposited thereon, and n-type impurities such as ^S+ ions are ion-implanted into the polycrystalline silicon layer 70.

Asをイオン注入された多結晶シリコン層70はn型の
導電性を呈する。
The polycrystalline silicon layer 70 into which As ions are implanted exhibits n-type conductivity.

第3図(I)を参照して、多結晶シリコン層70を選択
的にエツチングしてエミッタ領域上の部分70aのみを
残し、酸化膜62中にベース電極コンタクト用の窓を形
成する。この上にAI等の電極層を形成しバターニング
してエミッタiEC極72、ベース電極74等を形成す
る。
Referring to FIG. 3(I), polycrystalline silicon layer 70 is selectively etched to leave only a portion 70a above the emitter region, and a window for base electrode contact is formed in oxide film 62. An electrode layer such as AI is formed on this and patterned to form the emitter iEC electrode 72, base electrode 74, etc.

このようにして、フィールド酸化膜形成とエミッタ領域
形成を1枚のマスクを用いて行ってバイポーラトランジ
スタが製造される。
In this way, a bipolar transistor is manufactured by forming a field oxide film and forming an emitter region using one mask.

[発明が解決しようする課題〕 このように、1枚のマスクでフィールド酸化膜形成とエ
ミッタ領域形成とを行おうとする場合、ベースを極引出
し用の領域を形成する際、多結晶シリコン層が段差を有
する形状となり、フォトレジスト塗布後、微妙な制御を
必要とするコントロールエツチングを行う必要があった
[Problems to be Solved by the Invention] As described above, when forming a field oxide film and an emitter region using one mask, when forming a region for extracting the pole from the base, the polycrystalline silicon layer may have a step difference. Therefore, after coating the photoresist, it was necessary to perform controlled etching, which requires delicate control.

本発明の目的は、微妙なコントロールエツチングを行わ
なくても良い、かつ1枚のマスクでフィールド酸化膜形
成とエミッタ領域形成が行える、半導体装置の製造方法
を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that does not require delicately controlled etching and can form a field oxide film and an emitter region using one mask.

[課題を解決するための手段] 第1図(A)〜(C)は本発明の原理説明図である。[Means to solve the problem] FIGS. 1A to 1C are diagrams explaining the principle of the present invention.

第1図(A)において、1導電型の半導体基板1の上に
反対導電型の埋込み層2と反対導電型のエピタキシャル
層3を備えた半導体ウェーハ10の上に、窒化膜4aと
酸化膜5aのマスクを作り、フィールド酸化を行って厚
いフィールド酸化WA8を形成する。
In FIG. 1(A), a nitride film 4a and an oxide film 5a are placed on a semiconductor wafer 10 having a semiconductor substrate 1 of one conductivity type, a buried layer 2 of an opposite conductivity type, and an epitaxial layer 3 of an opposite conductivity type. A mask is made and field oxidation is performed to form a thick field oxide WA8.

第1図(B)において、フィールド酸化後、窒化膜4a
、酸化膜5aのマスクをサイドエツチングし、側面を後
退させた小さなマスク4b、5bを作り、エピタキシャ
ルN3の表面を一部露出させる。この露出したエピタキ
シャル層3の部分が外部ベース領域となる領域である。
In FIG. 1(B), after field oxidation, the nitride film 4a
Then, the mask of the oxide film 5a is side-etched to form small masks 4b and 5b with recessed sides to partially expose the surface of the epitaxial layer N3. This exposed portion of the epitaxial layer 3 is a region that becomes an external base region.

第1図(C)に示すように、半導体ウェーハにバイアス
電圧を印加し、シリコンSiのバイアススパッタリング
を行う、ターゲットのSiから飛来する81粒子がウェ
ーハ表面上に堆積するが、突起となる部分は、スパッタ
リング雰囲気である^r1イオンによってスバヅタされ
、表面は次第に平坦になる。
As shown in Figure 1 (C), a bias voltage is applied to the semiconductor wafer and bias sputtering of silicon Si is performed.81 particles flying from the Si target are deposited on the wafer surface, but the parts that will become protrusions are , the surface is gradually flattened by ^r1 ions in the sputtering atmosphere.

このようにして、平坦な表面を持つように成長された多
結晶シリコンWA9をその後全面エッチし、窒化WA4
b、酸化膜5bのマスクを露出する。さらに窒化膜4b
、酸化膜5bを除去し内部ベース領域を形成し、さらに
エミッタ領域を形成することによって、バイポーラトラ
ンジスタを形成する。
The polycrystalline silicon WA9 grown in this way to have a flat surface is then etched over the entire surface, and the nitrided WA4
b, exposing the mask of the oxide film 5b. Furthermore, the nitride film 4b
A bipolar transistor is formed by removing oxide film 5b, forming an internal base region, and further forming an emitter region.

[作用] フィールド酸化に使用したマスクをサイドエッチし、−
旦ベース引出し電極を形成し、さらに表面酸化、酸化シ
リコン層堆積、異方性エツチング、多結晶シリコン層堆
積等を行うことによって、エミッタ領域を形成すること
により、1枚のマスクでトランジスタ構造の主要部が形
成できる。
[Operation] Side-etch the mask used for field oxidation, -
By first forming the base extraction electrode, and then forming the emitter region by performing surface oxidation, silicon oxide layer deposition, anisotropic etching, polycrystalline silicon layer deposition, etc., the main part of the transistor structure can be formed with a single mask. can be formed.

さらに、ベース引出し電極作成の際、基板をバイアスし
たバイアススパッタリングを行うことによって多結晶シ
リコン1膜9を形成することにより、平坦な面が容易に
形成でき、ベース引き出しt ltiを精度よく製造す
ることができる。これによってトランジスタ構造の製造
自体が容易になる。
Furthermore, when creating the base lead-out electrode, by forming the polycrystalline silicon 1 film 9 by performing bias sputtering with the substrate biased, a flat surface can be easily formed, and the base lead-out electrode can be manufactured with high precision. I can do it. This facilitates the manufacture of the transistor structure itself.

[実施PA] 第2図(A)〜(K)に本発明の実施例によるバイポー
ラトランジスタを含む半導体装置の製造方法を示す。
[Embodiment PA] FIGS. 2A to 2K show a method for manufacturing a semiconductor device including a bipolar transistor according to an embodiment of the present invention.

第1図(A)おいて、P型のシリコン等の半導体基板1
1の上にn1型の埋込み領域12とn型のエピタキシャ
ル層13を備えた半導体ウェーハ20の主表面上に窒化
WA14と厚い酸化膜15を形成する。窒化膜14は酸
化に対するマスクとして作用する。
In FIG. 1(A), a semiconductor substrate 1 made of P-type silicon, etc.
A nitrided WA 14 and a thick oxide film 15 are formed on the main surface of a semiconductor wafer 20 having an n1-type buried region 12 and an n-type epitaxial layer 13 thereon. Nitride film 14 acts as a mask against oxidation.

酸化WA15の表面にフォトレジスト層16を塗布し、
パターンを焼付してフォトレジストのパターン16aを
形成する。このフォトレジストパターン16aをマスク
として下の酸化膜15、窒化[14をエツチングし、n
−型エピタキシャル層13を露出する。エツチング後レ
ジストマスク16aは除去する。
A photoresist layer 16 is applied to the surface of the oxidized WA 15,
The pattern is baked to form a photoresist pattern 16a. Using this photoresist pattern 16a as a mask, the underlying oxide film 15 and nitride film 14 are etched.
- type epitaxial layer 13 is exposed. After etching, the resist mask 16a is removed.

第2図(C)において、窒化膜14aと酸化膜15aの
パターンをマスクとして、エピタキシャル13の露出表
面をフィールド酸化し、フィールド酸化膜1Bを形成す
る。フィールド酸化膜!isは窒化IN! 14 aの
下にも入り込んで、いわゆるバーズビークを形成するが
、図では簡単に示した。
In FIG. 2C, using the patterns of the nitride film 14a and the oxide film 15a as masks, the exposed surface of the epitaxial layer 13 is field oxidized to form a field oxide film 1B. Field oxide film! is nitrided IN! 14a, forming a so-called bird's beak, but it is simply shown in the figure.

第2図(D>において、窒化膜14aと酸化膜15aを
サイドエッチし、フィールド酸化膜に覆われていないエ
ピタキシャル層13の表面を露出する。この露出したエ
ピタキシャル層表面が外部ベース領域とベース取り出し
電極とのコンタクト表面になる。
In FIG. 2 (D>), the nitride film 14a and the oxide film 15a are side-etched to expose the surface of the epitaxial layer 13 that is not covered with the field oxide film.This exposed epitaxial layer surface serves as the external base region and base extraction. It becomes the contact surface with the electrode.

第2図(E)において、半導体ウェーハ20を負にバイ
アスしS1ターゲツトを用いて多結晶シリコンのバイア
ススパッタリングを行う、雰囲気はArガスとする。A
r”イオンの衝撃によってターゲットから叩き出された
Si粒子がウェーハ表面に飛来し堆積する。同時にAr
+イオンが表面をボンバードし、突起部分の堆積Si粒
子を再度叩き出す。
In FIG. 2E, the semiconductor wafer 20 is negatively biased and bias sputtering of polycrystalline silicon is performed using an S1 target, and the atmosphere is Ar gas. A
Si particles, which are ejected from the target by the impact of r'' ions, fly to the wafer surface and deposit there.At the same time, Ar
The + ions bombard the surface and knock out the deposited Si particles on the protrusions again.

Ar+イオンのボンバード効果は、雰囲気中等によって
平坦な部分と比教して突起部分では強いので、成長する
表面は次第に平坦になる。このようにして、窒化WA1
4b、酸化膜15bを覆って平坦な表面を有する多結晶
シリコン膜19を形成する。
The bombardment effect of Ar+ ions is stronger on protruding parts than on flat parts due to the atmosphere, etc., so the growing surface gradually becomes flat. In this way, nitrided WA1
4b, a polycrystalline silicon film 19 having a flat surface is formed covering the oxide film 15b.

第2図(F)において、成長した多結晶したシリコンl
1119の表面を全面エツチングする。多結晶シリコン
rIA19の表面が次第に下がり、やがて酸化膜15b
が露出する。この時の多結晶シリコン膜を19aで示す
In FIG. 2(F), the grown polycrystalline silicon l
The entire surface of 1119 is etched. The surface of the polycrystalline silicon rIA 19 gradually lowers and eventually becomes an oxide film 15b.
is exposed. The polycrystalline silicon film at this time is indicated by 19a.

第2図(G)において、全面エツチングを行った多結晶
シリコン膜19aに対して、n型不純物であるB+イオ
ンをイオン打ち込みする。n型不純物をドープされた多
結晶シリコンwA19 aはp型の導電性を付与される
。このn型不純物がエピタキシャル層13に拡散して外
部ベース領域を形成することになる。
In FIG. 2(G), B+ ions, which are n-type impurities, are ion-implanted into the polycrystalline silicon film 19a which has been etched over the entire surface. The polycrystalline silicon wA19a doped with n-type impurities is given p-type conductivity. This n-type impurity diffuses into the epitaxial layer 13 to form an external base region.

第2図(H)を参照して、厚い酸化膜15bを除去し、
多結晶シリコン膜19aの表面を熱酸化して、熱酸化膜
21を形成する。
Referring to FIG. 2(H), remove the thick oxide film 15b,
A thermal oxide film 21 is formed by thermally oxidizing the surface of the polycrystalline silicon film 19a.

第2図(1)を参照して、残った窒化膜14bを除去し
、熱酸化を行って熱酸化[21aを形成し、n型不純物
であるB1イオンをイオン注入する。このようにして、
n型不純物をドープされた内部ベース領域23が形成さ
れる。
Referring to FIG. 2(1), the remaining nitride film 14b is removed, thermal oxidation is performed to form thermal oxidation film 21a, and B1 ions, which are n-type impurities, are ion-implanted. In this way,
An internal base region 23 doped with n-type impurities is formed.

第2図(J)を参照して、表面に酸化シリコン膜をCV
Dで堆積し、異方性エツチングを行って、垂直方向の厚
さが大きいベース引き出し電極19aの側面部のみを残
して他を除去し、側壁酸化膜25を形成する。この時、
熱酸化膜! 21 aの中央部も除去され、内部ベース
領域23が露出する。
Referring to Figure 2 (J), CVD silicon oxide film is applied to the surface.
A sidewall oxide film 25 is formed by depositing at step D and performing anisotropic etching to leave only the side surface portion of the base lead-out electrode 19a, which has a large thickness in the vertical direction, and remove the rest. At this time,
Thermal oxide film! The central portion of 21a is also removed, exposing the internal base region 23.

第2図(K)を参照して、一部内部ベース領域23が露
出した半導体ウェーハの上に多結晶シリコンWA27を
堆積し、n型不純物であるAs”イオンをイオン注入す
る。このn型不純物がP型内部ベース領域23の内部に
拡散しエミッタ領域を形成することになる。
Referring to FIG. 2(K), polycrystalline silicon WA 27 is deposited on the semiconductor wafer in which the internal base region 23 is partially exposed, and As'' ions, which are n-type impurities, are ion-implanted. is diffused inside the P-type internal base region 23 to form an emitter region.

第2図(L)を参照して、n型不純物をドープした多結
晶シリコン膜27をバターニングしてエミッタ電極27
aとする。また、熱酸化膜21にベース電極コンタクト
用の窓29を形成する。その後、^1電極層を形成し、
バターニングしてエミッタ電極31ベース電極33等を
形成する。
Referring to FIG. 2(L), the emitter electrode 27 is patterned by patterning the polycrystalline silicon film 27 doped with n-type impurities.
Let it be a. Further, a window 29 for base electrode contact is formed in the thermal oxide film 21. After that, a ^1 electrode layer is formed,
The emitter electrode 31, base electrode 33, etc. are formed by patterning.

このようにして、1枚のマスクでバイポーラトランジス
タ構造の主要部を形成することができる。
In this way, the main part of the bipolar transistor structure can be formed with one mask.

[発明の効果] 以上説明したように、本発明によればベース引き出し電
極を形成する際、微妙なコントロールエツチングを行う
必要がなくなる。
[Effects of the Invention] As explained above, according to the present invention, there is no need to perform delicately controlled etching when forming a base extraction electrode.

1枚のマスクでフィールド酸化膜とバイポーラトランジ
スタの主要部分を形成することができ、アライメントの
精度が上がることにより寄生容量の低減が図れ、高性能
のトランジスタが歩留まり良く製造できる。
The field oxide film and the main parts of the bipolar transistor can be formed using a single mask, and by increasing alignment accuracy, parasitic capacitance can be reduced, and high-performance transistors can be manufactured with high yield.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(A)〜(C)は本発明の原理説明図であり、第
1図(A)はフィールド酸化の工程を示す断面図、第1
図(B)はサイドエツチングの工程を示す断面図、第1
図(C)はバイアススパッタリングの工程を示す断面図
、 第2図(A)〜(L)は本発明の実施例を示し、半導体
装置の製造方法の種々の工程を説明するための半導体装
置の断面図、 第3図(A)〜(I)は従来技術を示し、半導体装置の
製造方法の種々の工程を説明するための半導体装置の断
面図である。 図において 4a、4b a  5b 1導電型の半導体基板 反対導電型の埋込み層 反対導電型のエピタキシャル層 窒化膜 酸化膜 フィールド酸化膜 多結晶シリコン膜 半導体ウェーハ 基板 埋込み領域 エピタキシャル層 窒化膜 厚い酸化膜 フォトレジスト層 フィールド酸化膜 多結晶シリコン膜 半導体ウェーハ 熱酸化膜 内部ベース領域 側壁酸化膜 多結晶シリコン膜 窓 電極 基板 埋込み領域 エピタキシャル層 窒化膜 酸化膜 レジスト層 フィールド酸化膜 多結晶シリコン ウェーハ 酸化膜 レジスト層 内部ベース領域 側壁酸化膜 多結晶シリコン (Aンフィールド」ミに□)乞 (A)i化膜、酸化膜形成 b (B)サイドエツチング (B)選択エツチング <C>バノアススパッタリング (C)フィールド酸化 (D)サイドエッチング (I)窒化膜除去、酸乞、イオン注入 (J)酸化膜CVD、異方性エツチング(K) ボ!J
SiliicVD、 イオン注入(L)電極ヲ成 (B)フィールド酸化 ばQ <C)ポリ5i3CVD、ホトレジスト塗布(D)コン
トロールエツチング (E)イオンま入 (F)厚い酸化膜除去、酸化 従来技術 第 3図(その2ン (G′J窒化:!A除除去酸酸化イオン2入(I)電極
形成 従来技術 第3図(その3)
FIGS. 1(A) to 1(C) are diagrams explaining the principle of the present invention, and FIG. 1(A) is a sectional view showing the field oxidation process.
Figure (B) is a cross-sectional view showing the side etching process.
FIG. 2(C) is a cross-sectional view showing the process of bias sputtering, and FIGS. 2(A) to 2(L) show embodiments of the present invention, and are diagrams of a semiconductor device for explaining various steps of the semiconductor device manufacturing method. 3A to 3I are cross-sectional views of a semiconductor device showing the prior art and for explaining various steps of a method for manufacturing a semiconductor device. 4a, 4b a 5b 1 Semiconductor substrate of conductivity type Buried layer of opposite conductivity type Epitaxial layer of opposite conductivity type Nitride film Oxide film Field oxide film Polycrystalline silicon film Semiconductor wafer substrate Buried region Epitaxial layer Nitride film Thick oxide film Photoresist LayerField OxidePolycrystalline Silicon Semiconductor WaferThermal OxideInternal Base RegionSidewall OxidePolycrystalline Silicon FilmWindow ElectrodeSubstrateBuried AreaEpitaxial LayerNitride OxideResist LayerField OxidePolycrystalline Silicon WaferOxidation Resist LayerInternal Base Region sidewall oxide film polycrystalline silicon (A field) (A) i-oxide film, oxide film formation b (B) Side etching (B) Selective etching <C> Vanoas sputtering (C) Field oxidation (D) Side etching (I) Nitride film removal, acid deposition, ion implantation (J) Oxide film CVD, anisotropic etching (K) Bo! J
SiliicVD, ion implantation (L) Electrode formation (B) Field oxidation Q <C) Poly5i3CVD, photoresist coating (D) Controlled etching (E) Ion implantation (F) Thick oxide film removal, oxidation Conventional technology Figure 3 (Part 2 (G'J nitriding:! A removal acid oxidation ion 2 (I) Electrode formation conventional technology Figure 3 (Part 3)

Claims (1)

【特許請求の範囲】[Claims] (1)、半導体ウェーハ(10)上に窒化膜(4a)と
酸化膜(5a)のパターンを形成し、このパターンをマ
スクとしてフィールド酸化膜(8)を形成する工程と、 パターン状の前記窒化膜(4a)、酸化膜 (5a)の側面を後退させ、減少した面積の窒化膜(4
b)、酸化膜(5b)とするサイドエッチングを行う工
程と、 前記半導体ウェーハ(10)に所定バイアス電圧を印加
しつつ、シリコンターゲットをスパッタリングして半導
体ウェーハ(10)上に多結晶シリコン膜(9)をほぼ
平坦な表面を持つまで堆積する工程と、 前記パターン状の酸化膜(5b)が露出するまで多結晶
シリコン膜(9)をエッチングする工程と を含む半導体装置の製造方法。
(1) A step of forming a pattern of a nitride film (4a) and an oxide film (5a) on a semiconductor wafer (10) and using this pattern as a mask to form a field oxide film (8); The side surfaces of the film (4a) and oxide film (5a) are set back to form a nitride film (4) with a reduced area.
b) A step of performing side etching to form an oxide film (5b), and sputtering a silicon target while applying a predetermined bias voltage to the semiconductor wafer (10) to form a polycrystalline silicon film (5b) on the semiconductor wafer (10). 9) until it has a substantially flat surface; and etching the polycrystalline silicon film (9) until the patterned oxide film (5b) is exposed.
JP10505289A 1989-04-25 1989-04-25 Manufacture of semiconductor device Pending JPH02283029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10505289A JPH02283029A (en) 1989-04-25 1989-04-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10505289A JPH02283029A (en) 1989-04-25 1989-04-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02283029A true JPH02283029A (en) 1990-11-20

Family

ID=14397216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10505289A Pending JPH02283029A (en) 1989-04-25 1989-04-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02283029A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319327B1 (en) 1999-07-27 2001-11-20 Tokyo Electron Limited MOCVD system
JP2005005459A (en) * 2003-06-11 2005-01-06 New Japan Radio Co Ltd Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319327B1 (en) 1999-07-27 2001-11-20 Tokyo Electron Limited MOCVD system
JP2005005459A (en) * 2003-06-11 2005-01-06 New Japan Radio Co Ltd Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5196367A (en) Modified field isolation process with no channel-stop implant encroachment
US4829025A (en) Process for patterning films in manufacture of integrated circuit structures
JPH0543287B2 (en)
JP2896072B2 (en) Method for forming field oxide film of semiconductor device
KR910000020B1 (en) Manufacture of semiconductor device
JPH02283029A (en) Manufacture of semiconductor device
US4170500A (en) Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
JPS62194673A (en) Manufacture of semiconductor device
JP3002964B2 (en) Manufacturing method of bipolar semiconductor device
JP3062597B2 (en) Method for manufacturing semiconductor device
JPH0313745B2 (en)
KR100253268B1 (en) Semiconductor element isolation method
JPH0335528A (en) Manufacture of semiconductor device
JPH0272632A (en) Manufacture of semiconductor device
JPS6148935A (en) Manufacture of semiconductor device
JPH04240748A (en) Manufacture of semiconductor device
KR930008888B1 (en) Device seperating method of semiconductor apparatus
JPS62210672A (en) Manufacture of semiconductor device
JPH06167802A (en) Production of phase shift mask
JPS63253650A (en) Manufacture of semiconductor device
JPH0267728A (en) Formation of element isolating oxide film
JPS6246527A (en) Manufacture of semiconductor device
JPH01270270A (en) Manufacture of semiconductor device
JPH07169760A (en) Element isolating method
JPS6115345A (en) Manufacture of semiconductor ic device