JPH05218193A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05218193A
JPH05218193A JP2229592A JP2229592A JPH05218193A JP H05218193 A JPH05218193 A JP H05218193A JP 2229592 A JP2229592 A JP 2229592A JP 2229592 A JP2229592 A JP 2229592A JP H05218193 A JPH05218193 A JP H05218193A
Authority
JP
Japan
Prior art keywords
oxide film
etching
semiconductor substrate
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2229592A
Other languages
Japanese (ja)
Inventor
Takahiro Matsuo
隆弘 松尾
Kazuhiko Hashimoto
和彦 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2229592A priority Critical patent/JPH05218193A/en
Publication of JPH05218193A publication Critical patent/JPH05218193A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To form fine, flat element isolation featuring only a few crystal defects by highly integrating a semiconductor IC. CONSTITUTION:(b): With a silicon nitride film 12 formed optionally as a mask, etching is performed by using mixed liquid composed of fluorine and nitric acid, and a moderate inclined groove is formed on a semiconductor silicon substrate 11. (c): A field oxide 13 is formed by applying optionally thermal oxidation on the semiconductor silicon substrate 11. (d): To coat thickly resist 15 on a silicon nitride film 12, and to apply anisotropic dry etching under the conditions of the same etching rate as that for the resist 15, the silicon nitride film 12, the field oxide 13, and the semiconductor silicon substrate 11. (e): To form flat and fine element isolation featuring only a few crystal defects, by etching the field oxide 13 and the silicon substrate 11 up to an etching backspace line 14, as shown in (d).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体デバイスの微細
素子分離技術を改良した半導体装置の製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, which is an improved technique for fine element isolation of a semiconductor device.

【0002】[0002]

【従来の技術】集積回路は共通の半導体シリコン基板上
において、互いに絶縁層分離された複数の能動素子を含
んでいる。従来のLOCOS(Local Oxidation of Silico
n)法による半導体装置の製造方法では、半導体基板は
埋込絶縁物を介してアクテイブ領域とフィールド領域と
に分離され、素子はアクテイブ領域につくられるが、従
来、上記分離は選択酸化法によって、(図3)に示す工
程によって行われていた。
2. Description of the Related Art An integrated circuit includes a plurality of active devices which are separated from each other by insulating layers on a common semiconductor silicon substrate. Conventional LOCOS (Local Oxidation of Silico
In the method of manufacturing a semiconductor device by the method n), the semiconductor substrate is separated into an active region and a field region through a buried insulator, and an element is formed in the active region. (FIG. 3).

【0003】まず、半導体シリコン基板11の表面上に
シリコン窒化膜層12を形成する(図3(a))。次
に、リソグラフィー技術とドライエッチング技術を用い
て、シリコン窒化膜を選択的に除去し、半導体シリコン
基板を選択的に露出させ、予定アクテイブ領域上に耐酸
化性のマスク層を形成する(図3(b))。次に、酸化
性雰囲気中において一定温度下で一定時間にわたり加熱
処理することによって酸化を行い、半導体シリコン基板
に深く埋没した厚いフィールド酸化膜13を形成する
(図3(c))。次に、アクテイブ領域上のシリコン窒
化膜を除去して、半導体シリコン基板表面を露出させ素
子分離を行う(図3(d))。
First, a silicon nitride film layer 12 is formed on the surface of a semiconductor silicon substrate 11 (FIG. 3 (a)). Next, the silicon nitride film is selectively removed by lithography and dry etching to expose the semiconductor silicon substrate selectively, and an oxidation resistant mask layer is formed on the planned active region (FIG. 3). (B)). Next, oxidation is performed by performing heat treatment at a constant temperature for a predetermined time in an oxidizing atmosphere to form a thick field oxide film 13 deeply buried in the semiconductor silicon substrate (FIG. 3C). Next, the silicon nitride film on the active region is removed to expose the surface of the semiconductor silicon substrate to perform element isolation (FIG. 3 (d)).

【0004】以上のような方法により、半導体デバイス
の絶縁膜による素子分離を行うことができる。しかし、
この方法における酸化工程では、薄いシリコン酸化膜層
を通過して酸素が横方向に移動する結果、アクテイブ領
域の表面の外周部分に酸化物の成長が起こる。このよう
にして形成される横方向への酸化物突起はバーズビーク
と呼ばれている。このバーズビークの入り込みにより、
アクテイブ領域の寸法が設計寸法よりも小さくなってし
まう。従って、アクテイブ領域の使用可能な部分を減少
させることになる。しかも、選択酸化膜の堆積膨張のた
めシリコン結晶にストレスが生じ、バーズビーク近傍の
シリコン結晶中に多くの結晶欠陥が生じてしまう。
By the method as described above, element isolation can be performed by the insulating film of the semiconductor device. But,
In the oxidation step of this method, lateral movement of oxygen through the thin silicon oxide film layer results in oxide growth on the outer peripheral portion of the surface of the active region. The lateral oxide protrusions formed in this manner are called bird's beaks. With the entry of this bird's beak,
The size of the active area becomes smaller than the design size. Therefore, the usable portion of the active area is reduced. Moreover, stress is generated in the silicon crystal due to the expansion of the selective oxide film, and many crystal defects are generated in the silicon crystal near the bird's beak.

【0005】[0005]

【発明が解決しようとする課題】上記のように、この従
来の製造方法では、(図3(c))に示したようにフィ
ールド酸化膜の成長時にアクテイブ領域へのフィールド
酸化膜の侵入が大きく、(図3(d))のように、アク
テイブ領域が狭くなってしまう。従って、素子の微細化
が進むにつれて、フィールド酸化膜の横方向への侵入の
ため、仕上がりアクテイブ領域が非常に狭くなったり、
あるいはアクテイブ領域が形成不可能になる。フィール
ド酸化膜の膜厚を薄くすればバーズビークの入り込みが
減少するが、充分な素子分離特性が得られない。しか
も、バーズビーク近傍のシリコン結晶中に生じた結晶欠
陥により、素子間のリーク電流が増加し、またアクテイ
ブ領域に形成するトランジスタ特性の劣化が生じる。従
って、従来のLOCOS法では素子の微細化に限界があり、
良好な素子特性を得ることが困難になり、半導体集積回
路装置の高集積化にとって大きな障害になるという欠点
がある。しかも、従来のLOCOS法では段差が生じ、後工
程のビット配線などのプロセスが難しくなる。
As described above, in this conventional manufacturing method, as shown in FIG. 3 (c), the field oxide film greatly penetrates into the active region during the growth of the field oxide film. , (FIG. 3 (d)), the active area becomes narrow. Therefore, as the device becomes finer, the finished active area becomes very narrow due to the lateral penetration of the field oxide film.
Alternatively, the active area cannot be formed. If the film thickness of the field oxide film is reduced, bird's beak penetration is reduced, but sufficient element isolation characteristics cannot be obtained. Moreover, the crystal defect generated in the silicon crystal near the bird's beak increases the leak current between the elements and deteriorates the characteristics of the transistor formed in the active region. Therefore, the conventional LOCOS method has a limit to miniaturization of the element,
It is difficult to obtain good element characteristics, which is a major obstacle to high integration of the semiconductor integrated circuit device. Moreover, in the conventional LOCOS method, a step is generated, which makes it difficult to perform a process such as a bit wiring in a post process.

【0006】本発明は、上記課題を解決するもので、微
細素子分離を実現した半導体装置の製造方法を提供する
ことを目的としている。
The present invention solves the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device in which fine element isolation is realized.

【0007】[0007]

【課題を解決するための手段】本発明は、半導体基板上
に選択的に形成したシリコン窒化膜をマスクにして、露
出した前記半導体基板を選択的にエッチングする工程
と、露出した前記半導体基板上に熱酸化膜を形成する工
程と、前記半導体基板上に樹脂を塗布する工程と、前記
樹脂と前記シリコン窒化膜と前記半導体基板をエッチン
グし、前記熱酸化膜の上層部の一部を除去する工程とを
備えて成ることを特徴とする半導体装置の製造方法を提
供するものである。そして、望ましくは、前記半導体基
板上に選択的に形成した前記シリコン窒化膜をマスクに
して、露出した前記半導体基板を選択的にエッチングす
る工程は、ふっ酸と硝酸の混合液を用いてエッチングす
ることを特徴とする上記の半導体装置の製造方法を提供
する。また望ましくは、前記樹脂と前記シリコン窒化膜
と前記半導体基板をエッチングし、前記熱酸化膜の上層
部の一部を除去する工程は、前記樹脂と前記シリコン窒
化膜と前記半導体基板および前記熱酸化膜に対して等し
いエッチング速度を有する条件のもとで異方性ドライエ
ッチングすることを特徴とする上記の半導体装置の製造
方法を提供する。
According to the present invention, there is provided a step of selectively etching the exposed semiconductor substrate using a silicon nitride film selectively formed on the semiconductor substrate as a mask, and the exposed semiconductor substrate. Forming a thermal oxide film on the semiconductor substrate, applying a resin on the semiconductor substrate, etching the resin, the silicon nitride film and the semiconductor substrate, and removing a part of the upper layer portion of the thermal oxide film. The present invention provides a method for manufacturing a semiconductor device, which comprises: And, preferably, in the step of selectively etching the exposed semiconductor substrate using the silicon nitride film selectively formed on the semiconductor substrate as a mask, etching is performed using a mixed solution of hydrofluoric acid and nitric acid. A method for manufacturing the above semiconductor device is provided. Further preferably, the step of etching the resin, the silicon nitride film and the semiconductor substrate to remove a part of an upper layer portion of the thermal oxide film is performed by the resin, the silicon nitride film, the semiconductor substrate and the thermal oxidation film. There is provided a method for manufacturing a semiconductor device as described above, characterized in that anisotropic dry etching is performed under the condition that the film has an equal etching rate.

【0008】さらに、また、本発明は、半導体基板上に
選択的に形成したシリコン窒化膜をマスクにして、露出
した前記半導体基板上に熱酸化膜を形成する工程と、前
記熱酸化膜を除去する工程と、露出した前記半導体基板
上に熱酸化膜を形成する工程と、前記半導体基板上に樹
脂を塗布する工程と、前記樹脂と前記シリコン窒化膜と
前記半導体基板をエッチングし、前記熱酸化膜の上層部
の一部を除去する工程とを備えて成ることを特徴とする
半導体装置の製造方法を提供するものである。そして、
望ましくは、前記熱酸化膜を除去する工程は、ふっ酸を
用いてエッチングすることを特徴とする上記の半導体装
置の製造方法を提供する。また望ましくは、前記樹脂と
前記シリコン窒化膜と前記半導体基板をエッチングし、
前記熱酸化膜の上層部の一部を除去する工程は、前記樹
脂と前記シリコン窒化膜と前記半導体基板および前記熱
酸化膜に対して等しいエッチング速度を有する条件のも
とで異方性ドライエッチングすることを特徴とする上記
の半導体装置の製造方法を提供する。
Further, according to the present invention, a step of forming a thermal oxide film on the exposed semiconductor substrate using the silicon nitride film selectively formed on the semiconductor substrate as a mask, and the thermal oxide film is removed. The step of forming a thermal oxide film on the exposed semiconductor substrate, the step of applying a resin on the semiconductor substrate, the resin, the silicon nitride film and the semiconductor substrate are etched, and the thermal oxidation is performed. And a step of removing a part of an upper layer portion of the film, to provide a method for manufacturing a semiconductor device. And
It is desirable that the step of removing the thermal oxide film be etching using hydrofluoric acid. Also preferably, the resin, the silicon nitride film and the semiconductor substrate are etched,
The step of removing a part of the upper layer portion of the thermal oxide film is performed by anisotropic dry etching under the condition that the resin, the silicon nitride film, the semiconductor substrate and the thermal oxide film have the same etching rate. A method for manufacturing the above semiconductor device is provided.

【0009】[0009]

【作用】本発明は、前記した半導体装置の製造方法によ
り、選択酸化膜のバーズビークの入り込みを減少するこ
とができ、結晶欠陥の少ない微細素子分離を形成するこ
とができる。特に、半導体基板に溝を形成し、その溝内
を選択的に酸化し、エッチバックによりその選択酸化膜
の上層部の一部を除去するため、選択酸化膜のバーズビ
ークの入り込みを減少させることができ、同時に酸化膜
端部近傍のシリコン結晶を一部エッチングするため、通
常のLOCOS法よりも結晶欠陥を減少させることができ
る。また、半導体基板に溝を形成する方法として、ふっ
酸と硝酸の混合液を用いた等方的なウエットエッチング
を行うことにより、なだらかな傾斜の溝を形成すること
ができ、熱酸化膜形成時における基板に対する応力を緩
和することができる。また、半導体基板に溝を形成する
もう一つの方法として、通常のLOCOS法を用いて選択酸
化膜を形成し、その選択酸化膜をふっ酸を用いて除去す
ることにより、なだらかな傾斜の溝を形成することがで
き、熱酸化膜形成時における基板に対する応力を緩和す
ることができる。このようにして、なだらかな傾斜の溝
に選択酸化膜を形成することにより、より結晶欠陥の少
ない素子分離が形成できる。また、エッチバックのため
通常のLOCOS法で見られる段差が生じないため、後工程
のプロセスが簡単になる。従って、本発明を用いること
によって、結晶欠陥の少ない、半導体デバイスの微細素
子分離形成に有効に作用する。
According to the present invention, by the method of manufacturing a semiconductor device described above, it is possible to reduce the penetration of bird's beaks in the selective oxide film, and it is possible to form fine element isolation with few crystal defects. In particular, a groove is formed in the semiconductor substrate, the inside of the groove is selectively oxidized, and a part of the upper layer portion of the selective oxide film is removed by etchback, so that the bird's beak intrusion of the selective oxide film can be reduced. At the same time, since a part of the silicon crystal near the edge of the oxide film is etched at the same time, crystal defects can be reduced as compared with the normal LOCOS method. Further, as a method of forming a groove in a semiconductor substrate, isotropic wet etching using a mixed solution of hydrofluoric acid and nitric acid can be performed to form a groove having a gentle slope. The stress on the substrate at can be relaxed. As another method of forming a groove on a semiconductor substrate, a selective oxide film is formed by using a normal LOCOS method, and the selective oxide film is removed by using hydrofluoric acid to form a groove having a gentle slope. It can be formed, and the stress on the substrate at the time of forming the thermal oxide film can be relaxed. By forming the selective oxide film in the gently sloping groove in this manner, element isolation with fewer crystal defects can be formed. Further, since the step-back which is seen in the normal LOCOS method does not occur due to the etch-back, the post-process is simplified. Therefore, the use of the present invention effectively acts on the fine element isolation formation of a semiconductor device with few crystal defects.

【0010】[0010]

【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing method according to an embodiment of the present invention will be described below with reference to the drawings.

【0011】(図1)は本発明の実施例における半導体
装置の製造方法の工程断面図を示すものである。半導体
シリコン基板11上に厚さ160nmのシリコン窒化膜
12を堆積した後、フォトリソグラフィ技術とドライエ
ッチング技術により、シリコン窒化膜12を選択的に除
去した(図1(a))。シリコン窒化膜12をマスクに
して、ふっ酸と硝酸の混合液を用いた等方的なウエット
エッチングを行うことにより、半導体シリコン基板11
上に深さ300nmのなだらかな傾斜の溝を形成するこ
とができた(図1(b))。酸化性雰囲気中において一
定温度下で一定時間にわたり加熱処理することによっ
て、半導体シリコン基板11上の溝に選択的に酸化を行
い、半導体シリコン基板に深く埋没したフィールド酸化
膜13を厚さ500nm形成した(図1(c))。それ
から、シリコン窒化膜12上にレジスト15を厚さ1.
5μm塗布した(図1(d))。レジスト15とシリコ
ン窒化膜12とフィールド酸化膜13および半導体シリ
コン基板11に対して等しいエッチング速度を有する条
件のもとで異方性ドライエッチングすることにより、
(図1(d))に示すエッチング後退線14までフィー
ルド酸化膜13とシリコン基板11を深さ200nmエ
ッチングした(図1(e))。このようにして、厚さ3
00nmの微細な素子分離を形成することができた。
FIG. 1 is a process sectional view of a method for manufacturing a semiconductor device according to an embodiment of the present invention. After depositing the silicon nitride film 12 having a thickness of 160 nm on the semiconductor silicon substrate 11, the silicon nitride film 12 was selectively removed by the photolithography technique and the dry etching technique (FIG. 1A). By using the silicon nitride film 12 as a mask and performing isotropic wet etching using a mixed solution of hydrofluoric acid and nitric acid, the semiconductor silicon substrate 11
It was possible to form a groove having a gentle slope with a depth of 300 nm (FIG. 1 (b)). By performing heat treatment in an oxidizing atmosphere at a constant temperature for a constant time, the groove on the semiconductor silicon substrate 11 is selectively oxidized to form a field oxide film 13 deeply buried in the semiconductor silicon substrate to a thickness of 500 nm. (FIG. 1 (c)). Then, a resist 15 having a thickness of 1. is formed on the silicon nitride film 12.
5 μm was applied (FIG. 1 (d)). By performing anisotropic dry etching on the resist 15, the silicon nitride film 12, the field oxide film 13, and the semiconductor silicon substrate 11 under the condition of having the same etching rate,
The field oxide film 13 and the silicon substrate 11 were etched to a depth of 200 nm up to the etching receding line 14 shown in FIG. 1 (d) (FIG. 1 (e)). In this way, thickness 3
It was possible to form a fine element separation of 00 nm.

【0012】以上のように、本実施例によれば、レジス
トとシリコン窒化膜とフィールド酸化膜およびシリコン
基板に対して等しいエッチング速度を有する条件のもと
で、エッチバックすることにより、フィールド酸化膜の
上層部の一部を除去し、バーズビークの入り込みを減少
させることができ、微細な素子分離を形成することがで
きた。さらに、フィールド酸化膜端部近傍のシリコン結
晶を一部エッチングするため、フィールド酸化膜端部近
傍のシリコン結晶に生じた結晶欠陥を減少することがで
きた。しかも、エッチバックにより、段差のない平坦な
素子分離を形成できた。また、本実施例では、半導体シ
リコン基板上になだらかな傾斜の溝を形成し、その溝中
に選択酸化膜を形成したため、半導体シリコン基板に対
する応力を小さくすることができ、結晶欠陥をより抑制
することができた。
As described above, according to this embodiment, the field oxide film is etched back by etching under the condition that the resist, the silicon nitride film, the field oxide film, and the silicon substrate have the same etching rate. By removing a part of the upper layer portion, it was possible to reduce the penetration of bird's beaks, and it was possible to form fine element isolation. Further, since the silicon crystal near the edge of the field oxide film is partly etched, the crystal defects generated in the silicon crystal near the edge of the field oxide film could be reduced. Moreover, by etching back, it was possible to form a flat element isolation having no step. Further, in this embodiment, since the groove having a gentle slope is formed on the semiconductor silicon substrate and the selective oxide film is formed in the groove, the stress on the semiconductor silicon substrate can be reduced and the crystal defects can be further suppressed. I was able to do it.

【0013】なお、本実施例において、半導体シリコン
基板上の溝形成にふっ酸と硝酸の混合液を用いたが、他
のエッチング液を用いたウエットエッチング、またはド
ライエッチングを用いてもよい。
In this embodiment, a mixed solution of hydrofluoric acid and nitric acid is used for forming the groove on the semiconductor silicon substrate, but wet etching using another etching solution or dry etching may be used.

【0014】以下本発明の第2の実施例について図面を
参照しながら説明する。(図2)は本発明の実施例にお
ける半導体装置の製造方法の工程断面図を示すものであ
る。半導体シリコン基板11上に厚さ160nmのシリ
コン窒化膜12を堆積した後、フォトリソグラフィ技術
とドライエッチング技術により、シリコン窒化膜12を
選択的に除去した(図2(a))。酸化性雰囲気中にお
いて一定温度下で一定時間にわたり加熱処理することに
よって、半導体シリコン基板11上に選択的に酸化を行
い、フィールド酸化膜13を厚さ600nm形成した
(図2(b))。ふっ酸でウエットエッチングを行うこ
とにより、フィールド酸化膜13を除去し、半導体シリ
コン基板11上に深さ300nmのなだらかな傾斜の溝
を形成することができた(図2(c))。酸化性雰囲気
中において一定温度下で一定時間にわたり加熱処理する
ことによって、半導体シリコン基板11上の溝に選択的
に酸化を行い、半導体シリコン基板に深く埋没したフィ
ールド酸化膜13を厚さ500nm形成した(図2
(d))。それから、シリコン窒化膜12上にレジスト
15を厚さ1.5μm塗布した(図2(e))。レジス
ト15とシリコン窒化膜12とフィールド酸化膜13お
よび半導体シリコン基板11に対して等しいエッチング
速度を有する条件のもとで異方性ドライエッチングする
ことにより、(図2(e))に示すエッチング後退線1
4までフィールド酸化膜13とシリコン基板11を深さ
200nmエッチングした(図2(f))。このように
して、厚さ300nmの微細な素子分離を形成すること
ができた。
A second embodiment of the present invention will be described below with reference to the drawings. (FIG. 2) is a process sectional view of a method for manufacturing a semiconductor device according to an embodiment of the present invention. After depositing the silicon nitride film 12 having a thickness of 160 nm on the semiconductor silicon substrate 11, the silicon nitride film 12 was selectively removed by the photolithography technique and the dry etching technique (FIG. 2A). By performing heat treatment at a constant temperature for a predetermined time in an oxidizing atmosphere, the semiconductor silicon substrate 11 was selectively oxidized to form a field oxide film 13 having a thickness of 600 nm (FIG. 2B). By performing wet etching with hydrofluoric acid, the field oxide film 13 was removed, and a groove having a gentle slope with a depth of 300 nm could be formed on the semiconductor silicon substrate 11 (FIG. 2C). By performing heat treatment at a constant temperature for a predetermined time in an oxidizing atmosphere, the groove on the semiconductor silicon substrate 11 is selectively oxidized to form a field oxide film 13 deeply buried in the semiconductor silicon substrate to a thickness of 500 nm. (Fig. 2
(D)). Then, a resist 15 having a thickness of 1.5 μm was applied on the silicon nitride film 12 (FIG. 2E). Anisotropic dry etching is performed on the resist 15, the silicon nitride film 12, the field oxide film 13, and the semiconductor silicon substrate 11 under the condition of having the same etching rate, so that the etching recession shown in FIG. Line 1
The field oxide film 13 and the silicon substrate 11 were etched to a depth of 200 nm up to 4 (FIG. 2 (f)). In this way, fine element isolation having a thickness of 300 nm could be formed.

【0015】以上のように、本実施例によれば、レジス
トとシリコン窒化膜とフィールド酸化膜およびシリコン
基板に対して等しいエッチング速度を有する条件のもと
で、エッチバックすることにより、フィールド酸化膜の
上層部の一部を除去し、バーズビークの入り込みを減少
させることができ、微細な素子分離を形成することがで
きた。さらに、フィールド酸化膜端部近傍のシリコン結
晶を一部エッチングするため、フィールド酸化膜端部近
傍のシリコン結晶に生じた結晶欠陥を減少することがで
きた。しかも、エッチバックにより、段差のない平坦な
素子分離を形成できた。また、本実施例では、半導体シ
リコン基板上になだらかな傾斜の溝を形成し、その溝中
に選択酸化膜を形成したため、半導体シリコン基板に対
する応力を小さくすることができ、結晶欠陥をより抑制
することができた。
As described above, according to this embodiment, the field oxide film is etched back by etching back under the condition that the resist, the silicon nitride film, the field oxide film, and the silicon substrate have the same etching rate. By removing a part of the upper layer portion, it was possible to reduce the penetration of bird's beaks, and it was possible to form fine element isolation. Further, since the silicon crystal near the edge of the field oxide film is partly etched, the crystal defects generated in the silicon crystal near the edge of the field oxide film could be reduced. Moreover, by etching back, it was possible to form a flat element isolation having no step. Further, in this embodiment, since the groove having a gentle slope is formed on the semiconductor silicon substrate and the selective oxide film is formed in the groove, the stress on the semiconductor silicon substrate can be reduced and the crystal defects can be further suppressed. I was able to do it.

【0016】なお、本実施例において、半導体シリコン
基板上の溝形成に、選択酸化膜を形成してその選択酸化
膜をふっ酸で除去する方法を用いたが、その選択酸化膜
の除去方法は他のエッチング液を用いたウエットエッチ
ング、またはドライエッチングを用いてもよい。
In this embodiment, a method of forming a selective oxide film and removing the selective oxide film with hydrofluoric acid was used for forming the trench on the semiconductor silicon substrate. Wet etching using another etching solution or dry etching may be used.

【0017】[0017]

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、半導体基板になだらかな傾斜の
溝を形成し、その溝内を選択的に酸化し、エッチバック
によりその選択酸化膜の上層部の一部を除去するため、
選択酸化膜のバーズビークの入り込みを減少させること
ができ、同時に酸化膜端部近傍のシリコン結晶を一部エ
ッチングするため、通常のLOCOS法よりも結晶欠陥を減
少させることができる。従って、選択酸化膜のバーズビ
ークの入り込みによるアクティブ領域の面積の減少がな
く、通常のLOCOS法よりも高密度で微細な素子分離を形
成することができ、かつ結晶欠陥が原因となっている素
子間リーク電流を抑制することができ、アクティブ領域
に良好な素子特性の半導体デバイスが形成できる。ま
た、エッチバックを行うため通常のLOCOS法で見られる
段差が生じず、平坦な素子分離が形成でき、後工程のビ
ット配線などのプロセスが容易になる。従って、本発明
を用いることによって、結晶欠陥の少ない、かつ平坦
な、半導体デバイスの微細素子分離形成に有効に作用す
るので、超高密度集積回路に大きく寄与することができ
る。
As described above, according to the method of manufacturing a semiconductor device of the present invention, a groove having a gentle slope is formed in the semiconductor substrate, the inside of the groove is selectively oxidized, and the selected by etching back. To remove a part of the upper layer of the oxide film,
Intrusion of bird's beaks in the selective oxide film can be reduced, and at the same time, a part of the silicon crystal near the edge of the oxide film is etched, so that crystal defects can be reduced as compared with the normal LOCOS method. Therefore, the area of the active region does not decrease due to the entry of bird's beaks in the selective oxide film, and it is possible to form a finer element isolation with a higher density than that of the usual LOCOS method, and it is possible to form an element gap caused by crystal defects A leak current can be suppressed, and a semiconductor device having excellent element characteristics can be formed in the active region. Further, since the etching back is performed, the level difference seen in the normal LOCOS method does not occur, a flat element isolation can be formed, and a process such as a bit wiring in a post process becomes easy. Therefore, the use of the present invention effectively acts on the formation of fine element isolation of a semiconductor device which has few crystal defects and is flat, and can greatly contribute to an ultra-high-density integrated circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における半導体装置の製
造方法の工程断面図
FIG. 1 is a process sectional view of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施例における半導体装置の製
造方法の工程断面図
FIG. 2 is a process sectional view of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】従来の半導体装置の製造方法の工程断面図FIG. 3 is a process sectional view of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

11 半導体シリコン基板 12 シリコン窒化膜 13 フィールド酸化膜 14 エッチング後退線 15 レジスト 11 semiconductor silicon substrate 12 silicon nitride film 13 field oxide film 14 etching receding line 15 resist

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に選択的に形成したシリコン
窒化膜をマスクにして、露出した前記半導体基板を選択
的にエッチングする工程と、露出した前記半導体基板上
に熱酸化膜を形成する工程と、前記半導体基板上に樹脂
を塗布する工程と、前記樹脂と前記シリコン窒化膜と前
記半導体基板をエッチングし、前記熱酸化膜の上層部の
一部を除去する工程とを備えて成ることを特徴とする半
導体装置の製造方法。
1. A step of selectively etching the exposed semiconductor substrate using a silicon nitride film selectively formed on the semiconductor substrate as a mask, and a step of forming a thermal oxide film on the exposed semiconductor substrate. And a step of applying a resin on the semiconductor substrate, and a step of etching the resin, the silicon nitride film and the semiconductor substrate to remove a part of an upper layer portion of the thermal oxide film. A method of manufacturing a semiconductor device, which is characterized.
【請求項2】前記半導体基板上に選択的に形成した前記
シリコン窒化膜をマスクにして、露出した前記半導体基
板を選択的にエッチングする工程は、ふっ酸と硝酸の混
合液を用いてエッチングすることを特徴とする請求項1
記載の半導体装置の製造方法。
2. The step of selectively etching the exposed semiconductor substrate using the silicon nitride film selectively formed on the semiconductor substrate as a mask is performed by using a mixed solution of hydrofluoric acid and nitric acid. Claim 1 characterized by the above.
A method of manufacturing a semiconductor device according to claim 1.
【請求項3】前記樹脂と前記シリコン窒化膜と前記半導
体基板をエッチングし、前記熱酸化膜の上層部の一部を
除去する工程は、前記樹脂と前記シリコン窒化膜と前記
半導体基板および前記熱酸化膜に対して等しいエッチン
グ速度を有する条件のもとで異方性ドライエッチングす
ることを特徴とする請求項1記載の半導体装置の製造方
法。
3. The step of etching the resin, the silicon nitride film, and the semiconductor substrate to remove a part of an upper layer portion of the thermal oxide film includes the resin, the silicon nitride film, the semiconductor substrate, and the heat treatment. 2. The method for manufacturing a semiconductor device according to claim 1, wherein anisotropic dry etching is performed under the condition that the oxide film has an equal etching rate.
【請求項4】半導体基板上に選択的に形成したシリコン
窒化膜をマスクにして、露出した前記半導体基板上に熱
酸化膜を形成する工程と、前記熱酸化膜を除去する工程
と、露出した前記半導体基板上に熱酸化膜を形成する工
程と、前記半導体基板上に樹脂を塗布する工程と、前記
樹脂と前記シリコン窒化膜と前記半導体基板をエッチン
グし、前記熱酸化膜の上層部の一部を除去する工程とを
備えて成ることを特徴とする半導体装置の製造方法。
4. A step of forming a thermal oxide film on the exposed semiconductor substrate using the silicon nitride film selectively formed on the semiconductor substrate as a mask, a step of removing the thermal oxide film, and an exposing step. Forming a thermal oxide film on the semiconductor substrate; applying a resin on the semiconductor substrate; etching the resin, the silicon nitride film, and the semiconductor substrate to form an upper layer portion of the thermal oxide film. And a step of removing the portion.
【請求項5】前記熱酸化膜を除去する工程は、ふっ酸を
用いてエッチングすることを特徴とする請求項4記載の
半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein in the step of removing the thermal oxide film, etching is performed using hydrofluoric acid.
【請求項6】前記樹脂と前記シリコン窒化膜と前記半導
体基板をエッチングし、前記熱酸化膜の上層部の一部を
除去する工程は、前記樹脂と前記シリコン窒化膜と前記
半導体基板および前記熱酸化膜に対して等しいエッチン
グ速度を有する条件のもとで異方性ドライエッチングす
ることを特徴とする請求項4記載の半導体装置の製造方
法。
6. The step of etching the resin, the silicon nitride film, and the semiconductor substrate to remove a part of an upper layer portion of the thermal oxide film includes the resin, the silicon nitride film, the semiconductor substrate, and the heat treatment. 5. The method for manufacturing a semiconductor device according to claim 4, wherein anisotropic dry etching is performed under the condition that the oxide film has an equal etching rate.
JP2229592A 1992-02-07 1992-02-07 Manufacture of semiconductor device Pending JPH05218193A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2229592A JPH05218193A (en) 1992-02-07 1992-02-07 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2229592A JPH05218193A (en) 1992-02-07 1992-02-07 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05218193A true JPH05218193A (en) 1993-08-27

Family

ID=12078759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2229592A Pending JPH05218193A (en) 1992-02-07 1992-02-07 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05218193A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310350A (en) * 2005-04-26 2006-11-09 Ishikawajima Harima Heavy Ind Co Ltd Method for forming inter-element separation area
JP2011233922A (en) * 2011-07-20 2011-11-17 Ihi Corp Method of forming inter-device isolating region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310350A (en) * 2005-04-26 2006-11-09 Ishikawajima Harima Heavy Ind Co Ltd Method for forming inter-element separation area
JP2011233922A (en) * 2011-07-20 2011-11-17 Ihi Corp Method of forming inter-device isolating region

Similar Documents

Publication Publication Date Title
JP2597022B2 (en) Method of forming element isolation region
US5358893A (en) Isolation method for semiconductor device
JPH10303290A (en) Component isolating method of semiconductor device
JPH0216574B2 (en)
JP3178416B2 (en) Method for manufacturing semiconductor device
JPH0628282B2 (en) Method for manufacturing semiconductor device
JP2896072B2 (en) Method for forming field oxide film of semiconductor device
JPH05218193A (en) Manufacture of semiconductor device
JPH10289946A (en) Manufacture of semiconductor device
JPH06349820A (en) Manufacture of semiconductor device
JPS6054450A (en) Manufacture of semiconductor device
JPH08236611A (en) Element separation method of semiconductor device
JPH07111288A (en) Forming method for element separation
JP2000022153A (en) Semiconductor device and manufacture thereof
JPH09232304A (en) Locos isolation method of semiconductor device
KR100190070B1 (en) Method and device for isolating semiconductor device
JPH06163528A (en) Fabrication of semiconductor device
KR100195237B1 (en) Method for providing trench/locos isolation
JPH1126569A (en) Manufacture of semiconductor device
KR0139268B1 (en) Forming method of field oxide in a semiconductor device
JP3005557B1 (en) Method for manufacturing semiconductor device
KR100422960B1 (en) Method for forming isolation layer of semiconductor device
JPS6322065B2 (en)
KR940009578B1 (en) Semiconductor device and manufacturing method thereof
KR100241518B1 (en) Method of manufacturing field oxide film in semiconductor device