JP3005557B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3005557B1 JP3005557B1 JP34171198A JP34171198A JP3005557B1 JP 3005557 B1 JP3005557 B1 JP 3005557B1 JP 34171198 A JP34171198 A JP 34171198A JP 34171198 A JP34171198 A JP 34171198A JP 3005557 B1 JP3005557 B1 JP 3005557B1
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- stopper
- film
- semiconductor device
- stopper film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
【要約】
【課題】 素子分離構造を形成する半導体装置の製造方
法において、ストッパ膜を除去する工程で除去されなか
った絶縁膜のために、ストッパ膜がそのままトランジス
タのゲート絶縁膜部分に残り、トランジスタの電気的特
性や歩留まりを低下させている。
【解決手段】 隣接する素子形成領域間に設けられた素
子分離領域を形成する半導体装置の製造方法において、
素子分離領域に、化学的機械的研磨に耐え得る材料から
なるストッパ膜と、素子分離領域及びストッパ膜を埋め
込む絶縁膜を形成し、ストッパ膜上の絶縁膜をエッチン
グにより除去する前又は後に、ストッパ膜をストッパと
して化学的機械的研磨によって、エッチングにより除去
されなかった絶縁膜を除去する。Kind Code: A1 In a method for manufacturing a semiconductor device for forming an element isolation structure, a stopper film remains on a gate insulating film portion of a transistor because of an insulating film not removed in a step of removing the stopper film. The electrical characteristics and the yield of the semiconductor device. SOLUTION: In a method of manufacturing a semiconductor device for forming an element isolation region provided between adjacent element formation regions,
A stopper film made of a material that can withstand chemical mechanical polishing and an insulating film for embedding the element isolation region and the stopper film are formed in the element isolation region, and the stopper is formed before or after the insulating film on the stopper film is removed by etching. The insulating film not removed by etching is removed by chemical mechanical polishing using the film as a stopper.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、シャロートレンチアイソレーション
技術を用いて素子分離形成をするときにストッパ膜に残
る絶縁膜を除去することが可能な方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for removing an insulating film remaining on a stopper film when element isolation is formed by using a shallow trench isolation technique. .
【０００２】[0002]
【従来の技術】従来、半導体装置の製造方法において、
素子分離構造を形成する方法は、ＬＯＣＯＳ（Local Ox
idation of Silicon）技術もしくはＬＯＣＯＳ技術を変
形したものがほとんどであった。ＬＯＣＯＳによる製法
には、一般に用いられる技術として、いわゆるConventi
onal LOCOSに加え、多結晶シリコンをバッファー層にし
たＰＢＬ（Poly Buffered LOCOS）、シリコン基板を彫
り込んで作るＢＲＬ（Buried LOCOS）、高温酸化でバー
ズビークを粘性変形させるＩＣＬ（Improved Conventio
nal LOCOS）、シリコン基板を表面窒化してから作るＳ
ＩＬＯ（Sealed Interface LOCOS）などさまざまなもの
が存在する。2. Description of the Related Art Conventionally, in a method of manufacturing a semiconductor device,
The method of forming the element isolation structure is based on LOCOS (Local Ox
Most of them have been modified from idation of Silicon technology or LOCOS technology. The LOCOS manufacturing method is generally known as a so-called Conventi technology.
In addition to onal LOCOS, PBL (Poly Buffered LOCOS) using polycrystalline silicon as a buffer layer, BRL (Buried LOCOS) made by engraving a silicon substrate, and ICL (Improved Conventio) that viscously deforms bird's beak by high temperature oxidation
nal LOCOS), S made by nitriding the surface of a silicon substrate
There are various things such as ILO (Sealed Interface LOCOS).
【０００３】それらに共通することは、ＬＰ−ＳｉＮ膜
等を酸化阻止膜としてシリコン基板を選択的に熱酸化
し、所望の領域にシリコン絶縁膜を形成することであ
る。しかし、ＬＯＣＯＳ技術によって製造した半導体装
置は、いわゆるバーズビークが発生し、素子領域の有効
面積を減らしてしまうという問題がある。What is common to them is that a silicon substrate is selectively thermally oxidized using an LP-SiN film or the like as an oxidation prevention film to form a silicon insulating film in a desired region. However, a semiconductor device manufactured by the LOCOS technique has a problem that so-called bird's beak occurs and the effective area of the element region is reduced.
【０００４】そのため、半導体装置の素子分離構造の形
成には、半導体基板にトレンチ（溝）を掘削して、素子
領域の有効面積を増やすトレンチ技術が用いられるよう
になっている。またシャロートレンチアイソレーション
技術などのトレンチ技術では、素子分離形成をするとき
に、窒化膜などのストッパ膜を用いる。[0004] For this reason, a trench technology has been used to form an element isolation structure of a semiconductor device by excavating a trench (groove) in a semiconductor substrate to increase an effective area of an element region. In a trench technique such as a shallow trench isolation technique, a stopper film such as a nitride film is used when element isolation is formed.
【０００５】このようなトレンチ技術を用いる半導体装
置の製造方法は、例えば特開平１０−３２２４０号公報
に紹介されている。この公報に記載されている半導体装
置の製造工程を、図３の工程図を参照して説明する。ま
ず、半導体基盤１１上に絶縁膜１２、第１ストッパ膜１
３及び第２ストッパ膜１４を形成する（図３（ａ））。
第１ストッパ膜１３及び第２ストッパ膜１４は、酸化速
度の異なるもの、又は等方性エッチング速度の異なるも
のなどの組み合わせ、例えば多結晶シリコンと窒化シリ
コンの組み合わせから選択する。つぎに、パターニング
によりレジスト１７を形成し、第２ストッパ１４，第１
ストッパ１３，絶縁膜１２及び半導体基板１１の所望領
域を異方性エッチングにより除去する（図３（ｂ））。A method for manufacturing a semiconductor device using such a trench technique is introduced in, for example, Japanese Patent Application Laid-Open No. 10-32240. The manufacturing process of the semiconductor device described in this publication will be described with reference to the process chart of FIG. First, an insulating film 12 and a first stopper film 1 are formed on a semiconductor substrate 11.
3 and the second stopper film 14 are formed (FIG. 3A).
The first stopper film 13 and the second stopper film 14 are selected from combinations having different oxidation rates or different isotropic etching rates, for example, a combination of polycrystalline silicon and silicon nitride. Next, a resist 17 is formed by patterning, and the second stopper 14 and the first stopper 14 are formed.
A desired region of the stopper 13, the insulating film 12, and the semiconductor substrate 11 is removed by anisotropic etching (FIG. 3B).
【０００６】つぎに、レジスト１７を剥離した後、数１
０ｎｍ程度酸化を行うことにより、絶縁膜１５が形成さ
れる（図３（ｃ））。この際、第１ストッパ１３は酸化
されやすい物質であるため、横方向に絶縁膜１５が成長
して形成される。ＳｉＯ2などを堆積させて埋め込み、
絶縁膜１６を形成し（図３（ｅ））、この第１ストッパ
１３及び第２ストッパ１４を等方性エッチングを用いて
剥離する（図３（ｆ））。Next, after the resist 17 is peeled off,
By oxidizing about 0 nm, the insulating film 15 is formed (FIG. 3C). At this time, since the first stopper 13 is a substance that is easily oxidized, the insulating film 15 is formed by growing in the lateral direction. Depositing and embedding SiO 2 etc.
An insulating film 16 is formed (FIG. 3E), and the first stopper 13 and the second stopper 14 are peeled off using isotropic etching (FIG. 3F).
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、前述の
従来技術において、ストッパ膜と絶縁膜である絶縁膜と
では、研磨レートが異なる。すなわち、ＣＭＰ（Chemic
al Mechanical Polishing：化学的機械的研磨）によっ
てストッパ膜の研磨をすると、研磨レートの相違によ
り、そのパターン端から研磨されていくため、パターン
の中央付近では絶縁膜が研磨されにくいことがわかって
いる。したがって、ストッパパターン中央ではストッパ
膜上に絶縁膜が残りやすくなる。特に、ストッパ膜パタ
ーンの面積が２μｍ×２μｍ以上のパターンの場合には
絶縁膜が研磨されずに残りやすい。However, in the above-mentioned prior art, the polishing rate differs between the stopper film and the insulating film which is the insulating film. That is, CMP (Chemic
When the stopper film is polished by al Mechanical Polishing (chemical mechanical polishing), it is known that the polishing film is polished from the end of the pattern due to a difference in polishing rate, so that the insulating film is hardly polished near the center of the pattern. . Therefore, the insulating film tends to remain on the stopper film at the center of the stopper pattern. In particular, when the area of the stopper film pattern is 2 μm × 2 μm or more, the insulating film tends to remain without being polished.
【０００８】そのため、ストッパ膜を除去する工程にお
いては、残った絶縁膜の存在のために、ストッパ膜を完
全に除去することができず、トランジスタのゲート絶縁
膜を充分に形成することができない場合がある。すなわ
ち、ストッパ膜がそのままトランジスタのゲート絶縁膜
部分に残るため、トランジスタの電気的特性は低下し、
歩留まりが悪化する原因ともなりかねない。Therefore, in the step of removing the stopper film, the stopper film cannot be completely removed due to the presence of the remaining insulating film, and the gate insulating film of the transistor cannot be formed sufficiently. There is. That is, since the stopper film remains in the gate insulating film portion of the transistor as it is, the electrical characteristics of the transistor deteriorate,
It may cause the yield to deteriorate.
【０００９】本発明は、従来の半導体装置の製造方法に
おける、半導体基盤上において絶縁膜が残りやすいとい
う上記のような課題を解決することを目的としている。An object of the present invention is to solve the above-described problem that an insulating film is likely to remain on a semiconductor substrate in a conventional method of manufacturing a semiconductor device.
【００１０】[0010]
【課題を解決するための手段】上記の課題を解決するた
めの本発明は、半導体基板に素子形成領域とこれに隣接
する素子形成領域との間に素子分離領域を形成する工程
を含む半導体装置の製造方法において、前記素子分離領
域に化学的機械的研磨に耐え得る材料からなるストッパ
膜を形成する工程と、前記素子形成領域及び前記ストッ
パ膜を埋め込む絶縁膜を形成する工程と、前記ストッパ
膜をストッパとして、化学的機械的研磨によって前記絶
縁膜を研磨する工程と、前記ストッパ膜上に研磨されず
に残った前記絶縁膜が露出するようなパターンでレジス
トを形成する工程と、前記ストッパ膜上に研磨されずに
残った前記絶縁膜をエッチングによって除去する工程
と、を備えることを特徴としている。According to the present invention, there is provided a semiconductor device including a step of forming an element isolation region between an element formation region and an adjacent element formation region on a semiconductor substrate. of the manufacturing process, forming a step of forming a stopper film made of a material capable of withstanding the chemical mechanical polishing in the element isolation region, an insulating film to embed the element forming region and the stopper layer, wherein the stopper
Using a film as a stopper, chemical mechanical polishing
Polishing the edge film, and not polishing on the stopper film.
Resist in a pattern that exposes the insulating film remaining on
Forming a stopper, and without polishing the stopper film.
Removing the remaining insulating film by etching
And characterized in that:
【００１１】[0011]
【００１２】ＣＭＰを実行する前に絶縁膜を除去する
と、いわゆるマイクロスクラッチという現象、すなわ
ち、除去しきれずに残った絶縁膜をＣＭＰで除去するこ
とでそこにストレスが集中して絶縁膜は倒れやすくな
り、ストッパ膜および半導体基板から剥がれてしまうと
いう現象が起こる場合もあるが、このような現象は、前
述のような、絶縁膜の除去をＣＭＰ後に実行する方法に
より回避することが可能である。If the insulating film is removed before performing the CMP, a phenomenon called a so-called micro-scratch, that is, the remaining insulating film that cannot be completely removed is removed by the CMP, whereby stress concentrates there and the insulating film easily falls down. In some cases, a phenomenon of peeling off from the stopper film and the semiconductor substrate may occur. However, such a phenomenon can be avoided by the above-described method in which the insulating film is removed after the CMP.
【００１３】[0013]
【発明の実施の形態】本発明の実施の形態について、図
面を参照して説明する。Embodiments of the present invention will be described with reference to the drawings.
【００１４】まず本発明に係わる参考例について説明す
る。図１は本発明に係わる参考例の半導体装置の製造方
法を示す工程図である。 First, a reference example according to the present invention will be described.
You. FIG. 1 is a process chart showing a method for manufacturing a semiconductor device of a reference example according to the present invention .
【００１５】図１において、まず、（ａ）に示すよう
に、トレンチが形成されたシリコン基盤などの半導体基
板１の表面のうち、トレンチが設けられていない部分
に、化学的機械的研磨に耐え得る物質、例えば窒化膜か
らなるストッパ膜２を、例えば１５００Åの膜厚で形成
する。その上から、絶縁膜として、トレンチを埋め込む
ように絶縁膜３を、例えば５５００Åの膜厚で成長させ
る。なお、絶縁膜３は、常圧ＣＶＤ、プラズマＣＶＤな
どによって成長させることができる。In FIG. 1, first, as shown in FIG. 1A, a portion of a surface of a semiconductor substrate 1 such as a silicon substrate in which a trench is formed, where a trench is not provided, is resistant to chemical mechanical polishing. A stopper film 2 made of a material to be obtained, for example, a nitride film is formed to a thickness of, for example, 1500 °. From above, an insulating film 3 is grown to a thickness of, for example, 5500.degree. Note that the insulating film 3 can be grown by normal pressure CVD, plasma CVD, or the like.
【００１６】つぎに、（ｂ）に示すように、絶縁膜３上
に、素子分離領域となる部分において、レジスト４によ
りレジストパターンを形成する。ストッパパターンの面
積は、２μｍ×２μｍ以上の大きさであってもよい。Next, as shown in FIG. 2B, a resist pattern is formed on the insulating film 3 by using a resist 4 in a portion to be an element isolation region. The area of the stopper pattern may be 2 μm × 2 μm or more.
【００１７】そして、（ｃ）に示すように、パターン端
から０．８μｍ以内の部分をエッチングするために、フ
ォトリソグラフィによりエッチングパターンを形成す
る。なお、このときのフォトレジストの膜厚は、好まし
くは１μｍ程度の厚さである。その後、例えばドライエ
ッチングによって、絶縁膜３を除去し、ついでレジスト
４を剥離する。Then, as shown in FIG. 1C, an etching pattern is formed by photolithography in order to etch a portion within 0.8 μm from the pattern end. The thickness of the photoresist at this time is preferably about 1 μm. Thereafter, the insulating film 3 is removed by, for example, dry etching, and then the resist 4 is removed.
【００１８】最後に、（ｄ）に示すように、ストッパ膜
２をストッパとして、ＣＭＰ（Chemical Mechanical Po
lishing：化学的機械的研磨）によって、ストッパ膜２
上に除去されずに残った絶縁膜３を研磨により除去す
る。Finally, as shown in (d), the CMP (Chemical Mechanical Po
stopper film 2 by lishing (chemical mechanical polishing)
The insulating film 3 remaining without being removed above is removed by polishing.
【００１９】上記のように本実施形態では、ＣＭＰを行
った後にストッパ膜２の中央付近に残るであろう絶縁膜
３をエッチングによってあらかじめ除去し、その後にＣ
ＭＰを施す。このため、ＣＭＰを施した後に絶縁膜３が
ストッパ膜２の中央付近に除去されずに残るということ
がなくなる。As described above, in the present embodiment, the insulating film 3 that will remain near the center of the stopper film 2 after performing the CMP is removed in advance by etching, and then the CMP is performed.
Apply MP. Therefore, after the CMP is performed, the insulating film 3 does not remain near the center of the stopper film 2 without being removed.
【００２０】次に、本発明に係わる実施形態について説
明する。図２は本発明の一実施形態の半導体装置の製造
方法を示す工程図である。 Next, an embodiment according to the present invention will be described.
I will tell. FIG. 2 is a process chart showing a method for manufacturing a semiconductor device according to one embodiment of the present invention .
【００２１】図２において、まず、シリコン基盤などの
半導体基板１に、例えばトレンチ（溝）を掘削する。つ
づいて、（ａ）に示すように、化学的機械的研磨に耐え
得る窒化膜などのストッパ膜２を、例えば１５００Åの
膜厚で形成する。その上からトレンチを埋め込むための
絶縁膜として絶縁膜３を例えば５５００Åの膜厚で成長
させる。なお、絶縁膜３は、常圧ＣＶＤ、プラズマＣＶ
Ｄなどによって成長させることができる。In FIG. 2, for example, a trench (groove) is first excavated in a semiconductor substrate 1 such as a silicon substrate. Subsequently, as shown in (a), a stopper film 2 such as a nitride film that can withstand chemical mechanical polishing is formed to a thickness of, for example, 1500 °. An insulating film 3 is grown thereon from, for example, a thickness of 5500 ° as an insulating film for filling the trench. The insulating film 3 is made of a normal pressure CVD, plasma CV
D or the like.
【００２２】つぎに、（ｂ）に示すように、ストッパ膜
２をストッパとして、ＣＭＰによって、絶縁膜３を除去
する。なお、この状態では、ストッパ膜２の中央付近に
は、絶縁膜３ａが除去されずに残っている。Next, as shown in FIG. 2B, the insulating film 3 is removed by CMP using the stopper film 2 as a stopper. In this state, in the vicinity of the center of the stopper film 2, the insulating film 3a remains without being removed.
【００２３】この除去されずに残っている絶縁膜３ａ
は、エッチングによって除去する。具体的には、（ｃ）
に示すように、絶縁膜３ａを除去することが可能なパタ
ーンでレジスト４を素子分離領域に形成する。ストッパ
パターンの面積は、２μｍ×２μｍ以上の大きさであっ
ても差し支えない。レジスト４は、フォトリソグラフィ
などによるパターニングで形成することができる。な
お、このときのレジスト４の膜厚は、好ましくは１μｍ
程度である。The insulating film 3a remaining without being removed
Is removed by etching. Specifically, (c)
As shown in (1), a resist 4 is formed in an element isolation region in a pattern capable of removing the insulating film 3a. The area of the stopper pattern may be 2 μm × 2 μm or more. The resist 4 can be formed by patterning by photolithography or the like. The thickness of the resist 4 at this time is preferably 1 μm.
It is about.
【００２４】その後、（ｄ）に示すように、パターン端
から０．８μｍ以内の部分をパターニングする。つい
で、例えばドライエッチング、ウエットエッチングによ
って残存絶縁膜３を除去する。そして最後に、レジスト
４を剥離する。Thereafter, as shown in (d), a portion within 0.8 μm from the pattern end is patterned. Next, the remaining insulating film 3 is removed by, for example, dry etching or wet etching. Finally, the resist 4 is peeled off.
【００２５】上記のように本実施形態では、ＣＭＰを施
した後にストッパ膜２の中央部に絶縁膜３ａが残って
も、その後にレジスト４を形成し、エッチングをするこ
とによって、残存絶縁膜３を除去する。このため、その
後に行われるゲート膜を形成する工程などにも悪影響を
及ぼすことがない。As described above, in the present embodiment, even if the insulating film 3a remains at the central portion of the stopper film 2 after the CMP, the resist 4 is formed and then etched to form the remaining insulating film 3a. Is removed. Therefore, there is no adverse effect on a subsequent step of forming a gate film.
【００２６】[0026]
【発明の効果】本発明の半導体装置の製造方法による
と、半導体基板にトレンチを形成し、その上にＣＭＰを
するときに用いるストッパ膜を形成し、それらの上から
絶縁膜を形成する。そして、ストッパ膜上の絶縁膜を、
あらかじめエッチングしてストッパ膜上の絶縁膜を除去
する。その後、ＣＭＰによって、エッチングされていな
い絶縁膜を研磨する。According to the method of manufacturing a semiconductor device of the present invention, a trench is formed in a semiconductor substrate, a stopper film used for performing CMP is formed thereon, and an insulating film is formed thereon. Then, the insulating film on the stopper film is
The insulating film on the stopper film is removed by etching in advance. After that, the insulating film which has not been etched is polished by CMP.
【００２７】したがって、あらかじめストッパ膜上に残
るであろう絶縁膜を、エッチングにより除去するため、
ＣＭＰによって絶縁膜を除去したときに、ストッパ膜上
に絶縁膜が残らない。よって、本発明の半導体装置の製
造方法によって製造した半導体装置は、トランジスタの
拡散層形成及びゲート電極形成に悪影響を及ぼすことな
く、良好な特性を有するトランジスタを形成することが
できる。Therefore, in order to remove the insulating film which will remain on the stopper film in advance by etching,
When the insulating film is removed by CMP, no insulating film remains on the stopper film. Therefore, a semiconductor device manufactured by the method for manufacturing a semiconductor device of the present invention can form a transistor having favorable characteristics without adversely affecting formation of a diffusion layer and a gate electrode of the transistor.
【００２８】また、ＣＭＰによってストッパ膜上の絶縁
膜を除去し、その後、ストッパ膜上に研磨されずに残っ
た絶縁膜をエッチングによって除去するようにした場合
には、トランジスタの拡散層形成及びゲート電極形成に
悪影響を及ぼすことがなく、トランジスタの製造歩留ま
りの低下を生じることがない。In the case where the insulating film on the stopper film is removed by CMP and then the insulating film remaining on the stopper film without being polished is removed by etching, the formation of the diffusion layer of the transistor and the gate There is no adverse effect on electrode formation, and no reduction in transistor manufacturing yield occurs.
【図１】本発明に係わる参考例の半導体装置の製造方法
を示す工程図である。FIG. 1 is a process chart showing a method for manufacturing a semiconductor device of a reference example according to the present invention .
【図２】本発明の一実施形態の半導体装置の製造方法を
示す工程図である。FIG. 2 is a process chart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図３】従来の半導体装置の製造方法を示す工程図であ
る。FIG. 3 is a process chart showing a conventional method for manufacturing a semiconductor device.
１ 半導体基板 ２ ストッパ膜 ３ 絶縁膜（絶縁膜） ４ レジスト Reference Signs List 1 semiconductor substrate 2 stopper film 3 insulating film (insulating film) 4 resist
フロントページの続き (56)参考文献 特開 平９−102539（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/70 - 21/74 H01L 21/76 - 21/765 H01L 21/77 H01L 21/304 H01L 21/463 H01L 29/78 H01L 21/336 H01L 29/76 H01L 29/772 (56) References JP-A-9-102539 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/70-21/74 H01L 21/76-21 / 765 H01L 21/77 H01L 21/304 H01L 21/463 H01L 29/78 H01L 21/336 H01L 29/76 H01L 29/772
Claims (1)
する素子形成領域との間に素子分離領域を形成する工程
を含む半導体装置の製造方法において、 前記素子分離領域に化学的機械的研磨に耐え得る材料か
らなるストッパ膜を形成する工程と、 前記素子形成領域及び前記ストッパ膜を埋め込む絶縁膜
を形成する工程と、 前記ストッパ膜をストッパとして、化学的機械的研磨に
よって前記絶縁膜を研磨する工程と、 前記ストッパ膜上に研磨されずに残った前記絶縁膜が露
出するようなパターンでレジストを形成する工程と、 前記ストッパ膜上に研磨されずに残った前記絶縁膜をエ
ッチングによって除去する工程と、 を備えることを特徴とする半導体装置の製造方法。 1. A method of manufacturing a semiconductor device, comprising: forming a device isolation region between a device formation region and a device formation region adjacent to the device formation region in a semiconductor substrate. Forming a stopper film made of a durable material; forming an insulating film filling the element forming region and the stopper film; polishing the insulating film by chemical mechanical polishing using the stopper film as a stopper a step, removing a step of the insulating film remaining without being polished on the stopper film to form a resist pattern to expose, by etching the remaining said insulating film without being polished on the stopper film A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34171198A JP3005557B1 (en) | 1998-12-01 | 1998-12-01 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34171198A JP3005557B1 (en) | 1998-12-01 | 1998-12-01 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3005557B1 true JP3005557B1 (en) | 2000-01-31 |
| JP2000174114A JP2000174114A (en) | 2000-06-23 |
Family
ID=18348195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34171198A Expired - Fee Related JP3005557B1 (en) | 1998-12-01 | 1998-12-01 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3005557B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396792B1 (en) * | 2000-11-04 | 2003-09-02 | 주식회사 하이닉스반도체 | Method for chemical mechanical polishing isolation region of semiconductor device |
-
1998
- 1998-12-01 JP JP34171198A patent/JP3005557B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174114A (en) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10303290A (en) | Component isolating method of semiconductor device | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| JP3005557B1 (en) | Method for manufacturing semiconductor device | |
| JPH10289946A (en) | Manufacture of semiconductor device | |
| JP3773785B2 (en) | Manufacturing method of semiconductor device | |
| US5654227A (en) | Method for local oxidation of silicon (LOCOS) field isolation | |
| JP2762973B2 (en) | Method for manufacturing semiconductor device | |
| US6013560A (en) | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate | |
| JP3160928B2 (en) | Element isolation formation method | |
| JPH07111288A (en) | Forming method for element separation | |
| JPH0834243B2 (en) | Method for manufacturing semiconductor device | |
| US5940720A (en) | Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer | |
| JP3053009B2 (en) | Method for manufacturing semiconductor device | |
| JPH0338733B2 (en) | ||
| JP3468920B2 (en) | Element isolation method for semiconductor device | |
| JPH1126569A (en) | Manufacture of semiconductor device | |
| KR0144911B1 (en) | Method of isolating the elements of the semiconductor device | |
| JP2002100670A (en) | Semiconductor device and its manufacturing method | |
| KR100241518B1 (en) | Method of manufacturing field oxide film in semiconductor device | |
| JPH05218193A (en) | Manufacture of semiconductor device | |
| KR940009578B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05243215A (en) | Method for manufacturing improved polysilicon buffer type locos constitution structure | |
| TW508727B (en) | Method to form shallow trench isolation structure | |
| KR20000065984A (en) | method of trench isolation in semiconductor device | |
| JPH10335443A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |