JPH04234109A - 半導体装置の配線形成方法 - Google Patents

半導体装置の配線形成方法

Info

Publication number
JPH04234109A
JPH04234109A JP41711490A JP41711490A JPH04234109A JP H04234109 A JPH04234109 A JP H04234109A JP 41711490 A JP41711490 A JP 41711490A JP 41711490 A JP41711490 A JP 41711490A JP H04234109 A JPH04234109 A JP H04234109A
Authority
JP
Japan
Prior art keywords
film
wiring material
light
photoresist
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP41711490A
Other languages
English (en)
Other versions
JP2979651B2 (ja
Inventor
Toshiro Tsumori
利郎 津守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2417114A priority Critical patent/JP2979651B2/ja
Publication of JPH04234109A publication Critical patent/JPH04234109A/ja
Application granted granted Critical
Publication of JP2979651B2 publication Critical patent/JP2979651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の配線形成
方法に関する。
【0002】
【従来の技術】半導体装置における配線は、半導体基板
上に配線材料膜を形成し、この上にフォトレジスト膜の
塗布、露光、現像工程によりレジストパターンを形成し
た後、このレジストパターンをマスクにして配線材料膜
をエッチングすることにより形成されている。ところで
、ステッパー等の単一波長でフォトレジスト膜を露光す
る場合には、定在波効果と呼ばれる現象が発生すること
が知られている。この原因は、フォトレジスト膜と高反
射基板即ち配線材料膜との界面での反射光がフォトレジ
スト膜で多重干渉を起し、その結果、フォトレジスト膜
に吸収される光量がフォトレジスト膜厚に依存して変化
することによって生ずる。
【0003】図10及び図11はその一例を示すもので
ある。図10は、配線材料膜であるタングステンシリサ
イド(WSi)膜上にフォトレジスト膜を塗布し、Kr
Fエキシマレーザ(波長248nm)で露光した場合の
フォトレジスト膜厚(μm)とフォトレジスト膜の吸収
光量の関係を示す特性図である。図11は、配線材料膜
であるAl−1%Si膜上にフォトレジスト膜を塗布し
、KrFエキシマレーザ(波長248nm)で露光した
場合の同様の特性図である。図10の曲線I及び図11
の曲線IIで明らかなように膜厚に対して周期的に吸収
光量が変化する所謂定在波が現われる。
【0004】ところで、実際の半導体デバイスにおいて
は、図9に示すように半導体基板1上に電極配線2が形
成される等、表面にいわゆる段差を有する基板上にSi
O2 等の絶縁膜3を介して配線材料膜4を被着し、そ
の上にフォトレジスト膜5を塗布する場合が多く、この
ときには段差上部のフォトレジスト膜厚aと、段差下部
のフォトレジスト膜厚bが異なる。このため、露光、現
像後に得られるレジストパターンの線幅が定在波効果に
よって段差の上下で異なる結果となり、最終的に配線パ
ターンの線幅が均一に形成できない。
【0005】従来、この定在波効果を防ぐために、反射
防止膜をフォトレジスト膜と配線材料膜が被着された高
反射基板との間に介在すればよいことが知られている。 例えばAl−Si系合金膜上に反射防止膜としてシリコ
ン膜とシリコン酸化膜との2層構造を形成する(特開平
1−165142号参照)、反射防止膜としてシリコン
窒化膜を形成する(特開平1−253256号参照)、
Al膜上に反射防止膜として窒化チタン膜又はSi膜を
形成する(特開昭62−281348号参照)、等が提
案されている。又、露光波長としてg線(波長436n
m)を用いた場合に反射防止膜として多結晶シリコン膜
を用いることも提案されている。
【0006】
【発明が解決しようとする課題】しかし乍ら、従来技術
において、配線材料膜の種類に依存しない反射防止膜、
すなわち、汎用性のある反射防止膜は見出されていなか
った。例えば図12はWSi膜上に最適化した反射防止
膜、即ち膜厚750ÅのSiO2 膜及び膜厚320Å
の低圧CVD−SiN膜を順次積層した2層膜を形成し
、この上にレジスト膜を形成してKrFエキシマレーザ
(波長248nm)で露光したときのフォトレジスト膜
厚に対するフォトレジスト膜内の吸収光量の特性を示す
。また図13はAl−1%Si膜上に同じ反射防止膜(
膜厚750ÅのSiO2 膜と膜厚320Åの低圧CV
D−SiN膜)を形成し、この上にフォトレジスト膜を
形成してKrFエキシマレーザ(波長248nm)で露
光したときの同様の特性を示す。
【0007】配線材料膜としてWSi膜を用いた図10
の曲線Iと図12の曲線III を比較すると反射防止
膜を用いた図12の曲線III の方が定在波効果が低
減していることがわかる。しかし、図11の曲線IIと
図13の曲線IVで示すように、Al−1%Si膜に同
一反射防止膜を適用してもほとんど定在波効果は低減し
ておらず、反射防止膜として汎用性がない。
【0008】本発明は、上述の点に鑑み、高反射基板即
ち、配線材料膜に依存せずに定在波効果を低減し、安定
した配線パターンが得られる半導体装置の配線形成方法
を提供するものである。
【0009】
【課題を解決するための手段】本発明は、半導体基板1
上に配線材料膜4を形成し、配線材料膜4上に反射防止
膜13を設け、その上にレジスト5の塗布、露光、現像
工程によりパターンを形成したのち配線材料膜のエッチ
ングを行う配線形成方法において、反射防止膜13を少
なくとも配線材料膜4に接して露光光を吸収する吸収層
11と、レジスト5に接して反射光の定在波を生じさせ
る緩衝層12とを有して構成する。
【0010】
【作用】本発明においては、レジスト膜5と配線材料膜
4の間に吸収層11及び緩衝層12を有する反射防止膜
13を形成することにより、レジスト膜内での定在波効
果が低減される。即ち、吸収層11によって配線材料膜
4での反射光はほとんどなくなる。従って反射光は主と
して吸収層11と緩衝層12の界面で生ずるも、吸収層
11は所謂低反射膜であるので、吸収層11と緩衝層1
2の界面で反射した反射光の強度が従来の配線材料膜4
での反射光の強度より弱くなり、反射光による定在波は
、緩衝層12内で生じ、レジスト膜5への影響が無視さ
れる程度に小さくなる。従って、定在波効果が低減する
。また、吸収層11によって配線材料膜4からのハレー
ションによる異常露光も防ぐことができる。
【0011】
【実施例】本発明においては、図1に示すように半導体
基板1上に絶縁膜3を介して高反射膜である配線材料膜
4を被着形成し、この配線材料膜4上に少なくとも吸収
膜11及び緩衝膜12を有する2層以上の多層膜構造に
よる反射防止膜13を形成し、この緩衝膜12上にフォ
トレジスト膜5を形成する。そして、所望の光学マスク
を介して露光、現像してレジストマスクを形成し、この
レジストマスクを介して配線材料膜3を選択的にエッチ
ングして所望の配線を形成する。
【0012】しかして、反射防止膜13を構成する緩衝
膜12はこの膜内に定在波を形成させるための透明膜で
ある。また吸収膜11は、入射光を吸収して反射防止膜
13と配線材料膜との界面からの反射光をフォトレジス
ト膜5に入射させない目的をもつ膜である。
【0013】ここで、緩衝膜12及び吸収膜11の光学
特性を複素屈折率N=n−ikで示すと、2層構造の場
合、次の通りになる。緩衝膜12は、n2 ≒1.5〜
2.5,k2 ≒0.01以下であり、吸収膜11はn
3 ≒1.7〜2.5,k3 ≒1.0〜3.0とする
。上記の光学特性を有する反射防止膜13(2層膜構造
において)は、例えばKrFエキシマレーザ露光の場合
、緩衝膜12がn2 =2.107,k2=0.004
8,膜厚180Åであり、吸収膜11がn3 =2.1
89,k3 =1.599,膜厚300Åである。
【0014】そして、このとき、さらに、図2に示すよ
うに緩衝膜12と吸収膜11の中間にn=2.15,k
=1.0,膜厚300Å程度の膜14を介在するとさら
に反射防止効果が向上する。
【0015】そして、前記のn,k値を満足する無機材
料としては、緩衝膜12が例えばプラズマSiN膜、低
圧CVD−SiN膜を使用することができ、吸収膜11
がTiN膜,Ti膜を使用することができる。
【0016】かかる構成によれば、緩衝膜12と吸収膜
11を有する反射防止膜13をフォトレジスト膜5と配
線材料膜4の間に介在することにより、露光時において
フォトレジスト膜に生ずる定在波効果が低減され、高精
度のレジストマスクパターンが形成され、均一な線幅の
配線を形成することができる。即ち、露光時において、
吸収膜11は低反射膜であるので、吸収膜11と緩衝膜
12の界面で反射した反射光強度が従来の配線材料膜で
の反射光強度より弱くなり、フォトレジスト膜5への反
射光は無視し得るほど小さくなり、このため緩衝膜12
内で定在波が生じ、フォトレジスト膜内での定在波効果
は著しく低減される。また、吸収膜11によって配線材
料膜4での反射光はほとんどなくなり、従って、配線材
料膜4からのハレーションによる異常露光も防ぐことが
できる。
【0017】そして、この緩衝膜12及び吸収膜11を
有する多層膜構造を有する反射防止膜13は、同一露光
波長であるならばいかなる高反射基板、即ち配線材料膜
にも、同一膜構成で対応することが可能となる。また、
緩衝膜12、吸収膜11と同一概念を用いることにより
光リソグラフィーで使用するすべての波長に対応するこ
とが可能である。また、この反射防止膜は光入射角(ス
テッパNA)に依存しずらい特徴を有する。さらに、上
記無機材料のプラズマSiN膜,低圧CVD−SiN膜
,TiN膜Ti膜を用いた場合、ドライエッチングの際
、フッ素系のガスで一気に開口することが可能である。
【0018】次に、実施例を説明する。
【0019】〔実施例1〕図3は、WSi膜に対して図
1に示す2層膜構造の反射防止膜13を用いたときのフ
ォトレジスト膜厚に対するフォトレジスト膜内の吸収光
量の特性を示す。即ち、配線材料膜4としてWSi膜を
用い、この上に吸収膜11として膜厚300ÅのTiN
膜(n=2.189,k=1.599)及び膜厚180
ÅのプラズマSiN膜(n=2.107,k=0.00
48)からなる2層膜構造の反射防止膜13を形成し、
この反射防止膜13上にフォトレジスト膜5を塗布して
KrFエキシマレーザ(波長248nm)で露光した。 図4は、比較するためのもので、従来技術で同じWSi
膜に対して最適化した反射防止膜を形成した場合の同様
の特性を示す。この従来技術ではWSi膜上に順次膜厚
750ÅのSiO2 膜,膜厚320Åの低圧CVD−
SiN膜を形成し、この上にフォトレジスト膜5を塗布
してKrFエキシマレーザ(波長248nm)で露光し
た。図3の曲線Vで明らかなように、従来技術即ち図4
の曲線VIに比べて定在波効果が低減していることが認
められる。
【0020】〔実施例2〕実施例1における緩衝膜12
としてのプラズマSiN膜と吸収膜11としてのTiN
膜の中間にさらにn=2.15,k=1.0の中間膜1
4を設けて図2に示す3層膜構造の反射防止膜13を設
けた場合である。即ち、配線材料膜4であるWSi膜上
に、膜厚300ÅのTiN膜11(n=2.189,k
=1.599)、膜厚300ÅのTiOx Ny 膜1
4(n=2.15,k=1.0)及び膜厚180Åのプ
ラズマSiN膜12(n=2.107,k=0.004
8)を順次積層した3層膜構造の反射防止膜13を形成
し、この反射防止膜13上にフォトレジスト膜5を塗布
してKrFエキシマレーザ(波長248nm)で露光し
た。図5はこのときのフォトレジスト膜厚に対するフォ
トレジスト膜内の吸収光量の特性を示す。この図5の曲
線VII で明らかなように、実施例2の場合は図3の
実施例1よりもさらに定在波効果が低減される。
【0021】〔実施例3〕図6はAl−1%Si膜に対
して図1に示す2層膜構造の反射防止膜13を用いたと
きのフォトレジスト膜厚に対するフォトレジスト膜内の
吸収光量の特性を示す。即ち、配線材料膜4としてAl
−1%Si膜を用い、この上に吸収膜11としての膜厚
300ÅのTiN膜(n=2.189,k=1.599
)及び緩衝膜12として膜厚180ÅのプラズマSiN
膜(n=2.107,k=0.0048)からなる2層
膜構造の反射防止膜13を形成し、この反射防止膜13
上にフォトレジスト膜5を塗布し、KrFエキシマレー
ザ(波長248nm)で露光した。図7は比較するため
のもので、従来技術でWSi膜用に最適化した反射防止
膜を同じAl−1%Si膜に適用した場合の同様の特性
を示す。この従来技術ではAl−1%Si膜上に順次膜
厚750ÅのSiO2 膜,膜厚320Åの低圧CVD
−SiN膜を形成し、この上にフォトレジスト膜を塗布
してKrFエキシマレーザ(波長248nm)で露光し
た。図6の曲線IXで明らかなようにAl−1%Si膜
に対しても定在波効果が低減していることが認められる
【0022】〔実施例4〕図8は実施例1で示した反射
防止膜へのKrFエキシマレーザの入射角を0°〜20
°の範囲で変化させた場合のフォトレジスト膜厚に対す
るフォトレジスト膜内の吸収光量の特性を示す。曲線X
Iは光入射角が0°のとき、曲線XIIは光入射角が1
0°のとき、曲線XIII は光入射角が20°のとき
である。図8で示すように本発明では光入射角に依存せ
ずに定在波効果が低減する。上述の各実施例では緩衝膜
12及び吸収膜11を有する2層膜以上の多層膜構造の
反射防止膜13を設けることにより、定在波効果を低減
することができる。また、下地の高反射基板即ち配線材
料膜からハレーションによる異常露光を完全に無くすこ
とができる。従って、高精度のパターニングが可能とな
り、半導体装置の配線を均一な線幅で形成することがで
きる。しかも、図3及び図6で示すように同一露光波長
であれば、いかなる配線材料膜にも対応することができ
る。また露光時の光入射角に依存することもない。
【0023】
【発明の効果】本発明によれば、半導体装置の配線形成
に於て、その緩衝層と吸収層を有する多層膜構造の反射
防止膜を形成してレジスト膜に対する露光を行うことに
より、定在波効果を低減し、且つ下地の配線材料膜から
のハレーションによる異常露光を防止して精度のよい露
光を行うことができる。しかも、同一露光波長であれば
下地の配線材料膜の種類に依存せず定在波効果を低減す
ることができる。また光入射角にも依存しないものであ
る。さらに、いかなる露光波長に対しても同一概念を用
いて反射防止膜を形成することができる。従って、半導
体装置の段差部のある面に配線を形成する場合にも線幅
を均一に精度よく形成することができるものであり、微
細、高密度の半導体装置の配線形成に適用して好適なら
しめるものである。
【図面の簡単な説明】
【図1】本発明の一例を示した構成図である。
【図2】本発明の他の例を示した構成図である。
【図3】実施例1の特性図である。
【図4】比較例の特性図である。
【図5】実施例2の特性図である。
【図6】実施例3の特性図である。
【図7】比較例の特性図である。
【図8】実施例4の特性図である。
【図9】従来の露光状態を示す説明図である。
【図10】従来例の特性図である。
【図11】従来例の特性図である。
【図12】従来例の特性図である。
【図13】従来例の特性図である。
【符号の説明】
1  半導体基板 3  絶縁膜 4  配線材料膜 5  フォトレジスト膜 11  吸収膜 12  緩衝膜 13  反射防止膜 14  中間膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板上に配線材料膜を形成し、
    前記配線材料膜上に反射防止膜を設け、その上にレジス
    トの塗布、露光、現像工程によりパターンを形成したの
    ち前記配線材料膜のエッチングを行う配線形成方法にお
    いて、前記反射防止膜は少なくとも前記配線材料膜に接
    して露光光を吸収する吸収層と、前記レジストに接して
    反射光の定在波を生じさせる緩衝層とを持つことを特徴
    とする半導体装置の配線形成方法。
JP2417114A 1990-12-28 1990-12-28 半導体装置の配線形成方法 Expired - Fee Related JP2979651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2417114A JP2979651B2 (ja) 1990-12-28 1990-12-28 半導体装置の配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2417114A JP2979651B2 (ja) 1990-12-28 1990-12-28 半導体装置の配線形成方法

Publications (2)

Publication Number Publication Date
JPH04234109A true JPH04234109A (ja) 1992-08-21
JP2979651B2 JP2979651B2 (ja) 1999-11-15

Family

ID=18525248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2417114A Expired - Fee Related JP2979651B2 (ja) 1990-12-28 1990-12-28 半導体装置の配線形成方法

Country Status (1)

Country Link
JP (1) JP2979651B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314647A (ja) * 1993-04-30 1994-11-08 Fuji Elelctrochem Co Ltd 投影露光方法
US5643833A (en) * 1993-08-31 1997-07-01 Sony Corporation Method of making a contact hole in a semiconductor device
KR19990084602A (ko) * 1998-05-08 1999-12-06 윤종용 반사방지막을 이용하는 반도체장치의 포토레지스트 패턴 형성방법
KR100253589B1 (ko) * 1997-04-21 2000-06-01 김영환 반도체소자의 미세패턴 형성방법
JP2009105218A (ja) * 2007-10-23 2009-05-14 Toshiba Corp パターン形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314647A (ja) * 1993-04-30 1994-11-08 Fuji Elelctrochem Co Ltd 投影露光方法
US5643833A (en) * 1993-08-31 1997-07-01 Sony Corporation Method of making a contact hole in a semiconductor device
KR100253589B1 (ko) * 1997-04-21 2000-06-01 김영환 반도체소자의 미세패턴 형성방법
KR19990084602A (ko) * 1998-05-08 1999-12-06 윤종용 반사방지막을 이용하는 반도체장치의 포토레지스트 패턴 형성방법
JP2009105218A (ja) * 2007-10-23 2009-05-14 Toshiba Corp パターン形成方法

Also Published As

Publication number Publication date
JP2979651B2 (ja) 1999-11-15

Similar Documents

Publication Publication Date Title
US5672243A (en) Antireflection coating for highly reflective photolithographic layers comprising chromium oxide or chromium suboxide
JP2000347004A (ja) 炭化水素系のガスを用いた反射防止膜の形成及び適用方法
KR950011563B1 (ko) 반도체장치의 제조방법
US6379014B1 (en) Graded anti-reflective coatings for photolithography
US5780161A (en) Non-absorbing anti-reflective coated (ARC) reticle using thin dielectric films and method of forming the reticle
TW538477B (en) Improved CD control
JP2002250801A (ja) 大きな入射角度における紫外線反射防止コーティング
JPH06302539A (ja) 半導体装置及び半導体装置の製造方法
JP3031896B2 (ja) フォトリソグラフィー法の実行過程での反射の影響の低減方法
JP2000089471A (ja) レジストパターンの形成方法
US6027815A (en) Non-absorbing anti-reflective coated (ARC) reticle using thin dielectric films and method of forming reticle
JP2979651B2 (ja) 半導体装置の配線形成方法
JP2897569B2 (ja) レジストパターン形成時に用いる反射防止膜の条件決定方法と、レジストパターン形成方法
JP2000106343A (ja) 半導体デバイスを製造するための方法
JP4501347B2 (ja) 極限紫外線露光用マスク及びブランク並びにパターン転写方法
JP3339156B2 (ja) 微細パターンの製造方法と半導体装置の製造方法
JPH1131650A (ja) 反射防止膜、被処理基板、被処理基板の製造方法、微細パターンの製造方法、および半導体装置の製造方法
JPH02244153A (ja) 被覆層に生ずる反射に基づく構造寸法変動の低減方法
JP3542334B2 (ja) 半導体装置の製造方法
JP3257245B2 (ja) 微細パターンの形成方法
JPH0737799A (ja) 半導体装置の微細パターン形成方法
JPH0855790A (ja) レジストパターン形成方法および反射防止膜形成方法
KR100274149B1 (ko) 금속막 패턴닝 방법
KR950004969B1 (ko) 반도체 장치 제조시의 노광 방법
JPH0547658A (ja) ホトリソグラフイーのハレーシヨン防止方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees