JPH04232993A - Image data recording and display circuit - Google Patents

Image data recording and display circuit

Info

Publication number
JPH04232993A
JPH04232993A JP2416671A JP41667190A JPH04232993A JP H04232993 A JPH04232993 A JP H04232993A JP 2416671 A JP2416671 A JP 2416671A JP 41667190 A JP41667190 A JP 41667190A JP H04232993 A JPH04232993 A JP H04232993A
Authority
JP
Japan
Prior art keywords
memory
display
screen
image data
video memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2416671A
Other languages
Japanese (ja)
Inventor
Takao Horikoshi
堀越　卓男
Toshihiro Takimoto
滝本　利宏
Yuji Kozasa
小篠　裕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentel Co Ltd
Original Assignee
Pentel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pentel Co Ltd filed Critical Pentel Co Ltd
Priority to JP2416671A priority Critical patent/JPH04232993A/en
Priority to GB9216543A priority patent/GB2257599B/en
Priority to PCT/JP1991/001750 priority patent/WO1992012510A1/en
Publication of JPH04232993A publication Critical patent/JPH04232993A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory

Abstract

PURPOSE:To prepare an address conversion table for setting the addresses to be outputted in order for a display controller to access the video signals from the outside to a video memory and to form and control the addresses for controlling a display screen by these addresses. CONSTITUTION:The addresses outputted at the time when the display controller writes the image data from the outside into a video memory are converted to a table memory for image writing and the addresses to be outputted at the time when the display controller reads in the video data from the memory is converted by a table memory for image writing. The contents of the table memory for image writing are rewritten at need from a CPU, by which the disposition of the image data in the video memory is freely set.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】本発明は外部からのビデオ信号を
表示コントロ−ラが、一旦一画面分の画像デ−タとして
ビデオメモリに書き込み、このビデオメモリに書き込ま
れた画像デ−タを表示コントロ−ラで読みだし、デスプ
レイに表示することを繰り返す画像表示装置に使用する
、画像デ−タ記録、表示回路に関するものである。[Industrial Application Field] The present invention allows a display controller to once write an external video signal to a video memory as image data for one screen, and then display the image data written to the video memory. This invention relates to an image data recording and display circuit used in an image display device that repeatedly reads data from a controller and displays it on a display.

【０００２】0002

【従来の技術】従来、表示コントロ−ラがビデオメモリ
を読み書きする時に、出力するアドレスは読み込み時と
書き込み時とと同じ順番で変化している。すなわち、外
部から入力される画面と１対１に対応した画面がディス
プレイに表示されていた。2. Description of the Related Art Conventionally, when a display controller reads or writes from a video memory, the output addresses change in the same order as when reading and writing. That is, a screen that corresponds one-to-one with a screen input from the outside is displayed on the display.

【０００３】このような状態で、上下２画面分割型駆動
型の液晶ディスプレイのように、表示のチラ付きを軽減
するために、画面を上下２画面に分割して交互にピクセ
ル群を駆動しなければならないディスプレイを用いた場
合は、画面の上半分に表示された画像がアクセスされる
時には、表示コントロ−ラから偶数アドレスが、下半分
の画像がアクセスされる時には、奇数アドレスが出力さ
れていた。[0003] In such a situation, in order to reduce display flicker, as in the case of a liquid crystal display with a drive type that is driven by a two-screen display (upper and lower), the screen must be divided into two screens (upper and lower) and the pixel groups must be driven alternately. When using a display with a single display, when an image displayed in the upper half of the screen is accessed, an even address is output from the display controller, and when an image in the lower half is accessed, an odd address is output from the display controller. .

【０００４】0004

【発明が解決しようとする課題】上述した従来の方法で
は、ディスプレイのピクセルとビデオメモリのデ−タ構
成との関係はビデオメモリの偶数アドレスが画面の上半
分に、奇数アドレスが画面の下半分に対応していた。然
し、ビデオメモリ内の画像デ−タをＣＰＵで処理し、プ
ログラマがプログラミングする場合、人間が眼で見た画
面上の図形などの配置と同じ位置で画像デ−タがビデオ
メモリ内に配置されていないと扱いにくかった。即ち、
ビデオメモリないであるアドレスの次のアドレスには画
面上であるピクセル群のすぐ右側のピクセル群に対応し
た画像デ−タが配置されていないと扱いにくかった。。 また、画面の縦倍表示、任意のスクロ−ル及び画面の中
に別の画面を合成することは不可能だった。[Problems to be Solved by the Invention] In the conventional method described above, the relationship between the pixels of the display and the data structure of the video memory is such that the even addresses of the video memory are located in the upper half of the screen, and the odd addresses are located in the lower half of the screen. It corresponded to However, when image data in the video memory is processed by a CPU and programmed by a programmer, the image data is placed in the video memory at the same position as the placement of figures on the screen as seen by the human eye. It was difficult to handle without it. That is,
It would be difficult to handle unless image data corresponding to a pixel group immediately to the right of a certain pixel group on the screen was placed at the next address in the video memory. . In addition, it was impossible to double the screen vertically, perform arbitrary scrolling, and combine another screen into the screen.

【０００５】[0005]

【課題を解決するための手段】本発明は上述の従来の問
題点に鑑みなされたものであって、外部からのビデオ信
号を表示コントロ−ラが一旦一画面分の画像デ−タとし
てビデオメモリに書き込み、該ビデオメモリに書き込ま
れた画像デ−タを前記表示コントロ−ラにて読み込み、
ディスプレイに表示することを繰り返す画像デ−タ記録
、表示回路において、前記表示コントロ−ラが前記ビデ
オメモリをアクセスするために出力するアドレスを設定
するアドレス変換テ−ブルと、該アドレスにより前記ビ
デオメモリ上での画像デ−タの配置、画像の縦倍表示、
スクロ−ル及び複数の画面表示に対応するアドレスを生
成、制御する画像デ−タ記録、表示回路を提案するもの
である。[Means for Solving the Problems] The present invention has been devised in view of the above-mentioned problems of the conventional art.The present invention has been made in view of the above-mentioned problems of the conventional art. the image data written to the video memory is read by the display controller;
In an image data recording/display circuit that repeatedly displays images on a display, an address conversion table for setting an address to be output by the display controller to access the video memory, and an address conversion table for setting an address to be outputted by the display controller to access the video memory; Arranging the image data on the top, displaying the image at double height,
This invention proposes an image data recording and display circuit that generates and controls addresses corresponding to scrolling and multiple screen displays.

【０００６】[0006]

【作用】本発明では、ビデオメモリ内のメモリのデ−タ
配置の問題、画面の縦倍表示、画面の任意量のスクロ−
ル、及び画面の合成を外部からの画面を表示しながら同
時に行なえることを目的として、表示コントロ−ラが外
部からの画像デ−タをビデオメモリに書き込む時に出力
するアドレスを、画像書き込み用テ−ブルメモリで変換
する。更に、表示コントロ−ラが画像デ−タをビデオメ
モリから読み込む時に出力するアドレスを画像読み込み
用テ−ブルメモリで変換する。[Function] The present invention solves the problem of memory data arrangement within the video memory, displays the screen with double height, and scrolls an arbitrary amount of the screen.
For the purpose of simultaneously displaying an external screen and compositing images, the address output when the display controller writes external image data to the video memory is set to the image writing table. −Convert using bull memory. Furthermore, the address output when the display controller reads image data from the video memory is converted by the image reading table memory.

【０００７】従って、画像書き込み用テ−ブルメモリの
内容をＣＰＵから必要に応じて書き換えることにより、
外部からの画像デ−タをビデオメモリに書き込む時にビ
デオメモリ内での画像デ−タの配置を設定することが出
来る。Therefore, by rewriting the contents of the image writing table memory from the CPU as necessary,
When writing external image data to the video memory, the arrangement of the image data within the video memory can be set.

【０００８】画面の合成を行なうには、ビデオメモリの
中で現在の画面を表示するために使用している領域とは
別の領域を読み出すように、画像読み込み用テ−ブルメ
モリの内容の一部を設定すれば、現在表示している画面
の中に別な画面を合成して表示する。[0008] To perform screen compositing, part of the contents of the image reading table memory is read out from an area other than the area used to display the current screen in the video memory. If you set , another screen will be composited and displayed within the currently displayed screen.

【０００９】更に、上述した画像読み込み用テ−ブルメ
モリの内容を設定することにより、外部からの画像が時
間的に変化するような場合も、画面の一部に別な画面を
合成して表示する。Furthermore, by setting the contents of the image reading table memory described above, even when external images change over time, another screen can be composited and displayed on a part of the screen. .

【００１０】0010

【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は本発明の構成図である。デコーダ（
１）はＣＰＵ（３）から出力されるメモリ読み込み信号
ＣＰＵ−ＲＤ、メモリ書き込み信号ＣＰＵ−ＷＲ、液晶
コントローラ（２）から出力されるメモリ読み込み信号
ＬＣＤＣ−ＲＤ、メモリ書き込み信号ＬＣＤＣ−ＷＲ、
ＣＰＵ３から出力されるアドレスＣＰＵ−ＡＤＲＳ、及
びプログラムで設定されるバス切り替え信号ＳＥＬをデ
コードして、切り替え信号Ｓ１、Ｓ２１、Ｓ２２、Ｓ３
、及びＳ４を出力する為のデコーダである。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram of the present invention. decoder(
1) is a memory read signal CPU-RD output from the CPU (3), a memory write signal CPU-WR, a memory read signal LCDC-RD output from the liquid crystal controller (2), a memory write signal LCDC-WR,
The address CPU-ADRS output from the CPU 3 and the bus switching signal SEL set by the program are decoded to generate switching signals S1, S21, S22, S3.
, and S4.

【００１１】切り替え回路ＳＷ１（８）はデコ−ダ（１
）からの切り替え信号Ｓ１によりビデオメモリ（４）を
液晶コントローラ（２）がアクセスするか、ＣＰＵ（３
）がアクセスするかを決定する。切り替え回路ＳＷ２（
９）はデコ−ダ（１）からの切り替え信号Ｓ２１及びＳ
２２の組合せにより液晶コントローラ（２）またはＣＰ
Ｕ（３）がアクセスすべきテーブルメモリを決定する。 切り替え回路ＳＷ３（１０）はデコ−ダ（１）からの切
り替え信号Ｓ３により、液晶コントローラ（２））また
はＣＰＵ（３）がビデオメモリ（４）をアクセスするか
、ＣＰＵ（３）がアドレス変換テーブルメモリ（５）自
身をアクセスするかを決定する。切り替え回路ＳＷ４（
１１）はデコ−ダ（１）からの切り替え信号Ｓ４により
ビデオメモリ（４）を液晶コントローラ（２）がアクセ
スするか、ＣＰＵ（３）がアクセスするかを決定する。The switching circuit SW1 (8) is connected to the decoder (1
), the video memory (4) is accessed by the liquid crystal controller (2) or the CPU (3
) determines whether to access it. Switching circuit SW2 (
9) are the switching signals S21 and S from the decoder (1).
LCD controller (2) or CP depending on the combination of 22
Determine which table memory U(3) should access. The switching circuit SW3 (10) uses the switching signal S3 from the decoder (1) to determine whether the liquid crystal controller (2) or the CPU (3) accesses the video memory (4), or the CPU (3) accesses the address conversion table. Decide whether to access memory (5) itself. Switching circuit SW4 (
11) determines whether the video memory (4) is to be accessed by the liquid crystal controller (2) or by the CPU (3) based on the switching signal S4 from the decoder (1).

【００１２】以上の構成において、液晶コントローラ（
２）から見たメモリマップはアドレス変換テーブルメモ
リ（５）の内容によりビデオメモリ（４）のデ−タの配
置が決定される。ＣＰＵ（３）から見たメモリマップは
ビデオメモリ（４）、画像読み込み用テーブルメモリ（
６）、及び画像書き込み用テーブルメモリ（７）とがそ
れぞれ別々のアドレスに配置される。In the above configuration, the liquid crystal controller (
In the memory map seen from 2), the arrangement of data in the video memory (4) is determined by the contents of the address conversion table memory (5). The memory map seen from the CPU (3) includes video memory (4), table memory for image reading (
6) and an image writing table memory (7) are arranged at separate addresses.

【００１３】液晶コントローラ（２）がビデオメモリ（
４）をアクセスする場合は、プログラムがＳＥＬを液晶
コントローラ（２）側に設定し、液晶コントローラ（２
）から出力されたアドレスはＳＷ１（８）、ＳＷ２（９
）を通り、データ読み込みの時は画像読み込み用テーブ
ルメモリ（６）に、データ書き込みの時は画像書き込み
用テーブルメモリ（７）に入力される。テーブルメモリ
（５）の出力、即ち変換されたアドレスはＳＷ３（１０
）を通り、ビデオメモリ（４）に入力され、ＳＷ４（１
１）を通して液晶コントローラ（２）が画像データの読
み込み、書き込みを実行する。[0013] The liquid crystal controller (2) has a video memory (
4), the program sets SEL to the LCD controller (2) side, and
) The addresses output from SW1 (8) and SW2 (9
), it is input to the image reading table memory (6) when reading data, and to the image writing table memory (7) when writing data. The output of table memory (5), that is, the converted address is SW3 (10
) is input to the video memory (4), and SW4 (1
1), the liquid crystal controller (2) reads and writes image data.

【００１４】ＣＰＵ（３）がビデオメモリ（４）をアク
セスする場合は、プログラムがＳＥＬをＣＰＵ（３）側
に設定し、ビデオメモリ（４）をアクセスする為のアド
レスを出力する。このアドレスはＳＷ１（８）、ＳＷ２
（９）を通り、アドレス変換テーブルメモリ（５）に入
力されずにＳＷ３（１０）を通り、ビデオメモリ（４）
に入力され、ＳＷ４（１１）を通してＣＰＵ（３）が画
像データの読み込み、書き込みを実行する。When the CPU (3) accesses the video memory (4), the program sets SEL to the CPU (3) side and outputs an address for accessing the video memory (4). This address is SW1 (8), SW2
(9), passes through SW3 (10) without being input to the address conversion table memory (5), and enters the video memory (4).
The CPU (3) reads and writes the image data through SW4 (11).

【００１５】ＣＰＵ（３）がアドレス変換テーブルメモ
リ（５）をアクセスする場合は、プログラムがＳＥＬを
ＣＰＵ（３）側に設定し、アドレス変換テーブルメモリ
（５）をアクセスする為のアドレスを出力する。このア
ドレスはＳＷ１（８）、ＳＷ２（９）を通り、アドレス
変換テーブルメモリ（５）に入力され、ＳＷ３（１０）
を通してＣＰＵ（３）がテーブル内容、即ちアドレス情
報の読み込み、書き込みを実行する。When the CPU (3) accesses the address translation table memory (5), the program sets SEL to the CPU (3) side and outputs the address for accessing the address translation table memory (5). . This address passes through SW1 (8) and SW2 (9), is input to the address conversion table memory (5), and is sent to SW3 (10).
Through this, the CPU (3) reads and writes table contents, that is, address information.

【００１６】本実施例で使用する液晶ディスプレイ（１
２）は前述のように上下２画面に分割されて駆動される
形式のものである。また、ここで使用する液晶コントロ
ーラ（２）には使用する液晶ディスプレイ（１２）に合
わせて上下２画面の動作モードが設定され、画面の上半
分がアクセスされる時には液晶コントローラ（２）から
偶数アドレスが、下半分がアクセスされる時は奇数アド
レスが出力される。[0016] The liquid crystal display (1
2) is of the type that is driven by being divided into two screens, upper and lower, as described above. In addition, the LCD controller (2) used here is set to an upper and lower two-screen operation mode according to the LCD display (12) used, and when the upper half of the screen is accessed, the LCD controller (2) is set to an even-numbered address. However, when the lower half is accessed, an odd address is output.

【００１７】従って、アドレス変換を行わない場合、液
晶ディスプレイ（１２）のピクセルとビデオメモリ（４
）のデータ構成との関係はビデオメモリ（４）の偶数ア
ドレスが画面の上半分に、奇数アドレスが画面の下半分
に対応する。一方、ビデオメモリ（４）の画像データを
ＣＰＵ（３）で処理する場合はＣＰＵ（３）から見て画
像データがビデオメモリ（４）内でアドレスの上で直線
的に配置されている方が扱い易い。Therefore, when address conversion is not performed, the pixels of the liquid crystal display (12) and the video memory (4
), even-numbered addresses of the video memory (4) correspond to the upper half of the screen, and odd-numbered addresses correspond to the lower half of the screen. On the other hand, when image data in the video memory (4) is processed by the CPU (3), it is better for the image data to be arranged linearly on the addresses in the video memory (4) from the perspective of the CPU (3). Easy to handle.

【００１８】この問題を解決する為に画像書き込み用テ
ーブルメモリ（７）及び画像読み込み用テーブルメモリ
（６）にＣＰＵ（３）から見て画像データがアドレスの
上で直線的に配置されるようなアドレステーブルをＣＰ
Ｕ（３）から書き込む。これにより液晶コントローラ（
２）により外部から取り込まれた画像データはビデオメ
モリ（４）に直線的に配置、記憶され、かつ、液晶コン
トローラ（２）によりビデオメモリ（４）から読み出さ
れた画像データは外部からの画面と同じ形式で液晶ディ
スプレイ（１２）に表示される。In order to solve this problem, the image writing table memory (7) and the image reading table memory (6) are arranged so that the image data is arranged linearly on the address as seen from the CPU (3). CP address table
Write from U(3). This allows the LCD controller (
The image data taken in from the outside by 2) is linearly arranged and stored in the video memory (4), and the image data read from the video memory (4) by the liquid crystal controller (2) is stored on the screen from the outside. is displayed on the liquid crystal display (12) in the same format as .

【００１９】次に、外部からの画面を上下縦倍で表示す
る場合は、画像書き込み用テーブルメモリ（７）または
画像読み込み用テーブルメモリ（６）内のアドレスをそ
れぞれ２回ずつ重複して設定する。[0019] Next, when displaying the screen from the outside in a vertically doubled manner, the addresses in the image writing table memory (7) or the image reading table memory (6) are set twice each. .

【００２０】次に、液晶ディスプレイ（１２）に表示さ
れる画面を上下方向にスクロールさせる場合、リング状
にスクロールさせる場合は、画像読み込み用テーブルメ
モリ（６）の内容全体を上下方向に回転させ、シフトさ
せるようにスクロールさせる場合は、画像読み込み用テ
ーブルメモリ（６）の内容全体を上下方向にシフトさせ
、外部からの画面が存在しない領域に対しては全面黒画
素または白画素となる画像データを予め用意して置き、
これをアクセスする為のアドレスを設定する。Next, when scrolling the screen displayed on the liquid crystal display (12) vertically or in a ring shape, rotate the entire contents of the image reading table memory (6) vertically. When scrolling in a shifting manner, the entire contents of the image reading table memory (6) are shifted vertically, and image data that becomes entirely black pixels or white pixels is transferred to areas where there is no external screen. Prepare it in advance,
Set the address to access this.

【００２１】次に、一画面（画面Ａとする）の中に別な
画面（画面Ｂとする）を合成して表示させる場合、予め
ビデオメモリ（４）の別な領域に画面Ｂの画像データを
ＣＰＵ（３）から書き込んで置き、画面Ｂが表示できる
ように画像読み込み用テーブルメモリ（６）の一部を書
き換える。この時、書き換える場所は画面Ａ上で画面Ｂ
を表示させる位置に対応して決定する。そして、画面Ｂ
を表示した後でも画面Ｂに対応したビデオメモリ（４）
の領域の内容をＣＰＵ（３）が変更すれば、それが画面
Ｂに反映される。また、ビデオメモリ（４）の容量が許
す限り複数の画面の合成ができる。Next, when displaying a composite screen (referred to as screen B) within one screen (referred to as screen A), the image data of screen B is stored in a separate area of the video memory (4) in advance. is written from the CPU (3) and a part of the image reading table memory (6) is rewritten so that screen B can be displayed. At this time, the place to rewrite is on screen A and screen B.
Determine according to the position to be displayed. And screen B
Video memory compatible with screen B even after displaying (4)
If the CPU (3) changes the contents of the area, it will be reflected on screen B. Furthermore, multiple screens can be combined as long as the capacity of the video memory (4) allows.

【００２２】以上の点は外部からの画像データのみでな
く、ＣＰＵ３がビデオメモリ４に書き込む画像に関して
も同様の操作を行うことができる。The above-mentioned operations can be performed not only on external image data but also on images written into the video memory 4 by the CPU 3.

【００２３】[0023]

【発明の効果】上下２画面に分割されて駆動されるディ
スプレイを用いた場合でもビデオメモリ内の画像データ
をＣＰＵから見てアドレスの上で直線的に配置すること
ができ画像処理が行い易い。Effects of the Invention Even when using a display that is driven by being divided into two screens, upper and lower, the image data in the video memory can be arranged linearly on addresses as viewed from the CPU, making it easy to perform image processing.

【００２４】外部からの画面が動画の場合でも、縦倍表
示、上下スクロール及び画面の合成ができる。画面の合
成ではビデオメモリ内に記憶されている現在表示中の画
面の画像データを破壊せずに別画面を合成して表示でき
る。画面の合成の例として任意の画面表示、時刻表示、
状態表示が上げられる。[0024] Even if the external screen is a moving image, vertical display, vertical scrolling, and screen compositing can be performed. In screen compositing, another screen can be synthesized and displayed without destroying the image data of the currently displayed screen stored in the video memory. Examples of screen composition include arbitrary screen display, time display,
The status display will be raised.

【図面の簡単な説明】[Brief explanation of the drawing]

【図１】本発明の一実施例における構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１　　　　デコーダ、 ２　　　　液晶コントローラ、 ３　　　　ＣＰＵ、 ４　　　　ビデオメモリ ５　　　　アドレス変換テーブルメモリ、６　　　　画
像読み込み用テーブルメモリ、７　　　　画像書き込み
用テーブルメモリ、８　　　　切り替え回路ＳＷ１、 ９　　　　切り替え回路ＳＷ２、 １０　　　　切り替え回路ＳＷ３、 １１　　　　切り替え回路ＳＷ４、 １２　　　　液晶ディスプレイ1 Decoder, 2 Liquid crystal controller, 3 CPU, 4 Video memory 5 Address conversion table memory, 6 Image reading table memory, 7 Image writing table memory, 8 Switching circuit SW1, 9 Switching circuit SW2, 10 Switching circuit SW3, 11 Switching Circuit SW4, 12 LCD display

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】外部からのビデオ信号を表示コントロ−ラ
が一旦一画面分の画像デ−タとしてビデオメモリに書き
込み、該ビデオメモリに書き込まれた画像デ−タを前記
表示コントロ−ラにて読み込み、ディスプレイに表示す
ることを繰り返す画像デ−タ記録、表示回路において、
前記表示コントロ−ラが前記ビデオメモリをアクセスす
るために出力するアドレスを設定するアドレス変換テ−
ブルと、該アドレスにより前記ビデオメモリ上での画像
デ−タの配置、画像の縦倍表示、スクロ−ル及び複数の
画面表示に対応するアドレスを生成、制御することを特
徴とする画像デ−タ記録、表示回路。Claim 1: A display controller once writes an external video signal into a video memory as image data for one screen, and the image data written to the video memory is transferred to the display controller. In image data recording and display circuits that repeatedly read and display on a display,
an address conversion table for setting an address output by the display controller to access the video memory;
and an address corresponding to arrangement of the image data on the video memory, vertically doubled display, scrolling, and display of a plurality of screens using the address. Data recording and display circuit.
JP2416671A 1990-12-27 1990-12-27 Image data recording and display circuit Pending JPH04232993A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2416671A JPH04232993A (en) 1990-12-27 1990-12-27 Image data recording and display circuit
GB9216543A GB2257599B (en) 1990-12-27 1991-12-24 Recording/displayimg circuit of image data
PCT/JP1991/001750 WO1992012510A1 (en) 1990-12-27 1991-12-24 Image data recording and displaying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2416671A JPH04232993A (en) 1990-12-27 1990-12-27 Image data recording and display circuit

Publications (1)

Publication Number Publication Date
JPH04232993A true JPH04232993A (en) 1992-08-21

Family

ID=18524874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2416671A Pending JPH04232993A (en) 1990-12-27 1990-12-27 Image data recording and display circuit

Country Status (3)

Country Link
JP (1) JPH04232993A (en)
GB (1) GB2257599B (en)
WO (1) WO1992012510A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055673A (en) * 2000-08-07 2002-02-20 Yamaha Corp Display controller and pixel data readout device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3001763B2 (en) * 1994-01-31 2000-01-24 富士通株式会社 Image processing system
JPH08278769A (en) * 1995-04-05 1996-10-22 Citizen Watch Co Ltd Microcomputer
JP3062418B2 (en) 1995-06-02 2000-07-10 キヤノン株式会社 Display device, display system, and display control method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5395528A (en) * 1977-02-02 1978-08-21 Hitachi Ltd Character display unit
JPS5612685A (en) * 1979-07-12 1981-02-07 Tokyo Shibaura Electric Co Twoodimensional image memory system
JPS60121496A (en) * 1984-08-29 1985-06-28 株式会社東芝 Display control system
JPS60121493A (en) * 1984-08-29 1985-06-28 株式会社東芝 Display control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055673A (en) * 2000-08-07 2002-02-20 Yamaha Corp Display controller and pixel data readout device

Also Published As

Publication number Publication date
GB2257599B (en) 1995-07-19
GB9216543D0 (en) 1992-09-23
GB2257599A (en) 1993-01-13
WO1992012510A1 (en) 1992-07-23

Similar Documents

Publication Publication Date Title
US6885377B2 (en) Image data output controller using double buffering
KR100773850B1 (en) Image signal processing circuit and image display apparatus
EP0918278A1 (en) Circuit for simultaneous driving of liquid crystal display panel and television
KR960011828A (en) Display controller
JPH04232993A (en) Image data recording and display circuit
JPS6383798A (en) Contrast display system
JP3290494B2 (en) Phase transition type liquid crystal writing device
JPH08202310A (en) Screen driving circuit
JPH0412393A (en) Liquid crystal display device
JP3862976B2 (en) Display mechanism
JPH08146926A (en) Driving device for liquid crystal display panel
JP2004133283A (en) Picture display device, picture display method, and picture display program
JPH01182886A (en) Liquid crystal display device
JPS62127790A (en) Multiwindow display control system
JPH0535209A (en) Divided screen driving system for liquid crystal display device
JP3862983B2 (en) Display mechanism and computer system
JPS6337388A (en) Continuous image display system
JP4015799B2 (en) Display control apparatus and display control method
JPS60144790A (en) Graphic display unit
JPH03164793A (en) Liquid crystal display device
JPH0429193A (en) Liquid crystal display device
JPH02230213A (en) Liquid crystal display device
JPH0558199B2 (en)
JPS61141484A (en) Image display unit
JPH03235993A (en) Multiwindow display system