JPS60144790A - Graphic display unit - Google Patents

Graphic display unit

Info

Publication number
JPS60144790A
JPS60144790A JP59000180A JP18084A JPS60144790A JP S60144790 A JPS60144790 A JP S60144790A JP 59000180 A JP59000180 A JP 59000180A JP 18084 A JP18084 A JP 18084A JP S60144790 A JPS60144790 A JP S60144790A
Authority
JP
Japan
Prior art keywords
address
input
signal
progression
graphic display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59000180A
Other languages
Japanese (ja)
Inventor
純 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP59000180A priority Critical patent/JPS60144790A/en
Publication of JPS60144790A publication Critical patent/JPS60144790A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はビデオメモリを備えたグラフィックディスプレ
イ装置に関し、特に、該メモリの内容を逐次読出して画
像表示するラスタ疋査方式のグラフィックディスプレイ
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a graphic display device equipped with a video memory, and more particularly to a raster scanning type graphic display device that sequentially reads out the contents of the memory and displays an image. .

従来技術 従来のビデオメモリ付きラスク走査方式グラフィックデ
ィスプレイ装置においては、アドレス制御部としてのカ
ウンタにクロック信号を入力し、このクロック信号によ
りXアドレスを逐次増加させ、Xアドレスの桁上げ信号
によってYア1゛レスを逐次増加させて表示画一面に画
像表示している。
Prior Art In a conventional rask scanning type graphic display device with a video memory, a clock signal is input to a counter serving as an address control section, the X address is sequentially increased by this clock signal, and the Y address is increased by a carry signal of the X address. The number of responses is increased sequentially and the image is displayed on the entire display screen.

すなわち、ビデオメモリからのラスタデータの読出し順
序は一定になっており、このため、表示画面上で画像を
90°、7g0°、 、270°等に回転させたり、ま
た傾き0°、り汐0.?θ°、 /330的”の直線を
軸にして像を反転させたりする場合にはビデオメモリの
内容を全体的に書き改めねばならず、その書替のために
長時間を要する欠点があった。
In other words, the order in which raster data is read from the video memory is fixed, and therefore it is possible to rotate an image on the display screen by 90°, 7g0°, 270°, etc. .. ? When inverting the image around a straight line at θ°, /330, the entire contents of the video memory had to be rewritten, which had the disadvantage of requiring a long time to rewrite. .

発明の目的 従って、本発明の目的は、画像の回転または反転に対し
て長時間を要せずに行なうことのできるグラフィックデ
ィスプレイ装置を提供するにある。
OBJECTS OF THE INVENTION Accordingly, it is an object of the present invention to provide a graphic display device that allows images to be rotated or reversed without requiring a long period of time.

発明の構成 かかる目的を達成するため、本発明によるグラフィック
ディスプレイ装置では、アドレス制御部じに、Xアドレ
スの進行を逐次増加と逐次減少とのいずれかに選択する
手段と、Yアドレスの進行を逐次増加と逐次減少とのい
ずれかに選択する手段と、XアドレスとXアドレスとを
入れ替える手段とが設けられている。
SUMMARY OF THE INVENTION In order to achieve the above object, the graphic display device according to the present invention includes means for selecting the progression of the X address between successive increases and successive decreases, and means for selecting the progression of the Y address successively. Means for selecting either increase or sequential decrease, and means for exchanging the X address and the X address are provided.

発明の作用 かかる構成により、Xアドレスを逐次減少させたり、X
アドレスを減少させり、XアトゞレスとXアドレスとを
入れ換えたりすることカニでき li狙シであるいはこ
れらの組合せにより画像を回11ji:させたり、反転
させたりすることができる。
Effect of the Invention With this configuration, it is possible to sequentially decrease the X address and
The image can be rotated or reversed by decreasing the address, exchanging the X address and the X address, or by a combination of these.

実施例 以下本発明の実施例について図面を用いて説明する。第
1図に、本発明によるグラフィックディスプレイ装置の
ブロック図が示されており、該装置は、アドレス制御部
1と、Xアドレス及びXアドレスを有し、−ラスタデー
タを記憶するようになったビデオメモリ2と、CRT等
の図形表示用タスク走査式表示画面3とを備えており、
アドレス制御部1にはクロック信号が入力され、これに
よりXアドレスが逐次進められ、1だ所定のXアドレス
毎にXアドレスが逐次進められ、ビデオメモリからデー
タが表示画面に送られてラスタ走査により画像表示され
る。
EXAMPLES Hereinafter, examples of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of a graphic display device according to the invention, which device has an address control 1, an X address and an It is equipped with a memory 2 and a task scanning type display screen 3 for displaying graphics such as a CRT.
A clock signal is input to the address control section 1, and the X address is sequentially advanced by the clock signal, and the X address is sequentially advanced every predetermined X address by 1, and data is sent from the video memory to the display screen by raster scanning. The image is displayed.

次に、アドレス制御部10入力側には、Xアドレス逆進
指令信号発生器4と、Xアドレス逆進指令信号発生器5
と、X−Xアドレス進行入替指令信号発生器6とが接続
されており、アドレス制御部1には、Xアドレス逆進指
令信号とXアドレス逆進指令信号とX−Yアドレスコ進
行入替指令信号とが入力される。これらの指令信号が0
°゛であるとアドレス制御部5においてXアドレスもX
アドレスもクロック信号に応じて正常すなわち順方向に
逐次増加する。今、Xアドレス逆進指令信号が°゛/″
になると、Xアドレスは逐次減少して逆方向に進む。こ
のため、表示画面3における画像は裏返しの像(すなわ
ち傾きワθ0の直線(すなわちY軸)に対して反転した
像)となる。棟だ、Yアドレス逆進指令信号″/”にな
ると、Xアドレスは逐次減少して逆方向に進むため、画
面3における画像はX軸に対して反転した像が形成され
る。
Next, on the input side of the address control unit 10, an X address reverse command signal generator 4 and an X address reverse command signal generator 5 are provided.
and an X-X address advance replacement command signal generator 6 are connected, and the address control unit 1 receives an X address reverse command signal, an X address reverse command signal, and an X-Y address advance replacement command signal. is input. These command signals are 0
If ゛, then the address control unit 5 also
Addresses also increase normally, that is, sequentially in the forward direction, in accordance with the clock signal. Now, the X address reverse command signal is °゛/″
, the X address is sequentially decreased and moves in the opposite direction. Therefore, the image on the display screen 3 becomes an inverted image (that is, an image that is reversed with respect to the straight line (that is, the Y axis) with the inclination angle θ0). When the Y-address reverse command signal "/" is reached, the X-address decreases sequentially and moves in the opposite direction, so that the image on the screen 3 is inverted with respect to the X-axis.

X−Xアドレス進行入替信号が“/″になるとXアドレ
スの進行とXアドレス進行とが入れ替わりXアドレス進
行が所定値に達する毎にXアドレスが逐次進行する。一
方表示画面3はラスタ走査されており、読出゛しデータ
を水平方向に逐次表示していく。従って、正常なアドレ
ス進行ではXアドレスに応じて順々に映像化されたデー
タは、X−Xアドレス進行入替信号によって、Xアドレ
スの進行に応じて順々に映し出されていくことになり、
傾きグ5°の直線に対して反転した画像が得られる。更
にこれらの指令信号を組合せることによって、qOo、
 7g00..270°の回転や傾き733°の直線に
対しての反転を得ることができる。以下の表1は表面画
面3に図形” 2 ”を映し出した場合の各指令信号と
画像の状態とを示している。
When the XX address progress switching signal becomes "/", the X address progress and the X address progress are switched, and the X address progresses sequentially every time the X address progress reaches a predetermined value. On the other hand, the display screen 3 is raster scanned, and the read data is sequentially displayed in the horizontal direction. Therefore, in normal address progression, data that is visualized in sequence according to the X address will be displayed in sequence according to the progression of the X address by the XX address progression exchange signal.
An image inverted with respect to a straight line with an inclination of 5° is obtained. Furthermore, by combining these command signals, qOo,
7g00. .. It is possible to obtain a rotation of 270° or a reversal with respect to a straight line with an inclination of 733°. Table 1 below shows each command signal and the state of the image when the figure "2" is projected on the front screen 3.

明lA書の浄書(内容に変更なし) アドレス制御部1の構成は、通常時はクロック信号によ
りXアドレスとXアドレスとを正常すなわち順方向に進
行させて正常な画像を作り出し、Xアドレス逆進指令信
号によりXアドレスを逆方向に進行させ、Xアドレス逆
進指令信号によりXアドレスを逆方向に進行させ、X−
Xアドレス進行入替信号によりXアドレスとXアドレス
の進行を入れ替えることができる限り任意のものでよい
The configuration of the address control unit 1 is that the address control unit 1 normally uses a clock signal to advance the X address in the forward direction to create a normal image, and reverse the X address. The command signal causes the X address to advance in the reverse direction, the X address reverse command signal causes the X address to advance in the reverse direction, and the
Any type may be used as long as the progression of the X address and the X address can be switched by the X address progression exchange signal.

第2図は、このアドレス制御部1の一例を示している。FIG. 2 shows an example of this address control section 1. As shown in FIG.

第一図において、βつのΩ−/データセレクタ11.1
2と2つのアップダウンカウンタ13゜14とによりア
ドレス制御部が構成されており、コー/データセレクタ
11.12は、AとBのλつのデータ入力に対してSの
制御入力の下でAとBに入力された信号が選択的にYに
出力される。
In Figure 1, β Ω-/data selectors 11.1
2 and two up/down counters 13 and 14 constitute an address control section, and the code/data selectors 11 and 12 select A and B under the control input of S for λ data inputs of A and B. The signal input to B is selectively output to Y.

この例では制御端子Sが” o ”のとき、入力Aが出
力Yに出力され、入力Bへの信号は出力されない。
In this example, when the control terminal S is "o", the input A is output to the output Y, and the signal to the input B is not output.

またアップダウンカウンタ13.14は、クロックパル
スが端子CKへ入力され、カウント出力がビデオメモリ
に入力される。D/U端子は、カウンタ12がカウント
を減少させるように作動するが、増加させるように作用
するかを選択できる端子で、端子にO′″が入力される
と増加すなわちアンプカウンタとして働き、”/”が入
力されると減少すなわちダウンカウンタとして働く。ま
たカウンタ12のRC端子は桁上げ(捷たは桁下げ)信
号を出力する。
Further, in the up/down counters 13 and 14, clock pulses are input to terminals CK, and count outputs are input to the video memory. The D/U terminal is a terminal that allows you to select whether the counter 12 operates to decrease or increase the count, and when O''' is input to the terminal, it increases, that is, it functions as an amplifier counter. When "/" is input, the counter 12 decrements, or functions as a down counter.The RC terminal of the counter 12 outputs a carry (skip or carry down) signal.

図示のように、クロック信号は第1のデータセレクタ1
1の入力Aと第一のデータセレクタの入力Bに入力され
る。Xアドレス逆進指令信号は第1のアップダウンカウ
ンタ13のアップダウン端子D/Uに入力される。Xア
ドレス逆進指令信号は第一のアップダウンカウンタ14
のアップダウン端D/Uに入力される。x−yアドレス
進行入替指令信号は第1及び第一データセレクタ11゜
120制御端子Sに入力される。第1データセレクタI
Jの出力Yは第1アツゾダウンカウンタ13のクロック
端子CKへ入力され、その出力15はビデオメモリ2の
XアドレスへF[される。
As shown, the clock signal is transmitted to the first data selector 1
1 and input B of the first data selector. The X address reverse command signal is input to the up/down terminal D/U of the first up/down counter 13. The X address reverse command signal is sent to the first up/down counter 14
The signal is input to the up/down end D/U. The x-y address advance replacement command signal is input to the first and first data selector 11.degree. 120 control terminals S. 1st data selector I
The output Y of J is input to the clock terminal CK of the first Atsuzo down counter 13, and its output 15 is sent to the X address of the video memory 2.

第一データセレクタ12の出力Yは第一アップダウンカ
ウンタ14のクロック端子CKへ入力され、その出力1
6はビデオメモリ2のXアドレスへ入力される。また第
7アツゾダウンカウンタ13の桁上げ端子RCは第一デ
ータセレクタ12の入力Aに接続され、第一アップダウ
ンカウンタ14の桁上げ端子RCは第1データセレクタ
11の入力Bに接続される。
The output Y of the first data selector 12 is input to the clock terminal CK of the first up/down counter 14, and its output 1
6 is input to the X address of the video memory 2. Further, the carry terminal RC of the seventh Atsuzo down counter 13 is connected to the input A of the first data selector 12, and the carry terminal RC of the first up/down counter 14 is connected to the input B of the first data selector 11. .

作動において、各指令信号が°°0″のとき、クロック
信号を入力すると第1セレクタ11を介して第1アンプ
ダウンカウンタ13ヘクロツク信号が入力され、カウン
トアツプする。第一データセレクタ12の入力Bと出力
Yとはオフであるため、第一アップダウンカウンタ14
は第1アツグダウンカウンタの桁上げ信号によってカウ
ントアツプする。従って、ビデオメモリ2には正常なX
、Xアドレス指定が行われる。
In operation, when each command signal is °°0'', when a clock signal is input, the clock signal is input to the first amplifier down counter 13 via the first selector 11 and counts up.Input B of the first data selector 12 and output Y are off, so the first up/down counter 14
is counted up by the carry signal of the first up-down counter. Therefore, video memory 2 contains normal
,X addressing is performed.

Xアドレス逆進指令信号のみが′/″のとき、両データ
セレクタ11.12に変わりはないが、第1アツゾダウ
ンカウンタ13がカウントダウン動作して、Xアドレス
を逆方向に進行させる。このカウンタ13の端子RCか
らの信号(桁下げ信号)は第1アツグダンカウンタ13
をカウントアツプさせる。従って、表1における第5状
態の表示がなされる。
When only the X address reverse command signal is '/'', both data selectors 11 and 12 remain unchanged, but the first Atsuzo down counter 13 counts down and advances the X address in the reverse direction. The signal from the terminal RC of 13 (digit down signal) is sent to the first down counter 13.
count up. Therefore, the fifth state in Table 1 is displayed.

Yアドレス逆進指令信号のみが/″のとき、両データセ
レクタ11.12は変らず、第1アツゾダウンカウンタ
13はアップカウントし、その桁トげ信号によって第1
アツグダウンカウンタ13がカウントダウンする。これ
により火工の第3状態の表示がなされる。
When only the Y address reverse command signal is /'', both data selectors 11 and 12 do not change, the first Atsuzo down counter 13 counts up, and the first down counter 13 counts up by that digit down signal.
The updown counter 13 counts down. This causes the third state of the pyrotechnic to be displayed.

X−Yアドレス進行入替指令信号のみが” / ”のと
きには、第7及び第1アツグダウンカウンタ13.14
はアップカウントする状態にあるが、第1及び第スデー
タセレクタ11.12は入力Bが出力Yに接続され入力
Aはオフにされる点で正常状態とは異なる。従って、ク
ロック信号は第λデータセレクク12を介して第λアツ
ゾダウンカウンク1. /Iに送られこのカウンタ14
をカウントアツプさせる。第1アツグダウンカウンタ1
3に、クロック信号によっては動作せず、第λアツゾダ
ウンタ14の桁上げ信号(RC端)によってカウントア
ツプする。これによってYアドレスの進行がクロック信
号によって逐次性われ、XアドレスはYアドレスが所定
数進む毎に1つずつ進み、これにより、表1の第λ状態
の表示が成される。以上の説明から、明らかなように、
各指令信−7; 111独では勿論1、これらの信号の
組合せによって表1の各状態は第2図の回路によって実
現される。
When only the X-Y address progress switching command signal is "/", the seventh and first up-down counters 13 and 14
is in a state of up-counting, but the first and second data selectors 11.12 differ from the normal state in that the input B is connected to the output Y and the input A is turned off. Therefore, the clock signal is passed through the λ-th data selector 12 to the λ-th down count 1. /I is sent to this counter 14
count up. 1st updown counter 1
3, it does not operate according to the clock signal, but counts up according to the carry signal (RC terminal) of the λ-th undercounter 14. As a result, the progression of the Y address is made sequential by the clock signal, and the X address advances by one each time the Y address advances by a predetermined number, thereby achieving the display of the λ-th state in Table 1. From the above explanation, it is clear that
Each command signal 7; 111 is of course 1, and by the combination of these signals, each state in Table 1 is realized by the circuit shown in FIG.

発明の効果 本発明によれば、ラスク走査方式のグラフィックディス
プレイ装置において、ビデオメモリの内容を招き改める
ことなく、図形の回転、反転を行うことができ、このた
め側面図や上面図を描き易い向きに変えることが短時間
に行われ、図面作成者にとって極めて好ましい。
Effects of the Invention According to the present invention, in a rask-scan type graphic display device, a figure can be rotated or reversed without changing the contents of the video memory, and therefore the side view or top view can be easily drawn in an orientation. This is extremely advantageous for drafters.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるグラフィックディスプレイ装置の
ブロック図、第2図はアドレス制御tτISの一例を示
す回路図である。 1・・・・・・・・アドレス制御部、 2・・・・・・・・・ ビデオメモリ、3 ・・・・・
・表示画面、 11 、12 ・・・・・・データセレクタ、]、 3
 、14・・・・・・アップダウンカウンタ。 示続補正書(方式) 1.事件の表ボ 昭和59年特許願第180号2、発明
の名称 グラフィックディスプレイ装置:(、ネル1止
をする者 事件との関係 出願人 名 称 (549)富士ゼロックス株式会社4、代理人 5、補i1−命令の日付 昭和59年3月27日 、明
細書第7頁の浄書(内容に変更なし)。
FIG. 1 is a block diagram of a graphic display device according to the present invention, and FIG. 2 is a circuit diagram showing an example of address control tτIS. 1...Address control unit, 2...Video memory, 3...
・Display screen, 11, 12...Data selector, ], 3
, 14... Up/down counter. Written amendment (method) 1. Name of the case Patent Application No. 180 of 1980 2, Title of the invention Graphic display device: (, Relationship with the Nell Stopper case) Name of applicant (549) Fuji Xerox Co., Ltd. 4, Agent 5, Assistant i1 - Date of order March 27, 1980, engraving of page 7 of the specification (no change in content).

Claims (1)

【特許請求の範囲】[Claims] 表示画面と、ラスタデータを記憶し、アドレス信号によ
り所定のデータを出力して表示画面に画像を形成するビ
デオメモリと、クロック信号が入力され、ビデオメモリ
にXアドレス信号とXアドレス信号とを与えるアドレス
制御部とを備えたグラフインクディスプレイ装置におい
て、前記アドレス制御部には、Xアドレスの進行を逐次
増加と逐次減少とのいずれかに選択する手段と、Xアド
レスの進行を逐次増加と逐次減少とのいずれかに選択す
る手段と、Xアドレスの進行とXアドレスの進行とを入
れ換える手段とが設けられたことを特徴とするグラフィ
ックディスプレイ装置。
A display screen, a video memory that stores raster data and outputs predetermined data in response to an address signal to form an image on the display screen, and a clock signal is input to provide an X address signal and an X address signal to the video memory. In the graph ink display device comprising an address control unit, the address control unit includes means for selecting the progression of the X address between successive increase and successive decrease; 1. A graphic display device comprising: means for selecting one of the above, and means for switching the progression of the X address and the progression of the X address.
JP59000180A 1984-01-04 1984-01-04 Graphic display unit Pending JPS60144790A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59000180A JPS60144790A (en) 1984-01-04 1984-01-04 Graphic display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59000180A JPS60144790A (en) 1984-01-04 1984-01-04 Graphic display unit

Publications (1)

Publication Number Publication Date
JPS60144790A true JPS60144790A (en) 1985-07-31

Family

ID=11466803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59000180A Pending JPS60144790A (en) 1984-01-04 1984-01-04 Graphic display unit

Country Status (1)

Country Link
JP (1) JPS60144790A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269568A (en) * 1986-05-19 1987-11-24 Canon Inc Image processor
JPS6338986A (en) * 1986-08-05 1988-02-19 富士ゼロックス株式会社 Image memory controller
JPS6335163U (en) * 1986-08-25 1988-03-07

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62269568A (en) * 1986-05-19 1987-11-24 Canon Inc Image processor
JPS6338986A (en) * 1986-08-05 1988-02-19 富士ゼロックス株式会社 Image memory controller
JPS6335163U (en) * 1986-08-25 1988-03-07

Similar Documents

Publication Publication Date Title
US6885377B2 (en) Image data output controller using double buffering
US4168488A (en) Image rotation apparatus
JPH0131195B2 (en)
US5050102A (en) Apparatus for rapidly switching between output display frames using a shared frame gentification memory
JPS60144790A (en) Graphic display unit
JPS6332392B2 (en)
JP3580685B2 (en) Electronic book display control device
JPH04232993A (en) Image data recording and display circuit
JPS62236076A (en) Access system for frame buffer memory
JPS646547Y2 (en)
JPH0588665A (en) Image display controller
JP2990163B1 (en) Memory display
JP2690745B2 (en) Image processing device
JP3139691B2 (en) Digital image processing circuit
JPS644187B2 (en)
JPH0421149Y2 (en)
JP2753349B2 (en) Arbitrary angle rotation image data input / output method, input / output circuit thereof, and electronic file device using the same
JP2858831B2 (en) Bitmap display method
KR920001619B1 (en) Image processing apparatus
JPH10240199A (en) Picture display control device
JPH02232891A (en) Semiconductor memory
JPH0330074A (en) Display screen synthesizing device
JPH01193893A (en) Crt display device
JPH083700B2 (en) Color display screen switching method
JPH0316037B2 (en)