JPH0423020A - 基準信号制御回路 - Google Patents
基準信号制御回路Info
- Publication number
- JPH0423020A JPH0423020A JP2127422A JP12742290A JPH0423020A JP H0423020 A JPH0423020 A JP H0423020A JP 2127422 A JP2127422 A JP 2127422A JP 12742290 A JP12742290 A JP 12742290A JP H0423020 A JPH0423020 A JP H0423020A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- cut
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004913 activation Effects 0.000 claims description 9
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 abstract description 25
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 abstract 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は基準信号が存在する電気回路において、基準信
号の処理に関する。
号の処理に関する。
［従来の技術］
従来の基準信号で動作する電気回路においては、基準信
号源からの信号が常時入力されていた。
号源からの信号が常時入力されていた。
［発明が解決しようとする課題及び目的１しかし、前述
の従来技術では、例えば、特に０ＭＯ３（相補性金属酸
化膜半導体）を高速で動作させた場合などは顕著に、消
費電流が増大するという問題を有する。そこで基準信号
を必要としないときには基準信号を遮断し、消費電流を
抑える必要がある。しかし基準信号を止めているときに
、電気回路の内部データを見にくるような信号が外部か
ら発生した場合（以後外部からのアクセスとする）に動
作を行なうことができないという課題を有する。そこで
本発明は、このような課題を解決するもので、その目的
とするところは、電気回路の動作を止めたいときには基
準信号を遮断することができるが、外部からアクセスの
あったときだけ規準信号源からの信号を受は入れ、命令
を実行し終えると再び基準信号源からの信号を遮断する
基準信号制御１１回路を提供することにある。
の従来技術では、例えば、特に０ＭＯ３（相補性金属酸
化膜半導体）を高速で動作させた場合などは顕著に、消
費電流が増大するという問題を有する。そこで基準信号
を必要としないときには基準信号を遮断し、消費電流を
抑える必要がある。しかし基準信号を止めているときに
、電気回路の内部データを見にくるような信号が外部か
ら発生した場合（以後外部からのアクセスとする）に動
作を行なうことができないという課題を有する。そこで
本発明は、このような課題を解決するもので、その目的
とするところは、電気回路の動作を止めたいときには基
準信号を遮断することができるが、外部からアクセスの
あったときだけ規準信号源からの信号を受は入れ、命令
を実行し終えると再び基準信号源からの信号を遮断する
基準信号制御１１回路を提供することにある。
［課題を解決するための手段］
動作の基準となる基準信号、前記基準信号が必要なとき
に発生する起動信号が存在し、所定のカウント後、出力
を一定状態に保ち、リセット信号により前記一定状態と
反対の状態に出力がリセットするカウンターを有し、前
記基準信号は遮断回路に入力され、前記遮断回路の出力
は、前記カウンターのカウントクロック信号に入力され
、前記カウンター出力は、前記遮断回路のコントロール
信号となり、前記カウンター回路は前記起動信号によっ
てリセットされることを特徴とする。
に発生する起動信号が存在し、所定のカウント後、出力
を一定状態に保ち、リセット信号により前記一定状態と
反対の状態に出力がリセットするカウンターを有し、前
記基準信号は遮断回路に入力され、前記遮断回路の出力
は、前記カウンターのカウントクロック信号に入力され
、前記カウンター出力は、前記遮断回路のコントロール
信号となり、前記カウンター回路は前記起動信号によっ
てリセットされることを特徴とする。
［実施例１
第１図は本発明の基準信号制御回路の１実施例を示すブ
ロック図である。１はカウンター ２は遮断回路である
。起動信号をＬレベルにするとカウンター１からはＬレ
ベルが出力され、遮断回路２のコントロール入力にはＬ
レベルカτ入力され、遮断回路はアクティブとなり、基
準信号ＣＬＫ２を出力する。起動信号をＨレベルにする
と、カウンター１に設定されているカウント数をカウン
トした後、カウンター１はＨレベルを出力し、遮断回路
２のコントロール入力にはＨレベル力で入力され、基準
信号ＣＬＫＩは遮断される。第２図は第１図の電気回路
図の一例である。３はＤタイプフリップフロップで構成
された３ビツトカウンターである。４は状態を保持する
ためのＤタイラフ１）ツブフロップである。
ロック図である。１はカウンター ２は遮断回路である
。起動信号をＬレベルにするとカウンター１からはＬレ
ベルが出力され、遮断回路２のコントロール入力にはＬ
レベルカτ入力され、遮断回路はアクティブとなり、基
準信号ＣＬＫ２を出力する。起動信号をＨレベルにする
と、カウンター１に設定されているカウント数をカウン
トした後、カウンター１はＨレベルを出力し、遮断回路
２のコントロール入力にはＨレベル力で入力され、基準
信号ＣＬＫＩは遮断される。第２図は第１図の電気回路
図の一例である。３はＤタイプフリップフロップで構成
された３ビツトカウンターである。４は状態を保持する
ためのＤタイラフ１）ツブフロップである。
基準信号源からはＣＬＫＩが常に入力されてｌ、＞る。
起動信号をＬレベルにすると、３ビ・ソトカウンター３
、Ｄタイプフリップフロップ４はリセットされる。リセ
ットされたＤタイプフリ・ツブフロップ４からはＬレベ
ルが出力され、遮断回路２のコントロール入力にはＬレ
ベルが入力され遮断回路２はアクティブとなりＣＬＫ２
を出力する。第３図に起動信号をＨレベルにし、ＣＬＫ
Ｉを遮断するときのタイミングチャートを示す。起動信
号をＨにすると３ビツトカウンター３、Ｄタイプフリッ
プフロップ４のリセットが解除されカウンター３がカウ
ントを開始する。所定のカウント数で１１１２のＤタイ
プフリップフロップ４のＣＬＫ入力に立ち上がり信号を
入力することにより、Ｄタイプフリップフロップ４はＨ
を出力し、遮断ゲート２によりＣＬＫＩを遮断する。
、Ｄタイプフリップフロップ４はリセットされる。リセ
ットされたＤタイプフリ・ツブフロップ４からはＬレベ
ルが出力され、遮断回路２のコントロール入力にはＬレ
ベルが入力され遮断回路２はアクティブとなりＣＬＫ２
を出力する。第３図に起動信号をＨレベルにし、ＣＬＫ
Ｉを遮断するときのタイミングチャートを示す。起動信
号をＨにすると３ビツトカウンター３、Ｄタイプフリッ
プフロップ４のリセットが解除されカウンター３がカウ
ントを開始する。所定のカウント数で１１１２のＤタイ
プフリップフロップ４のＣＬＫ入力に立ち上がり信号を
入力することにより、Ｄタイプフリップフロップ４はＨ
を出力し、遮断ゲート２によりＣＬＫＩを遮断する。
第４図に起動信号がＨレベルとなりＣＬＫＩを遮断した
状態で、外部から動作の基準となる基準信号（以（＆
ＣＬ Ｋと呼ぶ）を必要とするアクセスが発生した場合
のタイミングチャートを示す。外部からアクセスが生じ
た場合でＣＬＫを必要とする時は起動信号にＬレベルパ
ルスを一発入れてやる。その立ち下がりで、３ビツトカ
ウンター３とＤタイプフリップフロップ４がリセットさ
れ、Ｄタイプフリップフロップ４からはＬレベルが出力
され、遮断回路２の遮断が解除され、ＣＬＫＩが入力さ
れるようになる。起動信号の立ち上がりより、３ビツト
カウンター３とＤタイプフリップフロップ４のリセット
が解除され、カウントが始まる。外部からのアクセスに
対してその命令を実行するのに十分な数の所定のカウン
ト数で（この場合は８発）後段のＤタイプフリップフロ
ップ４のＣＬＫ入力に、立ち上がり信号を入力すること
により、Ｄタイプフリップフロップ４はＨを出力し、Ｈ
をコントロール入力した遮断ゲート１はＣＬＫｌを遮断
する。
状態で、外部から動作の基準となる基準信号（以（＆
ＣＬ Ｋと呼ぶ）を必要とするアクセスが発生した場合
のタイミングチャートを示す。外部からアクセスが生じ
た場合でＣＬＫを必要とする時は起動信号にＬレベルパ
ルスを一発入れてやる。その立ち下がりで、３ビツトカ
ウンター３とＤタイプフリップフロップ４がリセットさ
れ、Ｄタイプフリップフロップ４からはＬレベルが出力
され、遮断回路２の遮断が解除され、ＣＬＫＩが入力さ
れるようになる。起動信号の立ち上がりより、３ビツト
カウンター３とＤタイプフリップフロップ４のリセット
が解除され、カウントが始まる。外部からのアクセスに
対してその命令を実行するのに十分な数の所定のカウン
ト数で（この場合は８発）後段のＤタイプフリップフロ
ップ４のＣＬＫ入力に、立ち上がり信号を入力すること
により、Ｄタイプフリップフロップ４はＨを出力し、Ｈ
をコントロール入力した遮断ゲート１はＣＬＫｌを遮断
する。
これにより、本発明の基準信号制御回路を、他の基準信
号を動作の基準とする電気回路に内蔵することにより、
消費電流低減のためＣＬＫを遮断することができる。し
かし、ＣＬＫを遮断しているときでも、外部からアクセ
スがあった場合にはＣＬＫの遮断を解除し、その命令を
実行し、再びＣＬＫを遮断することができる。
号を動作の基準とする電気回路に内蔵することにより、
消費電流低減のためＣＬＫを遮断することができる。し
かし、ＣＬＫを遮断しているときでも、外部からアクセ
スがあった場合にはＣＬＫの遮断を解除し、その命令を
実行し、再びＣＬＫを遮断することができる。
第５図に本発明の基準信号制御回路を用いて回路を構成
した一実施例を示す。５は水晶振動子を用いた発振回路
である基準信号源。６はＣＰ Ｕ。
した一実施例を示す。５は水晶振動子を用いた発振回路
である基準信号源。６はＣＰ Ｕ。
７はソフトウェアの指定に従いあらかじめＲＡＭに色デ
ータを書き込んでおき、その後はアドレスを指定し、任
意のデータをＤ／Ａコンバーター（以（ｉ Ｄ Ａ Ｃ
と呼ぶ）に送り、アナログ信号にしてＣＲＴに入力する
半導体装置であり以後ビデオＤＡＣと呼ぶ。８はＣＲＴ
、本発明の基準信号制御回路は、ビデオＤＡＣ７の中に
内蔵されている。
ータを書き込んでおき、その後はアドレスを指定し、任
意のデータをＤ／Ａコンバーター（以（ｉ Ｄ Ａ Ｃ
と呼ぶ）に送り、アナログ信号にしてＣＲＴに入力する
半導体装置であり以後ビデオＤＡＣと呼ぶ。８はＣＲＴ
、本発明の基準信号制御回路は、ビデオＤＡＣ７の中に
内蔵されている。
スイッチＰはＣＲＴの電源をＯＮ、ＯＦＦするスイッチ
で、その信号はビデオＤＡＣ７のコントロール回路に入
力されている。スイッチＰを押すとＣＲＴは０ＮＬＨ（
Ｈｉｇｈ）レベルが出力される。コントロール回路にお
いてはＮＯＲゲートに入力しＬレベルにして起動信号と
して基準信号制御回路に入力している。したがって基準
信号ＣＬＫＩはコントロール部、ＲＡＭ部、ＤＡＣ部に
供給され、通常の画面表示動作をおこなう。しかし、消
費電力等の問題から表示を止めたい場合には、スイッチ
ＰをＬレベルにすることにより、第３図によりＣＬＫＩ
は遮断ゲート１により遮断され、コントロール部、ＲＡ
Ｍ部、ＤＡＣ部は動作を中止する。
で、その信号はビデオＤＡＣ７のコントロール回路に入
力されている。スイッチＰを押すとＣＲＴは０ＮＬＨ（
Ｈｉｇｈ）レベルが出力される。コントロール回路にお
いてはＮＯＲゲートに入力しＬレベルにして起動信号と
して基準信号制御回路に入力している。したがって基準
信号ＣＬＫＩはコントロール部、ＲＡＭ部、ＤＡＣ部に
供給され、通常の画面表示動作をおこなう。しかし、消
費電力等の問題から表示を止めたい場合には、スイッチ
ＰをＬレベルにすることにより、第３図によりＣＬＫＩ
は遮断ゲート１により遮断され、コントロール部、ＲＡ
Ｍ部、ＤＡＣ部は動作を中止する。
ＣＰＵからＲＡＭなどへＣＬＫの必要なアクセスが生じ
た場合、起動信号にＬレベルパルスを入れてやらなけれ
ばならない。したがってアクセス信号をＨレベルパルス
にしてスイッチＰと同じＮＯＲゲートの別の入力にアク
セス信号を入力している。このアクセス信号の発生経路
は、基準信号源からのＣＬＫにはなんら依存しない信号
である。
た場合、起動信号にＬレベルパルスを入れてやらなけれ
ばならない。したがってアクセス信号をＨレベルパルス
にしてスイッチＰと同じＮＯＲゲートの別の入力にアク
セス信号を入力している。このアクセス信号の発生経路
は、基準信号源からのＣＬＫにはなんら依存しない信号
である。
したがってＣＰＵからアクセス信号が発生した場合は、
第４図のタイミングチャートにしたがってその命令は実
行される。ただし、ＣＰＵのアクセスに対してその命令
を実行するのに十分な数のＣＬＫがはいるようにカウン
ター１は設定しである。
第４図のタイミングチャートにしたがってその命令は実
行される。ただし、ＣＰＵのアクセスに対してその命令
を実行するのに十分な数のＣＬＫがはいるようにカウン
ター１は設定しである。
以上により、例えば科学技術計算などのように、膨大な
量の計算をさせるような場合には、ＣＰＵの能力によっ
てはかなり長い時間がかかる場合があるが、そのように
画面表示がいっさい変すらないような時には、消費電流
低減のため、基準信号を入力段で遮断し、半導体装置の
動作を止め、ＣＲＴ等の表示を止めることができる。し
かし、その計算中に例えばＲＡＭの内容を見にくるよう
な命令が発生したときには、遮断を解除し、ＣＬＫを入
力し、命令を実行し終えると再びＣＬＫを遮断するので
、その計算をストップさせることなく消費電流を抑える
ことができる。
量の計算をさせるような場合には、ＣＰＵの能力によっ
てはかなり長い時間がかかる場合があるが、そのように
画面表示がいっさい変すらないような時には、消費電流
低減のため、基準信号を入力段で遮断し、半導体装置の
動作を止め、ＣＲＴ等の表示を止めることができる。し
かし、その計算中に例えばＲＡＭの内容を見にくるよう
な命令が発生したときには、遮断を解除し、ＣＬＫを入
力し、命令を実行し終えると再びＣＬＫを遮断するので
、その計算をストップさせることなく消費電流を抑える
ことができる。
また、起動信号をコントロールする事により、画面の一
部だけを表示させて、計算状態を見ることもできる。
部だけを表示させて、計算状態を見ることもできる。
［発明の効果］
以上述べたように本発明によれば、ＣＬＫを必要としな
いときには、ＣＬＫを入力しないので、消費電流を抑え
ることができる。また、外部からアクセスにきた場合、
そのときだけＣＬＫを人力し、その命令を実行し終える
と、再度ＣＬＫを遮断するので、プログラムの走行を止
めずに、消費電流を抑えることができる。また、表示を
目的とする電気回路などの場合には、起動信号をコント
ロールする事により、画面の一部だけを表示させること
もできる。
いときには、ＣＬＫを入力しないので、消費電流を抑え
ることができる。また、外部からアクセスにきた場合、
そのときだけＣＬＫを人力し、その命令を実行し終える
と、再度ＣＬＫを遮断するので、プログラムの走行を止
めずに、消費電流を抑えることができる。また、表示を
目的とする電気回路などの場合には、起動信号をコント
ロールする事により、画面の一部だけを表示させること
もできる。
第１図は本発明による基準信号制御回路のブロック図。
第２図は本発明による基準信号制御回路の電気回路図。
第３図は起動信号ＬレベルからＨレベルにして通常表示
状態から表示ＯＦＦ状態にはいるときのタイミングチャ
ート図。第４図は表示ＯＦＦ状態に入っているときにＣ
ＰＵからアクセスにきたときのタイミングチャート図。 第５図は本発明の基準信号制御回路を用いた一実施例図
。 １・・・カウンター ２・・・遮断回路 ３・・・３ビツトカウンター ４・・・Ｄタイプフリップフロップ ５・・・基準信号源 ６・・・ＣＰＵ ７− ・−Ｖｉ ｄｅｏＤＡＣ ８・・・ＣＲＴ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他１名 第 図
状態から表示ＯＦＦ状態にはいるときのタイミングチャ
ート図。第４図は表示ＯＦＦ状態に入っているときにＣ
ＰＵからアクセスにきたときのタイミングチャート図。 第５図は本発明の基準信号制御回路を用いた一実施例図
。 １・・・カウンター ２・・・遮断回路 ３・・・３ビツトカウンター ４・・・Ｄタイプフリップフロップ ５・・・基準信号源 ６・・・ＣＰＵ ７− ・−Ｖｉ ｄｅｏＤＡＣ ８・・・ＣＲＴ 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他１名 第 図
Claims (1)
- 動作の基準となる基準信号、前記基準信号が必要なとき
に発生する起動信号が存在し、所定のカウント後、出力
を一定状態に保ち、リセット信号により前記一定状態と
反対の状態に出力がリセットするカウンターを有し、前
記基準信号は遮断回路に入力され、前記遮断回路の出力
は、前記カウンターのカウントクロック信号に入力され
、前記カウンター出力は、前記遮断回路のコントロール
信号となり、前記カウンター回路は前記起動信号によっ
てリセットされることを特徴とする基準信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127422A JPH0423020A (ja) | 1990-05-17 | 1990-05-17 | 基準信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127422A JPH0423020A (ja) | 1990-05-17 | 1990-05-17 | 基準信号制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0423020A true JPH0423020A (ja) | 1992-01-27 |
Family
ID=14959570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127422A Pending JPH0423020A (ja) | 1990-05-17 | 1990-05-17 | 基準信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423020A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0698643A2 (en) | 1994-08-23 | 1996-02-28 | Dai Nippon Toryo Co., Ltd. | Antifouling paint composition |
-
1990
- 1990-05-17 JP JP2127422A patent/JPH0423020A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0698643A2 (en) | 1994-08-23 | 1996-02-28 | Dai Nippon Toryo Co., Ltd. | Antifouling paint composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3460736B2 (ja) | クロック制御回路 | |
| JPH0423020A (ja) | 基準信号制御回路 | |
| JPH08286647A (ja) | 表示装置の画面焼き付け防止方法及び装置 | |
| JPH05313778A (ja) | マイクロコンピュータ | |
| JP2642566B2 (ja) | システムコントローラのクロック再発生回路 | |
| JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
| JPS59106005A (ja) | プログラマブル・コントロ−ラ | |
| JPH0863116A (ja) | 表示制御装置及び表示制御方法 | |
| JPH0683985A (ja) | Ｐｗｍ信号出力機能付きシングルチップ・マイクロコンピュータ | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| KR100246628B1 (ko) | 클럭없이동작하는카운터연산장치 | |
| KR950001589B1 (ko) | 화면 데이타 콘트롤시 좌표(x,y)의 자동 증가 콘트롤 로직회로 | |
| JP2003108433A (ja) | データ処理装置 | |
| JPH04178713A (ja) | マイクロコンピュータ | |
| JPH03288190A (ja) | 表示コントローラアクセス制御回路 | |
| JPH03211912A (ja) | Ｄ型フリップ・フロップ | |
| JPH0635427A (ja) | 画像表示装置 | |
| JPH02304481A (ja) | 表示制御装置 | |
| JPS61184860A (ja) | 半導体集積回路 | |
| JPH01227264A (ja) | 外部記憶装置のモータ起動・停止法 | |
| JPH04156649A (ja) | 割り込み制御回路 | |
| JPH0415687A (ja) | 表示装置制御回路 | |
| JPH01140246A (ja) | 論理シミュレータ | |
| JPH04107792A (ja) | マイクロコンピュータ | |
| JPH1011415A (ja) | マイクロコンピュータにおけるクロック切替方法及びマイクロコンピュータにおけるクロック切替回路 |