KR100246628B1 - 클럭없이동작하는카운터연산장치 - Google Patents

클럭없이동작하는카운터연산장치 Download PDF

Info

Publication number
KR100246628B1
KR100246628B1 KR1019970008651A KR19970008651A KR100246628B1 KR 100246628 B1 KR100246628 B1 KR 100246628B1 KR 1019970008651 A KR1019970008651 A KR 1019970008651A KR 19970008651 A KR19970008651 A KR 19970008651A KR 100246628 B1 KR100246628 B1 KR 100246628B1
Authority
KR
South Korea
Prior art keywords
counter
value
selection signal
count
current value
Prior art date
Application number
KR1019970008651A
Other languages
English (en)
Other versions
KR19980073409A (ko
Inventor
노갑선
박정우
안치홍
정재훈
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019970008651A priority Critical patent/KR100246628B1/ko
Publication of KR19980073409A publication Critical patent/KR19980073409A/ko
Application granted granted Critical
Publication of KR100246628B1 publication Critical patent/KR100246628B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/498Computations with decimal numbers radix 12 or 20. using counter-type accumulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 클럭없이 동작하는 카운터 연산장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 종래의 카운터 연산장치와 달리 연산을 위한 별도의 클럭이 필요 없으며, 이에 따라 고속의 로직연산이 가능한 카운터 연산장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 제어부에서 카운트 방향과 카운트 여부를 결정하여 해당 버퍼선택신호를 발생시키고, 증가값 제공부는 외부로부터 카운터의 현재값과 제1 카운트 단위를 입력받아 카운터의 현재값을 제1 카운트 단위(f)만큼 증가시켜 저장하고 있다가 제어부로부터 입력되는 버퍼선택신호(SI)가 온(ON)되면 저장되어 있는 증가값을 출력하며, 감소값 제공부는 외부로부터 카운터의 현재값과 제2 카운트 단위를 입력받아 카운터의 현재값을 제2 카운트 단위만큼 감소시켜 저장하고 있다가 제어부로부터 입력되는 버퍼선택신호(SD)가 온(ON)되면 저장되어 있는 감소값을 출력함으로써, 클럭없이 고속의 로직 연산을 수행한다.
4. 발명의 중요한 용도
본 발명은 산업용 제어설비의 로직연산장치 등에 이용됨.

Description

클럭없이 동작하는 카운터 연산장치{Clock less counter}
본 발명은 산업용 제어설비들에 널리 쓰이는 로직연산장치를 구성하는 여러 요소중 연산에 별도의 클럭이 필요한 종래의 카운터 연산장치가 가지는 시간지연의 문제를 해결한 클럭이 필요없는 카운터 연산장치에 관한 것이다.
일반적으로 DCS(Distributed Control System)의 로직제어모듈, 범용 PLC(Programmable Logic Controller) 등과 같은 산업용 제어설비들은 주어진 입출력 신호들을 논리곱 게이트(AND), 논리합 게이트(OR) 및 인버터(NOT) 등의 로직 연산자로 처리하거나, 주어진 입출력 신호들로 카운터나 타이머, 카운터레지스터 및 드럼 프로그래머 등을 동작시켜 원하는 순차제어를 수행한다.
이러한 로직연산은 소프트웨어를 사용하여 구현할 수도 있으나 대부분의 경우에는 고속동작이 요구됨으로 전용의 로직연산 하드웨어를 구비하게 된다. 이러한 로직연산 하드웨어는 일반적으로 프로그램 메모리, 입출력 데이타 메모리 및 연산장치로 구성되며, 동작의 형태는 일반적인 중앙처리부(CPU)와 유사하여 다음과 같은 동작을 반복하게 된다.
(ㄱ) 프로그램 메모리로부터 로직연산명령을 읽어내어
(ㄴ) 명령어에 따라 입출력 데이타 메모리로부터 입출력 데이타를 읽어
(ㄷ) 명령에 따라 연산 처리한 후에
(ㄹ) 입출력 데이타 메모리에 결과를 쓰는 동작
이러한 동작은 일반적으로 한 번의 시스템 클럭으로 이루어지며, 시스템 클럭의 상승에지에서 (ㄱ)의 동작이 이루어지고, 상승되어 있는 동안 (ㄴ),(ㄷ)의 동작이 이루어지며, 하강에지에서 (ㄹ)의 동작이 이루어지게 된다.
그러나, 이러한 로직연산장치를 구성하는 여러 요소중 현존하는 일반적인 카운터로 카운터 연산장치를 구성하는 경우에는 논리곱 게이트(AND), 논리합 게이트(OR) 및 인버터(NOT) 등의 로직연산자와는 달리 동작에 반드시 별도의 클럭이 필요하며, 카운터는 이러한 클럭의 상승에지 또는 하강에지에서 증가 또는 감소하게 된다. 즉, 현존 카운터는 다음과 같은 단계로 동작한다.
(a) 카운터의 현재값을 로드하고
(b) 클럭의 에지 및 증감을 결정하는 입력을 판단하여
(c) 카운터를 증가 또는 감소시키는 클럭을 발생시켜 카운트를 수행한다.
따라서, 현존 카운터 연산장치는 최소한 카운터의 현재값을 로드하고 클럭을 발생시키는 두 가지 동작에서 최소한 두 개의 또 다른 클럭을 필요로 함으로 카운터 연산에는 일반적인 논리곱 게이트(AND), 논리합 게이트(OR) 및 인버터(NOT) 등의 로직연산자와는 달리 3배의 처리시간이 필요한 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 종래의 카운터 연산장치와는 달리 연산을 위한 별도의 클럭이 필요 없으며, 이에 따라 고속의 로직 연산이 가능한 카운터 연산장치를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 클럭없이 동작하는 카운터 연산장치의 바람직한 일실시예의 구성도.
도 2 는 본 발명에 따른 제어부의 로직테이블에 대한 일예시도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 제어부 200 : 현재값 제공부
201,302,402 : 데이타 버퍼 300 : 증가값 제공부
301,401 : 감 가산기 400 : 감소값 제공부
상기 목적을 달성하기 위하여 본 발명은, 클럭없이 동작하는 카운터 연산장치에 있어서, 카운트 방향과 카운트 여부를 결정하여 해당 선택신호를 발생시키기 위한 제어 수단; 및 외부로부터 카운터의 현재값(e)과 제1 카운트 단위(f)를 입력받아 카운터의 현재값을 상기 제1 카운트 단위(f)만큼 증가시켜 저장하고 있다가 상기 제어 수단으로부터 입력되는 선택신호(SI)에 따라 상기 저장되어 있는 증가값을 출력하기 위한 증가값 제공 수단을 포함하는 것을 특징으로 한다.
또한, 상기 본 발명은, 외부로부터 카운터의 현재값(e)와 제2 카운트 단위(f')를 입력받아 카운터의 현재값을 상기 제2 카운트 단위(f')만큼 감소시켜 저장하고 있다가 상기 제어 수단으로부터 입력되는 선택신호(SD)에 따라 상기 저장되어 있는 감소값을 출력하기 위한 감소값 제공 수단; 및 외부로부터 카운터의 현재값(e)을 입력받아 저장하고 있다가 상기 제어 수단으로부터 입력되는 선택신호(SC)에 따라 상기 저장되어 있는 현재값을 그대로 출력하기 위한 현재값 제공 수단을 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 클럭없이 동작하는 카운터 연산장치의 바람직한 일실시예의 구성도로서, 도면에서 "100"은 카운트 연산에 필요한 방향입력, 에지선택입력, 카운트펄스입력의 과거값 및 현재값으로부터 버퍼선택신호를 발생시키는 제어부, "200"은 카운터의 현재값을 입력으로 하여 자신의 버퍼선택신호가 온(ON)되면 카운터의 현재값을 제공하는 현재값 제공부, "300"은 카운터의 현재값을 입력으로 하여 자신의 버퍼선택신호가 온(ON)되면 한 단위만큼 현재값을 증가시킨 값을 제공하는 증가값 제공부, "400"은 카운터의 현재값을 입력으로 하여 자신의 버퍼선택신호가 온(ON)되면 한 단위만큼 현재값을 감소시킨 값을 제공하는 감소값 제공부, "201,302,402"는 데이타 버퍼, "301,401"은 감 가산기를 각각 나타낸다.
다음으로, 로직 연산을 위한 클럭이 필요없는 카운터 연산장치의 동작을 살펴보면 다음과 같다.
먼저, 제어부(100)는 현재까지의 로직연산결과에서 발생된 방향입력, 에지선택입력, 카운트펄스입력의 과거값 및 카운트펄스입력의 현재값과 같은 제어입력신호를 처리하여 각각 현재값 제공부(200), 증가값 제공부(300) 및 감소값 제공부(400)를 선택하는 버퍼선택신호를 만들어 낸다. 이와 동시에 카운터 연산장치의 현재값 제공부(200)는 카운터의 현재값을 입력받아 현재값을 준비하며, 증가값 제공부(300)는 카운터의 현재값을 입력으로 하여 감가산기(301)를 이용하여 한 단위만큼 현재값을 증가시킨 값을 준비하며, 감소값 제공부(400)는 카운터의 현재값을 입력받아 감가산기(401)를 이용하여 한 단위만큼 현재값을 감소시킨 값을 준비하게 된다. 다음으로 제어부(100)의 연산결과에 따라 만들어진 버퍼선택신호가 발생하면 현재값, 증가값, 감소값 중 어느 하나가 상기 버퍼선택신호에 따라 선택되어 출력된다. 이와 같은 방식으로 본 발명에 의한 카운트 연산장치는 클럭이 없이도 카운트 연산결과를 얻을 수 있게 된다. 이러한 카운터 연산은 종래 방법과 같은 부가적인 클럭이 없이 모두 단순한 로직으로 처리되므로 처리시간은 로직회로의 순수한 처리시간만이 소요될 뿐이다. 결국 본 발명에 의한 클럭없는 카운터 연산장치는 종래의 카운터 연산장치에 비하여 매우 고속으로 카운터 연산을 수행할 수 있다.
다음으로, 상기와 같은 로직연산을 위한 클럭이 필요없는 카운터 연산장치의 구성 및 동작을 도 1 과 도 2 를 참조하여 상세히 살펴보면 다음과 같다.
먼저, 본 발명에 따른 로직연산을 위한 클럭이 필요없는 카운터 연산장치의 제어부(100)는 현재까지의 로직연산결과로부터 각각 방향입력 a, 에지선택입력 b, 카운트펄스입력의 과거값 c, 카운트펄스입력의 현재값 d 등의 제어입력신호를 입력받아 연산처리결과에 따라 각각 현재값 제공부(200)를 선택하는 현재값 버퍼선택신호 SC, 증가값 제공부(300)를 선택하는 증가값 버퍼선택신호 SI, 감소값 제공부(400)를 선택하는 감소값 버퍼선택신호 SD를 발생시키게 된다. 이때, 버퍼선택신호의 발생 방법은 도 2 와 같은 로직 테이블에 의한 발생이 가능하다.
이와 함께 카운터 연산장치의 현재값 제공부(200)는 외부로부터 카운터의 현재값 e를 입력받아 데이타 버퍼(201)에 저장하고 있다가 자신의 버퍼선택신호 SC가 온(ON)되면 저장되어 있는 카운터의 현재값을 그대로 출력하여 제공한다.
그리고, 카운터 연산장치의 증가값 제공부(300)는 외부로부터 카운터의 현재값 e와 카운트 단위 f를 입력받아 감 가산기(301)를 통하여 카운트 단위 f만큼 카운터의 현재값을 증가시켜 데이타 버퍼(302)에 저장하고 있다가 자신의 버퍼선택신호 SI가 온(ON)되면 저장되어 있는 증가값을 출력하여 제공한다.
한편, 카운터 연산장치의 감소값 제공부(400)는 외부로부터 카운터의 현재값 e와 카운트 단위 f'를 입력받아 감 가산기(401)를 통하여 카운트 단위 f'만큼 카운터의 현재값을 감소시켜 데이타 버퍼(402)에 저장하고 있다가 자신의 버퍼선택신호 SD가 온(ON)되면 저장되어 있는 감소값을 출력하여 제공하게 된다.
따라서, 연산결과에 따라 만들어진 버퍼선택신호가 발생하면 본 발명에 의한 카운터 연산장치는 현재값, 증가값 및 감소값 중 어느 하나를 선택하여 출력하게 되어, 결국 클럭이 없이도 카운터 연산결과 e'를 얻을 수 있게 된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기와 같이 구성되어 동작하는 본 발명은, 종래의 카운터 연산장치와는 달리 연산을 위한 별도의 클럭이 필요하지 않으며, 연산과정 전체가 모두 단순한 로직으로만 처리되므로 연산을 위한 처리시간이 로직회로의 순수한 전달지연시간뿐이어서 종래의 카운터 연산장치에 비하여 매우 고속으로 카운터 연산을 수행할 수 있는 효과가 있다.

Claims (7)

  1. 클럭없이 동작하는 카운터 연산장치에 있어서,
    카운트 방향과 카운트 여부를 결정하여 해당 선택신호를 발생시키기 위한 제어 수단; 및
    외부로부터 카운터의 현재값(e)과 제1 카운트 단위(f)를 입력받아 카운터의 현재값을 상기 제1 카운트 단위(f)만큼 증가시켜 저장하고 있다가 상기 제어 수단으로부터 입력되는 선택신호(SI)에 따라 상기 저장되어 있는 증가값을 출력하기 위한 증가값 제공 수단
    을 포함하는 카운터 연산장치.
  2. 제 1 항에 있어서,
    외부로부터 카운터의 현재값(e)와 제2 카운트 단위(f')를 입력받아 카운터의 현재값을 상기 제2 카운트 단위(f')만큼 감소시켜 저장하고 있다가 상기 제어 수단으로부터 입력되는 선택신호(SD)에 따라 상기 저장되어 있는 감소값을 출력하기 위한 감소값 제공 수단
    을 더 포함하는 카운터 연산장치.
  3. 제 2 항에 있어서,
    외부로부터 카운터의 현재값(e)을 입력받아 저장하고 있다가 상기 제어 수단으로부터 입력되는 선택신호(SC)에 따라 상기 저장되어 있는 현재값을 그대로 출력하기 위한 현재값 제공 수단
    을 더 포함하는 카운터 연산장치.
  4. 제 3 항에 있어서,
    상기 제어 수단은,
    현재까지의 로직연산결과로부터 방향입력, 에지선택입력, 카운트펄스입력의 과거값 및 카운트펄스입력의 현재값을 입력받아 연산처리하여 상기 현재값 제공 수단을 선택하는 현재값 버퍼선택신호(SC)를 상기 현재값 제공 수단으로 출력하고, 상기 증가값 제공 수단을 선택하는 증가값 버퍼선택신호(SI)를 상기 증가값 제공 수단으로 출력하며, 상기 감소값 제공 수단을 선택하는 감소값 버퍼선택신호(SD)를 상기 감소값 제공 수단으로 출력하는 것을 특징으로 하는 카운터 연산장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 현재값 제공 수단은,
    버퍼로 구성된 것을 특징으로 하는 카운터 연산장치.
  6. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 증가값 제공 수단은,
    외부로부터 카운터의 현재값(e)과 상기 제1 카운트 단위(f)를 입력받아 상기 제1 카운트 단위(f)만큼 카운터의 현재값을 증가시키는 감 가산기; 및
    상기 감 가산기로부터 증가값을 입력받아 저장하고 있다가 상기 제어 수단으로부터 입력되는 버퍼선택신호(SI)에 따라 외부로 출력하는 버퍼
    를 포함하는 카운터 연산장치.
  7. 제 2 항 내지 제 4 항중 어느 한 항에 있어서,
    상기 감소값 제공 수단은,
    외부로부터 카운터의 현재값(e)과 상기 제2 카운트 단위(f')를 입력받아 상기 제2 카운트 단위(f')만큼 카운터의 현재값을 감소시키는 감 가산기; 및
    상기 감 가산기로부터 감소값을 입력받아 저장하고 있다가 상기 제어 수단으로부터 입력되는 버퍼선택신호(SD)에 따라 외부로 출력하는 버퍼
    를 포함하는 카운터 연산장치.
KR1019970008651A 1997-03-14 1997-03-14 클럭없이동작하는카운터연산장치 KR100246628B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008651A KR100246628B1 (ko) 1997-03-14 1997-03-14 클럭없이동작하는카운터연산장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008651A KR100246628B1 (ko) 1997-03-14 1997-03-14 클럭없이동작하는카운터연산장치

Publications (2)

Publication Number Publication Date
KR19980073409A KR19980073409A (ko) 1998-11-05
KR100246628B1 true KR100246628B1 (ko) 2000-03-15

Family

ID=19499729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008651A KR100246628B1 (ko) 1997-03-14 1997-03-14 클럭없이동작하는카운터연산장치

Country Status (1)

Country Link
KR (1) KR100246628B1 (ko)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1988년 Prentice-Hall에 의해 출판된 Ronald J. Tocci의 Digital System 312p - 361p *

Also Published As

Publication number Publication date
KR19980073409A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
KR900002437B1 (ko) 정보처리장치의 성능 조정 시스템
US5661418A (en) Signal generation decoder circuit and method
KR100246628B1 (ko) 클럭없이동작하는카운터연산장치
KR100257502B1 (ko) 클럭없이동작하는쉬프트연산장치
US5994920A (en) Half-full flag generator for synchronous FIFOs
JPH04195205A (ja) Cnc装置のプロブラム実行方式
EP0238230B1 (en) Programmable logic device
US4989174A (en) Fast gate and adder for microprocessor ALU
KR920005230B1 (ko) 명령 큐 관리장치
EP0265948A2 (en) Data processor capable of immediately calculating branch address in relative address branch
US5732252A (en) Program counter system capable of incrementing or decrementing after a conditional jump instruction
KR940000220B1 (ko) 프로그램 로직 제어기의 명령어 처리시스템
RU1818674C (ru) Устройство дл управлени трехфазным асинхронным электродвигателем
KR930005707B1 (ko) Plc의 명령어 처리방법
JPH02171812A (ja) ウエイトステイト機能を持たないプロセッサの高速化回路
KR980010755A (ko) Pc에서의 명령 반복 처리기
KR100236530B1 (ko) 디지탈 신호 처리장치의 어드레스 발생회로
KR950006829Y1 (ko) 선입선출 메모리의 제어 시스템
KR950014374B1 (ko) 원-칩 콘트롤러를 채용한 장치를 위한 직접 메모리 액세스(dma) 인식신호 발생회로
KR940017150A (ko) 타이머 명령 처리기
JPH04107792A (ja) マイクロコンピュータ
KR20010011683A (ko) 중앙연산처리장치
JPH09171681A (ja) メモリアドレス制御装置
JPH0498319A (ja) ディジタル回路
JPH04227551A (ja) アクセス制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101203

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee