JPH0422338B2 - - Google Patents
Info
- Publication number
- JPH0422338B2 JPH0422338B2 JP60174448A JP17444885A JPH0422338B2 JP H0422338 B2 JPH0422338 B2 JP H0422338B2 JP 60174448 A JP60174448 A JP 60174448A JP 17444885 A JP17444885 A JP 17444885A JP H0422338 B2 JPH0422338 B2 JP H0422338B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- test
- interface
- adhesion
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 124
- 239000012212 insulator Substances 0.000 claims description 59
- 239000004020 conductor Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 155
- 229910052751 metal Inorganic materials 0.000 description 34
- 239000002184 metal Substances 0.000 description 34
- 235000012431 wafers Nutrition 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000000203 mixture Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N19/00—Investigating materials by mechanical methods
- G01N19/04—Measuring adhesive force between materials, e.g. of sealing tape, of coating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/0058—Kind of property studied
- G01N2203/0091—Peeling or tearing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
- G01N33/38—Concrete; ceramics; glass; bricks
- G01N33/388—Ceramics
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は、半導体チツプの処理に於て用いられ
ている種々の材料の付着特性を測定するためのテ
スト構造体に係る。
ている種々の材料の付着特性を測定するためのテ
スト構造体に係る。
Ｂ 開示の概要
本発明は、半導体チツプ上に種々の素子を形成
するために用いられている絶縁体層及び導体層の
間の付着力を測定するためのテスト構造体を提供
する。チツプと同一寸法のテスト構造体を、製品
のウエハ上に製品のチツプとともに形成すること
ができる。上記テスト構造体の層は、例えばポリ
イミド層である第２絶縁体層が、例えば窒化シリ
コン層である第１絶縁体層との間に、第１のテス
ト用界面を形成し、且つ例えばアルミニウムの如
き金属の層である第１導体層との間に、第２のテ
スト用界面を形成し、又例えばポリイミド層であ
る第３絶縁体層が、例えばアルミニウムの如き金
属の層である第２導体層との間に、第３のテスト
用界面を形成し、且つ上記第２絶縁体層との間に
第４のテスト用界面を形成し、更に所望ならば、
上記第１絶縁体層との間に、第５のテスト用界面
を形成するように、配置されている。それらの５
つのテスト用界面は、単一の連続的な付着力テス
ト用界面（ATI）を形成している。90°の剥離テ
ストに於て、上記テスト構造体の層が、上記付着
力テスト用界面に沿つて、順次分離される。従つ
て、チツプと同一寸法のテスト構造体に於て単一
の剥離テストを行うことにより、５つの異なるテ
スト用界面に於ける付着力をテストすることがで
きる。
するために用いられている絶縁体層及び導体層の
間の付着力を測定するためのテスト構造体を提供
する。チツプと同一寸法のテスト構造体を、製品
のウエハ上に製品のチツプとともに形成すること
ができる。上記テスト構造体の層は、例えばポリ
イミド層である第２絶縁体層が、例えば窒化シリ
コン層である第１絶縁体層との間に、第１のテス
ト用界面を形成し、且つ例えばアルミニウムの如
き金属の層である第１導体層との間に、第２のテ
スト用界面を形成し、又例えばポリイミド層であ
る第３絶縁体層が、例えばアルミニウムの如き金
属の層である第２導体層との間に、第３のテスト
用界面を形成し、且つ上記第２絶縁体層との間に
第４のテスト用界面を形成し、更に所望ならば、
上記第１絶縁体層との間に、第５のテスト用界面
を形成するように、配置されている。それらの５
つのテスト用界面は、単一の連続的な付着力テス
ト用界面（ATI）を形成している。90°の剥離テ
ストに於て、上記テスト構造体の層が、上記付着
力テスト用界面に沿つて、順次分離される。従つ
て、チツプと同一寸法のテスト構造体に於て単一
の剥離テストを行うことにより、５つの異なるテ
スト用界面に於ける付着力をテストすることがで
きる。
Ｃ 従来技術
半導体チツプの処理に於て、各チツプ上に種々
の素子を形成するために、多数の絶縁体層、金属
層、及び表面安定化層が、半導体基板の表面上に
付着される。それらの種々の層は、相互に対し
て、かなりの付着力を有していなければならな
い。その層相互間の付着力が不充分であれば、水
分又は他の不純物が層の間の合わせ目に浸入し
て、それらの不純物により誘起される腐食又は他
の現象を生ぜしめ、形成されるチツプの性能に悪
影響を与える。
の素子を形成するために、多数の絶縁体層、金属
層、及び表面安定化層が、半導体基板の表面上に
付着される。それらの種々の層は、相互に対し
て、かなりの付着力を有していなければならな
い。その層相互間の付着力が不充分であれば、水
分又は他の不純物が層の間の合わせ目に浸入し
て、それらの不純物により誘起される腐食又は他
の現象を生ぜしめ、形成されるチツプの性能に悪
影響を与える。
従つて、半導体素子を形成するために用いられ
ている層の間の付着力をテストするために、種々
の方法が開発されている。IBMテクニカル・デ
イスクロージヤ・ビユレテイン、第12巻、第10
号、1970年３月、第1674頁の文献は、基板上の被
膜にテスト装置を結合させ、上記被膜を上記基板
か引離すように、上記被膜に上向きの力を加える
ことにより、上記被膜と上記基板との間の付着力
を測定する方法を開示している。通常、“剥離テ
スト”と呼ばれている、一般的なテスト方法は、
被膜と基板との合わせ目が露出するように上記被
膜を開裂させてから、該被膜を上記基板から“剥
離”させることを含む。“90°の剥離テスト”に於
ては、剥離された被膜と基板上に残されている被
膜との間の角度は、略90°である。
ている層の間の付着力をテストするために、種々
の方法が開発されている。IBMテクニカル・デ
イスクロージヤ・ビユレテイン、第12巻、第10
号、1970年３月、第1674頁の文献は、基板上の被
膜にテスト装置を結合させ、上記被膜を上記基板
か引離すように、上記被膜に上向きの力を加える
ことにより、上記被膜と上記基板との間の付着力
を測定する方法を開示している。通常、“剥離テ
スト”と呼ばれている、一般的なテスト方法は、
被膜と基板との合わせ目が露出するように上記被
膜を開裂させてから、該被膜を上記基板から“剥
離”させることを含む。“90°の剥離テスト”に於
ては、剥離された被膜と基板上に残されている被
膜との間の角度は、略90°である。
従来、その剥離テストは、単一層のテスト構造
体に於て行われていた。例えば、窒化シリコンの
被膜を有する半導体ウエハに、絶縁材料の８つの
条片が被覆される。上記ウエハの各条片に剥離テ
ストを行うことにより、１つのウエハに於て８つ
の界面をテストすることができる。
体に於て行われていた。例えば、窒化シリコンの
被膜を有する半導体ウエハに、絶縁材料の８つの
条片が被覆される。上記ウエハの各条片に剥離テ
ストを行うことにより、１つのウエハに於て８つ
の界面をテストすることができる。
上記の如きテスト・ウエハは、ウエハ・ロツ
ト・プロセスを監視するために用いられる場合に
は、非効率的であることが解つた。その１つの欠
点は、各テスト・ウエハに於て、８つの界面しか
テストされないことである。もう１つの欠点は、
各テスト・ウエハが１つの型の界面しかテストし
ないことである。例えば、絶縁体−金属及び絶縁
体−絶縁体の界面をテストする場合には、２つの
異なるテスト・ウエハを形成しなければならな
い。
ト・プロセスを監視するために用いられる場合に
は、非効率的であることが解つた。その１つの欠
点は、各テスト・ウエハに於て、８つの界面しか
テストされないことである。もう１つの欠点は、
各テスト・ウエハが１つの型の界面しかテストし
ないことである。例えば、絶縁体−金属及び絶縁
体−絶縁体の界面をテストする場合には、２つの
異なるテスト・ウエハを形成しなければならな
い。
Ｄ 発明が解決しようとする問題点
本発明の目的は、製品のチツプと同一の寸法を
有しており、単一の剥離テストに於て多数の界面
を監視するために用いることができる、半導体チ
ツプの形成に於て用いられている層の間の付着力
を測定するための改良された多層のテスト構造体
を提供することである。
有しており、単一の剥離テストに於て多数の界面
を監視するために用いることができる、半導体チ
ツプの形成に於て用いられている層の間の付着力
を測定するための改良された多層のテスト構造体
を提供することである。
Ｅ 問題点を解決するための手段
本発明は、多層半導体チツプの形成に於て用い
られている層の間の付着力を測定するためのテス
ト構造体であつて、半導体基板上に設けられた、
例えば窒化シリコン層である第１絶縁体層と、上
記第１絶縁体層の一部の上に設けられた、例えば
アルミニウムの如き金属の層である第１導体層
と、上記第１絶縁体層上及び上記第１導体層の一
部の上に設けられて、上記第１絶縁体層上及び上
記第１導体層との間に第１及び第２のテスト用界
面を形成している、例えばポリイミド層である第
２絶縁体層と、上記第１導体層の一部の上及び上
記第２絶縁体層層の一部の上に設けられた、例え
ばアルミニウムの如き金属の層である第２導体層
と、上記第２導体層上及び上記第２絶縁体層の一
部の上に設けられて、上記第２導体層及び上記第
２絶縁体層との間に第３及び第４のテスト用界面
を形成している、例えばポリイミド層である第３
絶縁体層とを有しており、上記第１、第２、第３
及び第４のテスト用界面が単一の連続的な付着力
テスト用界面を形成しており、例えば90°の剥離
テストによる付着力テストに於て、上記各テスト
用界面に於ける上記テスト構造体の層の間の付着
力を特性づけるために、上記テスト構造体の上記
第２及び第３絶縁体層が上記テスト用界面に沿つ
て下の層から分離されることを特徴とする、テス
ト構造体を提供する。
られている層の間の付着力を測定するためのテス
ト構造体であつて、半導体基板上に設けられた、
例えば窒化シリコン層である第１絶縁体層と、上
記第１絶縁体層の一部の上に設けられた、例えば
アルミニウムの如き金属の層である第１導体層
と、上記第１絶縁体層上及び上記第１導体層の一
部の上に設けられて、上記第１絶縁体層上及び上
記第１導体層との間に第１及び第２のテスト用界
面を形成している、例えばポリイミド層である第
２絶縁体層と、上記第１導体層の一部の上及び上
記第２絶縁体層層の一部の上に設けられた、例え
ばアルミニウムの如き金属の層である第２導体層
と、上記第２導体層上及び上記第２絶縁体層の一
部の上に設けられて、上記第２導体層及び上記第
２絶縁体層との間に第３及び第４のテスト用界面
を形成している、例えばポリイミド層である第３
絶縁体層とを有しており、上記第１、第２、第３
及び第４のテスト用界面が単一の連続的な付着力
テスト用界面を形成しており、例えば90°の剥離
テストによる付着力テストに於て、上記各テスト
用界面に於ける上記テスト構造体の層の間の付着
力を特性づけるために、上記テスト構造体の上記
第２及び第３絶縁体層が上記テスト用界面に沿つ
て下の層から分離されることを特徴とする、テス
ト構造体を提供する。
本発明のテスト構造体は、多層半導体チツプの
形成に於て用いられている絶縁体層間の付着とと
もに絶縁体層と他の層との間の付着力を特性づけ
る。従つて、製品のチツプと同一の寸法を有する
単一のテスト構造体を用いることにより、多数の
層の間の付着強度を測定することができる。
形成に於て用いられている絶縁体層間の付着とと
もに絶縁体層と他の層との間の付着力を特性づけ
る。従つて、製品のチツプと同一の寸法を有する
単一のテスト構造体を用いることにより、多数の
層の間の付着強度を測定することができる。
Ｆ 実施例
第１図は、本発明のテスト構造体の一実施例を
示す断面図である。該断面図は、一定の比例に応
じて描かれていない。上記テスト構造体の形成に
於て、第１絶縁体層即ち窒化シリコン層１２が、
典型的な技術を用いて、半導体ウエハ即ち基板１
０上に形成される。第１導体層即ち第１金属層
が、付着又は他の技術により、上記窒化シリコン
層１２上に形成される。上記第１金属層は、例え
ばアルミニウムより成るが、後述する如き付着特
性を有する他の金属又は合金より成つてもよい。
上記第１金属層が、マスクを経てエツチングされ
ることによりパターン化されて、該第１金属層の
テスト領域１４Ａ及び支持領域１４Ｂが形成され
る。上記第１金属層の支持領域１４Ｂは、付着テ
ストに於ては用いられない。
示す断面図である。該断面図は、一定の比例に応
じて描かれていない。上記テスト構造体の形成に
於て、第１絶縁体層即ち窒化シリコン層１２が、
典型的な技術を用いて、半導体ウエハ即ち基板１
０上に形成される。第１導体層即ち第１金属層
が、付着又は他の技術により、上記窒化シリコン
層１２上に形成される。上記第１金属層は、例え
ばアルミニウムより成るが、後述する如き付着特
性を有する他の金属又は合金より成つてもよい。
上記第１金属層が、マスクを経てエツチングされ
ることによりパターン化されて、該第１金属層の
テスト領域１４Ａ及び支持領域１４Ｂが形成され
る。上記第１金属層の支持領域１４Ｂは、付着テ
ストに於ては用いられない。
次に、上記第１金属層が、第２絶縁体層１６で
被覆される。上記第２絶縁体層１６は、ポリイミ
ドの如き、多数の周知の絶縁材料の中の任意の材
料より成る。該第２絶縁体層１６は、上記第１金
属層のテスト領域１４Ａの上面の一部を露出させ
るように、パターン化される。更に、該第２絶縁
体層１６は、上記第１絶縁体層１２の一部も露出
させるように、エツチングされる。
被覆される。上記第２絶縁体層１６は、ポリイミ
ドの如き、多数の周知の絶縁材料の中の任意の材
料より成る。該第２絶縁体層１６は、上記第１金
属層のテスト領域１４Ａの上面の一部を露出させ
るように、パターン化される。更に、該第２絶縁
体層１６は、上記第１絶縁体層１２の一部も露出
させるように、エツチングされる。
次に、第２導体層即ちアルミニウムより成る第
２金属層が、上記第２絶縁体層１６の上面に形成
される。上記第１金属層の場合と同様に、上記第
２金属層がパターン化されて、上記第２金属層の
テスト領域１８Ａ及び支持領域１８Ｂが形成され
る。第１図に示されている如く、上記第２金属層
のテスト領域１８Ａは、上記第１金属層のテスト
領域１４Ａの露出部分を部分的に被覆している。
最後に、第３絶縁体層２０（例えば、ポリイミド
の如き絶縁体より成る表面安定化層）がテスト構
造体全体上に被覆される。上記第２絶縁体層１６
の付着後に露出されていた上記窒化シリコン層１
２の部分が、この時点に於て、上記第３絶縁体層
で被覆される。更に、上記第３絶縁体層２０は、
上記第２金属層のテスト領域１８Ａの形成後に露
出されていた上記第２絶縁体層１６の部分を被覆
している。最後に、上記第３絶縁体層２０は、上
記第２金属層のテスト領域１８Ａにより被覆され
なかつた、上記第１金属層のテスト領域１４Ａの
残された露出面も被覆している。
２金属層が、上記第２絶縁体層１６の上面に形成
される。上記第１金属層の場合と同様に、上記第
２金属層がパターン化されて、上記第２金属層の
テスト領域１８Ａ及び支持領域１８Ｂが形成され
る。第１図に示されている如く、上記第２金属層
のテスト領域１８Ａは、上記第１金属層のテスト
領域１４Ａの露出部分を部分的に被覆している。
最後に、第３絶縁体層２０（例えば、ポリイミド
の如き絶縁体より成る表面安定化層）がテスト構
造体全体上に被覆される。上記第２絶縁体層１６
の付着後に露出されていた上記窒化シリコン層１
２の部分が、この時点に於て、上記第３絶縁体層
で被覆される。更に、上記第３絶縁体層２０は、
上記第２金属層のテスト領域１８Ａの形成後に露
出されていた上記第２絶縁体層１６の部分を被覆
している。最後に、上記第３絶縁体層２０は、上
記第２金属層のテスト領域１８Ａにより被覆され
なかつた、上記第１金属層のテスト領域１４Ａの
残された露出面も被覆している。
上記テスト構造体は、製品のウエハの製造ライ
ンの後部の処理（back end of line processing）
に於て形成することができる。換言すれば、上記
の特定の層は、製品のチツプを形成するために用
いられている層と同一である。従つて、本発明の
テスト構造体は、同一のウエハ上に、製品のチツ
プと同時に形成することができる。更に、テスト
構造体がチツプと同一寸法であるので、１つのウ
エハ上に略140個のテスト構造体を形成すること
ができる。
ンの後部の処理（back end of line processing）
に於て形成することができる。換言すれば、上記
の特定の層は、製品のチツプを形成するために用
いられている層と同一である。従つて、本発明の
テスト構造体は、同一のウエハ上に、製品のチツ
プと同時に形成することができる。更に、テスト
構造体がチツプと同一寸法であるので、１つのウ
エハ上に略140個のテスト構造体を形成すること
ができる。
次に、第２図を参照して、本発明のテスト構造
体の動作について述べる。第２図は、一定の比例
に応じて描かれていない。一般的には、従来の
90°の剥離テストが、上記テスト構造体に施され
る。上記テスト構造体が、第１図に於ける線Ｃに
沿つて開裂される。それから、第２図に於て矢印
Ｐにより示されている如く、基板１０の平面に対
して略垂直な力が、剥離テスト装置により、該テ
スト構造体の層の開裂された端部に加えられる。
層の間の付着の耐剥離強度が、剥離中に用いられ
た力を表わす電気的信号を供給するトランスデユ
ーサによつて測定される。その信号が、CRTス
クリーン又はチヤート記録装置の如き表示装置に
送られる。上記表示装置は、第２図に示されてい
る如く、耐剥離強度を距離に関して示すグラフを
表示する。
体の動作について述べる。第２図は、一定の比例
に応じて描かれていない。一般的には、従来の
90°の剥離テストが、上記テスト構造体に施され
る。上記テスト構造体が、第１図に於ける線Ｃに
沿つて開裂される。それから、第２図に於て矢印
Ｐにより示されている如く、基板１０の平面に対
して略垂直な力が、剥離テスト装置により、該テ
スト構造体の層の開裂された端部に加えられる。
層の間の付着の耐剥離強度が、剥離中に用いられ
た力を表わす電気的信号を供給するトランスデユ
ーサによつて測定される。その信号が、CRTス
クリーン又はチヤート記録装置の如き表示装置に
送られる。上記表示装置は、第２図に示されてい
る如く、耐剥離強度を距離に関して示すグラフを
表示する。
本発明のテスト構造体は、別個の層の界面即ち
テスト用界面に於ける付着力をテストするために
用いられる。それらの層は、各テスト用界面が、
耐剥離強度を別個に読取るために充分な長さ（略
200乃至800μｍの範囲）を有するように形成即ち
エツチングされている。第２図に於て、テスト用
界面１００は、窒化シリコン層１２と第２絶縁体
層１６との間の界面である。テスト用界面２００
は、第１金属層のテスト領域１４Ａと第２絶縁体
層１６との間の界面である。テスト用界面３００
は、第２金属層のテスト領域１８Ａと第３絶縁体
層２０との間の界面である。テスト用界面４００
は、第２絶縁体層１６と第３絶縁体層２０との間
の界面である。最後に、テスト用界面５００は、
窒化シリコン層１２と第３絶縁体層２０との間の
界面である。上記テスト構造体の層は、テスト用
界面１００乃至５００に沿つて、順次分離され
る。従つて、それらのテスト用界面は、単一の連
続的な付着力テスト用界面（ATI）を形成する。
テスト用界面に於ける付着力をテストするために
用いられる。それらの層は、各テスト用界面が、
耐剥離強度を別個に読取るために充分な長さ（略
200乃至800μｍの範囲）を有するように形成即ち
エツチングされている。第２図に於て、テスト用
界面１００は、窒化シリコン層１２と第２絶縁体
層１６との間の界面である。テスト用界面２００
は、第１金属層のテスト領域１４Ａと第２絶縁体
層１６との間の界面である。テスト用界面３００
は、第２金属層のテスト領域１８Ａと第３絶縁体
層２０との間の界面である。テスト用界面４００
は、第２絶縁体層１６と第３絶縁体層２０との間
の界面である。最後に、テスト用界面５００は、
窒化シリコン層１２と第３絶縁体層２０との間の
界面である。上記テスト構造体の層は、テスト用
界面１００乃至５００に沿つて、順次分離され
る。従つて、それらのテスト用界面は、単一の連
続的な付着力テスト用界面（ATI）を形成する。
上記テスト構造体の層がATIに沿つて分離さ
れるようにするためには、幾つかの要素が必要で
ある。その１つの要素は、各々の層の間の付着力
である。即ち、ATIに沿つて分離が生じるよう
に、層の組成が予め選択される。例えば、第１金
属層（例えば、アルミニウム）の組成は、層が、
第１金属層と窒化シリコン層１２との間でなく、
テスト用界面２００に沿つて分離されるように、
予め選択される。同様に、第２金属層の組成は、
層が、該第２金属層と第２絶縁体層１６との間で
なく、テスト用界面３００に沿つて分離されるよ
うに、予め選択される。本発明に於ては、上記第
１及び第２金属層として、アルミニウムの他に、
アルミニウム合金（例えば、95％Al−５％Cu、
94％Al−５％Cu−１％Si、85％Al−10％Ti−５
％Cu、等）；タングステン、チタン、又はモリブ
テンの如き耐熱金属；及び処理中の下の層に融着
する任意の他の金属を用いることができる。
れるようにするためには、幾つかの要素が必要で
ある。その１つの要素は、各々の層の間の付着力
である。即ち、ATIに沿つて分離が生じるよう
に、層の組成が予め選択される。例えば、第１金
属層（例えば、アルミニウム）の組成は、層が、
第１金属層と窒化シリコン層１２との間でなく、
テスト用界面２００に沿つて分離されるように、
予め選択される。同様に、第２金属層の組成は、
層が、該第２金属層と第２絶縁体層１６との間で
なく、テスト用界面３００に沿つて分離されるよ
うに、予め選択される。本発明に於ては、上記第
１及び第２金属層として、アルミニウムの他に、
アルミニウム合金（例えば、95％Al−５％Cu、
94％Al−５％Cu−１％Si、85％Al−10％Ti−５
％Cu、等）；タングステン、チタン、又はモリブ
テンの如き耐熱金属；及び処理中の下の層に融着
する任意の他の金属を用いることができる。
層の分離を決定するもう１つの要素は、層の特
定の配置である。即ち、各々の層が第１図及び第
２図に示されている如く配置された場合に得られ
るATIは、製品のチツプを形成するために用い
られている、絶縁体層（層１６及び２０）間の付
着特性とともに、絶縁体層（層１６及び２０）と
他の各々の層（層１２，１４Ａ、及び１８Ａ）と
の間の付着特性を与える。
定の配置である。即ち、各々の層が第１図及び第
２図に示されている如く配置された場合に得られ
るATIは、製品のチツプを形成するために用い
られている、絶縁体層（層１６及び２０）間の付
着特性とともに、絶縁体層（層１６及び２０）と
他の各々の層（層１２，１４Ａ、及び１８Ａ）と
の間の付着特性を与える。
第３の要素は、第２及び第３絶縁体層の組成で
ある。常に、それらの層は、それらがウエハから
剥離されている間に相互に開裂されないような、
応力及び歪みの特性を有していなければならな
い。すべての種類の有機樹脂の絶縁体（例えば、
ポリイミド）が、それらの特性を与える。
ある。常に、それらの層は、それらがウエハから
剥離されている間に相互に開裂されないような、
応力及び歪みの特性を有していなければならな
い。すべての種類の有機樹脂の絶縁体（例えば、
ポリイミド）が、それらの特性を与える。
剥離テストが開始されるときには、テスト構造
体の開裂された層に上向きの力Ｐが加えられたと
きに、層がテスト用界面１００に沿つて分離され
るように、ATIの始めの部分を露出させるため
に、テスト構造体の層が線Ｃに沿つて開裂され
る。第２図に示されている如く、それらの２つの
層の間の付着力は比較的強い（即ち、略22乃至23
ｇ／mm）。第２絶縁体層１６がテスト用界面１０
０に沿つて窒化シリコン層１２から完全に分離さ
れたときには、第２絶縁体層１６はテスト用界面
２００に沿つて第１金属層のテスト領域１４Ａか
らも分離されており、より小さい耐剥離強度（即
ち、略19乃至20ｇ／mm）が観察される。すべての
層がATIに沿つて分離される迄、上記プロセス
が続けられる。
体の開裂された層に上向きの力Ｐが加えられたと
きに、層がテスト用界面１００に沿つて分離され
るように、ATIの始めの部分を露出させるため
に、テスト構造体の層が線Ｃに沿つて開裂され
る。第２図に示されている如く、それらの２つの
層の間の付着力は比較的強い（即ち、略22乃至23
ｇ／mm）。第２絶縁体層１６がテスト用界面１０
０に沿つて窒化シリコン層１２から完全に分離さ
れたときには、第２絶縁体層１６はテスト用界面
２００に沿つて第１金属層のテスト領域１４Ａか
らも分離されており、より小さい耐剥離強度（即
ち、略19乃至20ｇ／mm）が観察される。すべての
層がATIに沿つて分離される迄、上記プロセス
が続けられる。
第３図は、本発明のテスト構造体のもう１つの
実施例を示す断面図である。該断面図も、一定の
比例に応じて描かれていない。第３図に於ては、
第３絶縁体層２０が窒化シリコン層１２との間に
第５のテスト用界面５００を形成しないように、
第２絶縁体層１６が延長されている。即ち、その
ATIは、テスト用界面１００乃至４００より成
つている。
実施例を示す断面図である。該断面図も、一定の
比例に応じて描かれていない。第３図に於ては、
第３絶縁体層２０が窒化シリコン層１２との間に
第５のテスト用界面５００を形成しないように、
第２絶縁体層１６が延長されている。即ち、その
ATIは、テスト用界面１００乃至４００より成
つている。
従つて、前述の如く、製品のチツプを形成する
ために用いられている層の選択されたものの間の
付着力を測定するために、本発明のテスト構造体
を用いることができる。
ために用いられている層の選択されたものの間の
付着力を測定するために、本発明のテスト構造体
を用いることができる。
本発明の１つの特徴は、テスト構造体が製品の
チツプと同一寸法であり、製品のチツプ上に種々
の素子を形成するために用いられる層と同じ層に
より形成されるので、該テスト構造体の製品のウ
エハ上に形成することができるということであ
る。従つて、ロツト毎及びウエハ毎の変動を監視
して、製造ラインのプロセスをより正確に追跡す
るために、本発明のテスト構造体を用いることが
できる。
チツプと同一寸法であり、製品のチツプ上に種々
の素子を形成するために用いられる層と同じ層に
より形成されるので、該テスト構造体の製品のウ
エハ上に形成することができるということであ
る。従つて、ロツト毎及びウエハ毎の変動を監視
して、製造ラインのプロセスをより正確に追跡す
るために、本発明のテスト構造体を用いることが
できる。
以上に述べた層の特定の組成は単に例として示
したものであり、前述の付着力並びに応力及び歪
みに関する基準を充たすものであれば、他の如何
なる種類の金属又は絶縁体を代替的に用いてもよ
い。
したものであり、前述の付着力並びに応力及び歪
みに関する基準を充たすものであれば、他の如何
なる種類の金属又は絶縁体を代替的に用いてもよ
い。
Ｇ 発明の効果
本発明によれば、製品のチツプと同一の寸法を
有しており、単一の剥離テストに於て多数の界面
を監視するために用いることができる、半導体チ
ツプの形成に於て用いられている層の間の付着力
を測定するための改良された多層のテスト構造体
が得られる。
有しており、単一の剥離テストに於て多数の界面
を監視するために用いることができる、半導体チ
ツプの形成に於て用いられている層の間の付着力
を測定するための改良された多層のテスト構造体
が得られる。
第１図は本発明のテスト構造体の一実施例を示
す断面図、第２図は第１図のテスト構造体に於け
る付着力テスト用界面（ATI）に沿う層の付着
強度を示すグラフ、第３図は本発明のテスト構造
体のもう１つの実施例を示す断面図である。 １０……半導体ウエハ即ち基板、１２……第１
絶縁体層（窒化シリコン層）、１４Ａ……第１導
体層（アルミニウムの如き金属の層）のテスト領
域、１４Ｂ……第１導体層の支持領域、１６……
第２絶縁体層（ポリイミド層）、１８Ａ……第２
導体層（アルミニウムの如き金属の層）のテスト
領域、１８Ｂ……第２導体層の支持領域、２０…
…第３絶縁体層（ポリイミド層）、１００，２０
０，３００，４００，５００……テスト用界面、
ATI……単一の連続的な付着力テスト用界面。
す断面図、第２図は第１図のテスト構造体に於け
る付着力テスト用界面（ATI）に沿う層の付着
強度を示すグラフ、第３図は本発明のテスト構造
体のもう１つの実施例を示す断面図である。 １０……半導体ウエハ即ち基板、１２……第１
絶縁体層（窒化シリコン層）、１４Ａ……第１導
体層（アルミニウムの如き金属の層）のテスト領
域、１４Ｂ……第１導体層の支持領域、１６……
第２絶縁体層（ポリイミド層）、１８Ａ……第２
導体層（アルミニウムの如き金属の層）のテスト
領域、１８Ｂ……第２導体層の支持領域、２０…
…第３絶縁体層（ポリイミド層）、１００，２０
０，３００，４００，５００……テスト用界面、
ATI……単一の連続的な付着力テスト用界面。
Claims (1)
- 【特許請求の範囲】 １ 多層半導体チツプの形成に於て用いられてい
る層の間の付着力を測定するためのテスト構造体
であつて、 半導体基板上に設けられた第１絶縁体層１２
と、上記第１絶縁体層の一部の上に設けられた第
１パターン状導体層１４Ａと、 上記第１絶縁体層の少なくとも一部の上及び上
記第１導電体層の一部の上に設けられて、上記第
１絶縁体層及び上記第１導電体層との間に第１及
び第２のテスト用界面１００及び２００を形成し
ている第２絶縁体層１６と、 上記第１導体層の一部の上及び上記第２絶縁体
層の一部の上に設けられた第２パターン状導体層
１８Ａと、 上記第２導体層上及び上記第２絶縁体層の一部
の上に設けられて、上記第２導体層及び上記第２
絶縁体層との間に第３及び第４のテスト用界面３
００及び４００を形成している第３絶縁体層２０
とを有しており、 上記第１パターン状導体層及び上記第１絶縁体
層の間の付着力が上記第２テスト用界面の付着力
よりも大であり、上記第１パターン状導体層及び
第２パターン状導体層の間の付着力が上記第３テ
スト用界面の付着力よりも大になるように選択さ
れており、 上記第１、第２、第３及び第４のテスト用界面
は、各界面の一端が次の界面の他端に隣接して単
一の連続的な付着力テスト用界面を形成するよう
配置され且つ単一の剥離テストの間上記各テスト
用界面における付着力特性を示すようテスト用界
面の各層が上記単一付着力テスト用界面に沿つて
順序づけて剥離されるよう構成されている。 事を特徴とするテスト構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US685867 | 1984-12-24 | ||
| US06/685,867 US4612805A (en) | 1984-12-24 | 1984-12-24 | Adhesion characterization test site |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156748A JPS61156748A (ja) | 1986-07-16 |
| JPH0422338B2 true JPH0422338B2 (ja) | 1992-04-16 |
Family
ID=24754004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174448A Granted JPS61156748A (ja) | 1984-12-24 | 1985-08-09 | テスト構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4612805A (ja) |
| EP (1) | EP0187968B1 (ja) |
| JP (1) | JPS61156748A (ja) |
| DE (1) | DE3577000D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4899581A (en) * | 1988-02-19 | 1990-02-13 | Massachusetts Institute Of Technology | Method and apparatus for the quantitative measurement of adhesion of thin films |
| JPH0231135U (ja) * | 1988-08-19 | 1990-02-27 | ||
| EP0681319B1 (en) * | 1994-04-15 | 2002-10-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6004840A (en) * | 1994-04-15 | 1999-12-21 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor device comprising a MOS portion and a bipolar portion |
| US5961766A (en) * | 1998-04-17 | 1999-10-05 | Avery Dennison Corporation | Method for selecting a substrate intended for use in a cutting operation |
| US6216531B1 (en) * | 1999-11-30 | 2001-04-17 | Flexible Products Company | Testing tool adapter |
| US6538725B2 (en) | 2001-01-22 | 2003-03-25 | General Electric Company | Method for determination of structural defects of coatings |
| US6645848B2 (en) | 2001-06-01 | 2003-11-11 | Emcore Corporation | Method of improving the fabrication of etched semiconductor devices |
| US8061214B2 (en) | 2008-05-08 | 2011-11-22 | Lockheed Martin Corporation | Biaxial stress, sheer, permeability, and peel test method and machine to conduct the same |
| CN101738371B (zh) * | 2008-11-18 | 2012-06-13 | 鞍钢股份有限公司 | 一种冷轧硅钢绝缘涂层耐热性的评价方法 |
| US8251576B1 (en) | 2009-05-30 | 2012-08-28 | Mia Sole | Cold lift-off test for strength of film stack subjected to thermal loading |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775438A (en) * | 1980-10-29 | 1982-05-12 | Toshiba Corp | Semiconductor element |
| JPS5789239A (en) * | 1980-11-26 | 1982-06-03 | Seiko Epson Corp | Semiconductor integrated circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE146210C (ja) * | ||||
| US3580065A (en) * | 1969-05-07 | 1971-05-25 | Universal Oil Prod Co | Laminate bond peeling strength tester |
| US3985597A (en) * | 1975-05-01 | 1976-10-12 | International Business Machines Corporation | Process for forming passivated metal interconnection system with a planar surface |
| JPS51142988A (en) * | 1975-06-04 | 1976-12-08 | Hitachi Ltd | Semiconductor devices |
| JPS5519850A (en) * | 1978-07-31 | 1980-02-12 | Hitachi Ltd | Semiconductor |
| DD146210A1 (de) * | 1979-08-17 | 1981-01-28 | R Reetz | Verfahren zur haftfestigkeitspruefung duenner schichten auf artfremden substraten |
| US4316200A (en) * | 1980-03-07 | 1982-02-16 | International Business Machines Corporation | Contact technique for electrical circuitry |
| US4367119A (en) * | 1980-08-18 | 1983-01-04 | International Business Machines Corporation | Planar multi-level metal process with built-in etch stop |
| JPS5745967A (en) * | 1980-09-04 | 1982-03-16 | Toshiba Corp | Semiconductor device |
| JPS58180931A (ja) * | 1982-04-16 | 1983-10-22 | Daido Metal Kogyo Kk | 多層材料の接着強さ測定方法 |
-
1984
- 1984-12-24 US US06/685,867 patent/US4612805A/en not_active Expired - Fee Related
-
1985
- 1985-08-09 JP JP60174448A patent/JPS61156748A/ja active Granted
- 1985-12-13 EP EP85115908A patent/EP0187968B1/en not_active Expired
- 1985-12-13 DE DE8585115908T patent/DE3577000D1/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775438A (en) * | 1980-10-29 | 1982-05-12 | Toshiba Corp | Semiconductor element |
| JPS5789239A (en) * | 1980-11-26 | 1982-06-03 | Seiko Epson Corp | Semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0187968A3 (en) | 1987-08-26 |
| JPS61156748A (ja) | 1986-07-16 |
| DE3577000D1 (de) | 1990-05-10 |
| US4612805A (en) | 1986-09-23 |
| EP0187968B1 (en) | 1990-04-04 |
| EP0187968A2 (en) | 1986-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840544B2 (ja) | 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法 | |
| JPH0422338B2 (ja) | ||
| US6066561A (en) | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer | |
| JPH0714904A (ja) | 集積回路における誘電層の平坦性測定方法及び回路 | |
| EP0365854A2 (en) | Semiconductor device having a multi-layered wiring structure | |
| US5965943A (en) | Semiconductor device with bonding pad electrode | |
| JPS61122910A (ja) | 薄いフイルム状の磁気ヘツドの製造方法 | |
| US6784000B2 (en) | Method for measurement of electromigration in semiconductor integrated circuits | |
| JP2880974B2 (ja) | 半導体装置の製造方法 | |
| Blish et al. | Wire bond integrity test chip | |
| Footner et al. | A study of gold ball bond intermetallic formation in PEDs using infra-red microscopy | |
| US5736460A (en) | Method of fabricating semiconductor device including gold interconnections where the gold grain size is a function of the width of the interconnections | |
| US6002259A (en) | Electrostatic adhesion tester for thin film conductors | |
| JP2666774B2 (ja) | エレクトロマイグレーション評価用ｔｅｇ | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JPH07106390A (ja) | 半導体基板 | |
| JPH02184043A (ja) | 半導体装置の製造方法 | |
| JPH07105428B2 (ja) | 導体膜の膜質試験方法 | |
| EP0972182B1 (en) | Electrostatic adhesion tester for thin film conductors | |
| JP3073871B2 (ja) | 多層金メッキ電極とその製造方法 | |
| Cronshagen et al. | An Elusive Open-Circuit Failure Mode in Thin-Film Chip Resistors | |
| JPH089855Y2 (ja) | 可撓性導電部を含む可撓性部材 | |
| JPH07249667A (ja) | 多層配線における層間膜の膜厚測定方法 | |
| JP2002110730A (ja) | ボンディングパッド及び半導体装置 | |
| JPH07115116A (ja) | 膜厚測定方法 |