JPH04221842A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH04221842A JPH04221842A JP2405582A JP40558290A JPH04221842A JP H04221842 A JPH04221842 A JP H04221842A JP 2405582 A JP2405582 A JP 2405582A JP 40558290 A JP40558290 A JP 40558290A JP H04221842 A JPH04221842 A JP H04221842A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- semiconductor device
- ion trap
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229920005989 resin Polymers 0.000 claims abstract description 34
- 239000011347 resin Substances 0.000 claims abstract description 34
- 238000005040 ion trap Methods 0.000 claims abstract description 29
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000007789 sealing Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 20
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052802 copper Inorganic materials 0.000 claims abstract description 19
- 239000010949 copper Substances 0.000 claims abstract description 19
- 229910052737 gold Inorganic materials 0.000 claims abstract description 19
- 239000010931 gold Substances 0.000 claims abstract description 19
- 229910052709 silver Inorganic materials 0.000 claims abstract description 18
- 239000004332 silver Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 14
- -1 halogen ions Chemical class 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- 239000011593 sulfur Substances 0.000 description 4
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 2
- 229910021502 aluminium hydroxide Inorganic materials 0.000 description 2
- VSCWAEJMTAWNJL-UHFFFAOYSA-K aluminium trichloride Chemical compound Cl[Al](Cl)Cl VSCWAEJMTAWNJL-UHFFFAOYSA-K 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910001679 gibbsite Inorganic materials 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910021607 Silver chloride Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 229910000366 copper(II) sulfate Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- ADZWSOLPGZMUMY-UHFFFAOYSA-M silver bromide Chemical compound [Ag]Br ADZWSOLPGZMUMY-UHFFFAOYSA-M 0.000 description 1
- HKZLPVFGJNLROG-UHFFFAOYSA-M silver monochloride Chemical compound [Cl-].[Ag+] HKZLPVFGJNLROG-UHFFFAOYSA-M 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は封止された半導体チップ
の外部環境からの影響をなくすことで半導体装置として
の特性低下を抑制して生産性の向上を図った半導体装置
とその製造方法に関する。[Field of Industrial Application] The present invention relates to a semiconductor device and a method for manufacturing the same, which improve productivity by suppressing the deterioration of the characteristics of the semiconductor device by eliminating the influence of the external environment on a sealed semiconductor chip. .
【０００２】ＩＣやＬＳＩ等の半導体チップ（以下チッ
プとする）を封止する方法には樹脂モールドによる封止
やセラミックケース，金属ケース等で封入する方法等種
々の方式があり、目的に応じてそれぞれの特徴を生かし
た方式が選択されている。[0002] There are various methods for encapsulating semiconductor chips (hereinafter referred to as chips) such as ICs and LSIs, such as resin molding, ceramic cases, metal cases, etc., depending on the purpose. A method has been selected that takes advantage of the characteristics of each.
【０００３】そして樹脂モールドによる封止方式では、
例えばチップを直接基板上に実装する Ｃｈｉｐ Ｏｎ
Ｂｏａｒｄ（ＣＯＢ）方式が価格的に安く且つ容易に
封止できるため多く採用されている。[0003] In the sealing method using resin mold,
For example, Chip On, where a chip is mounted directly on a board.
The board (COB) method is widely used because it is inexpensive and can be easily sealed.
【０００４】このような樹脂封止になる半導体装置では
外部環境から与えられる湿度が長期にわたる使用中に徐
々に封止樹脂中に浸透するが、該水分中に含まれる微量
のハロゲンイオンが半導体チップの接続部等を腐食させ
たり特性を低下させることがあるためその解決が望まれ
ている。In such semiconductor devices sealed with resin, humidity applied from the external environment gradually penetrates into the sealing resin during long-term use, but a trace amount of halogen ions contained in the moisture may cause damage to the semiconductor chip. There is a need for a solution to this problem, as it can corrode the connecting parts and deteriorate the characteristics.
【０００５】[0005]
【従来の技術】図２は従来の半導体チップの樹脂封止状
態を説明する図であり、（２−１） は側断面図，（２
−２）は平面図をそれぞれ表わしている。[Prior Art] Fig. 2 is a diagram illustrating a conventional resin-sealed state of a semiconductor chip, in which (2-1) is a side sectional view, (2-1) is a side sectional view, and (2-1) is a side sectional view.
-2) respectively represent plan views.
【０００６】なお図では上記ＣＯＢ方式になる半導体装
置の場合を例として説明する。図２で、アルミナ（Ａｌ
２Ｏ３）等からなる基板１の表面所定位置には半導体チ
ップ２が搭載されており、該半導体チップ２の上面周囲
に整列して形成されている複数のアルミニウム電極２ａ
と上記基板１上に該各電極２ａに対応してパターニング
形成されているボンディングパッド１ａとの間は金（Ａ
ｕ）ワイヤ３でボンディング接続されている。[0006] In the figure, a case of a semiconductor device using the above-mentioned COB method will be explained as an example. In Figure 2, alumina (Al
A semiconductor chip 2 is mounted on a predetermined position on the surface of a substrate 1 made of a material such as 2O3), and a plurality of aluminum electrodes 2a are formed in alignment around the upper surface of the semiconductor chip 2.
Gold (A
u) Bonded with wire 3.
【０００７】また、上記半導体チップ２と少なくとも該
金ワイヤ３を含む領域の全面はエポキシ樹脂等の封止用
樹脂４で被覆されているが、この場合の被覆は例えば半
導体チップ２の上方から該樹脂４を滴下させる等の手段
で該半導体チップ２と金ワイヤ３が完全に埋没するよう
に形成するので該封止用樹脂４の表面は図に示す如く球
面状に形成される。Further, the entire surface of the region including the semiconductor chip 2 and at least the gold wires 3 is coated with a sealing resin 4 such as epoxy resin. Since the semiconductor chip 2 and the gold wire 3 are formed by dropping resin 4 or the like so that they are completely buried, the surface of the sealing resin 4 is formed into a spherical shape as shown in the figure.
【０００８】そしてこの状態で該封止用樹脂４の周囲全
面をエポキシ系接着剤５で固定した金属キャップ６でカ
バーして所要の半導体装置７を構成するようにしている
。かかる半導体装置７では、特別な技術を必要とせずに
所要の半導体装置を容易に構成できるメリットがある。In this state, the entire periphery of the sealing resin 4 is covered with a metal cap 6 fixed with an epoxy adhesive 5 to form a required semiconductor device 7. Such a semiconductor device 7 has the advantage that a required semiconductor device can be easily constructed without requiring any special technology.
【０００９】しかしかかる半導体装置７が実装されてい
る基板１を長期間にわたって使用していると、温度変動
等によって外気中に含まれる水分が徐々にキャップ６内
に入り更に直接または基板面との境界部分から上記封止
用樹脂４内に浸透する。そしてこの場合の水分に含まれ
る微量の不純物イオンが例えば半導体チップ２上の電極
２ａに到達して腐食等の不良要因を誘起する現象が知ら
れている。However, when the substrate 1 on which the semiconductor device 7 is mounted is used for a long period of time, moisture contained in the outside air gradually enters the cap 6 due to temperature fluctuations, etc., and furthermore directly or contacts the substrate surface. It penetrates into the sealing resin 4 from the boundary portion. It is known that a small amount of impurity ions contained in the moisture in this case reach, for example, the electrodes 2a on the semiconductor chip 2 and induce defects such as corrosion.
【００１０】この場合の不純物イオンとしては、塩素イ
オン（Ｃｌ−），臭素イオン（Ｂｒ− ），硫黄イオン
（Ｓ２− ），硫酸イオン（ＳＯ４２− ） 等が有害
なイオンとして知られているが、例えば塩素イオンが上
記アルミニウム電極２ａに到達すると、
Ａｌ＋３Ｃｌ− → ＡｌＣｌ３ ＋３ｅ− ＡｌＣ
ｌ３ ＋３Ｈ２Ｏ → Ａｌ（ＯＨ）３＋Ｈ２Ｏ の反
応で水酸化アルミニウム“Ａｌ（ＯＨ）３ ” が発生
し腐食することになるため金ワイヤ３とのボンディング
が不安定となったり断線することになる。The impurity ions in this case include chlorine ions (Cl-), bromine ions (Br-), sulfur ions (S2-), sulfate ions (SO42-), etc., which are known to be harmful. For example, when chlorine ions reach the aluminum electrode 2a, Al+3Cl- → AlCl3 +3e- AlC
The reaction of 13+3H2O→Al(OH)3+H2O generates aluminum hydroxide "Al(OH)3" and causes corrosion, resulting in unstable bonding with the gold wire 3 or disconnection.
【００１１】そこでかかる不良要因を除去するため、封
止用樹脂４の耐湿性を向上させると共に例えばキャップ
６を大きくしたり封止用樹脂４の封止厚さを厚くして水
分や不純物イオンの通過経路を伸ばす等の手段を講じて
いるが、半導体装置７としての寸法的制約から充分な効
果が得られていない現状にある。In order to eliminate such defective factors, the moisture resistance of the sealing resin 4 is improved and, for example, the cap 6 is made larger or the sealing thickness of the sealing resin 4 is increased to prevent moisture and impurity ions. Although measures such as extending the passage route have been taken, sufficient effects have not been obtained due to the dimensional limitations of the semiconductor device 7.
【００１２】0012
【発明が解決しようとする課題】従来の構成になる半導
体装置では、長期間にわたる使用中に特性が低下して所
要の性能が維持できなくなると言う問題があった。SUMMARY OF THE INVENTION Semiconductor devices having conventional configurations have a problem in that their characteristics deteriorate during long-term use, making it impossible to maintain the required performance.
【００１３】[0013]
【課題を解決するための手段】上記課題は、基板に実装
された半導体チップを該半導体チップがボンディング接
続される上記基板のボンディングパッドと共に樹脂封止
してなる半導体装置であって、上記封止樹脂存在領域内
の基板上には、前記半導体チップを取り囲む周状の絶縁
層と該絶縁層上に同心にパターン形成した少なくとも銅
，銀，金からなる周状体とで構成した第１のイオントラ
ップが設けられ、上記封止樹脂には、前記半導体チップ
を基板面を除く全周囲で覆うように少なくとも銅，銀，
金の薄膜を積層してなる第２のイオントラップが形成さ
れて構成されている半導体装置によって達成される。[Means for Solving the Problems] The above object is a semiconductor device in which a semiconductor chip mounted on a substrate is sealed with a resin together with a bonding pad of the substrate to which the semiconductor chip is bonded. On the substrate in the resin existing region, a first ion is formed of a circumferential insulating layer surrounding the semiconductor chip and a circumferential body made of at least copper, silver, and gold that is patterned concentrically on the insulating layer. A trap is provided, and the sealing resin contains at least copper, silver,
This is achieved by a semiconductor device in which a second ion trap is formed by stacking gold thin films.
【００１４】また、基板に実装された半導体チップを該
半導体チップがボンディング接続される上記基板のボン
ディングパッドと共に樹脂封止してなる半導体装置の製
造方法であって、基板の上記半導体チップ搭載位置を中
心とする周囲で該基板のボンディングパッドの上記半導
体チップとの接続箇所を除く領域に、該半導体チップを
取り囲む周状の絶縁層と該絶縁層上に同心にパターン形
成した少なくとも銅，銀，金からなる周状体とで構成し
た第１のイオントラップを設け、該半導体チップを上記
第１のイオントラップ形成領域と共に樹脂封止する封止
樹脂の表面または内部に、上記半導体チップを基板面を
除く全周囲で覆う少なくとも銅，銀，金の薄膜を積層し
てなる第２のイオントラップを形成して構成する半導体
装置の製造方法によって達成される。[0014] Also, there is provided a method for manufacturing a semiconductor device in which a semiconductor chip mounted on a substrate is sealed with a resin together with a bonding pad of the substrate to which the semiconductor chip is bonded. A circumferential insulating layer surrounding the semiconductor chip and at least copper, silver, or gold patterned concentrically on the insulating layer are formed around the center of the substrate in an area excluding the connection points between the bonding pads of the substrate and the semiconductor chip. A first ion trap is provided, and the semiconductor chip is placed on or inside a sealing resin that seals the semiconductor chip together with the first ion trap formation region, with the substrate surface facing up. This is achieved by a method of manufacturing a semiconductor device in which a second ion trap is formed by laminating thin films of at least copper, silver, and gold to cover the entire periphery except for the second ion trap.
【００１５】[0015]
【作用】半導体装置内の水分や不純物イオンの通過経路
中にイオントラップを形成すると少なくとも水分に含ま
れる不純物イオンを該イオントラップで吸収させること
ができるので上記不純物イオンの半導体チップや金ワイ
ヤへの到達を抑制することができる。[Operation] If an ion trap is formed in the passage path of moisture and impurity ions in the semiconductor device, at least the impurity ions contained in the moisture can be absorbed by the ion trap, so that the impurity ions can be absorbed into the semiconductor chip or gold wire. The arrival can be suppressed.
【００１６】特にこの場合の有害な不純物イオンは、上
述した如く塩素イオン，臭素イオン，硫黄イオン，硫酸
イオン等であるが、例えば塩素イオンと臭素イオンは銀
に吸着し易く、硫黄イオンは金にまた硫酸イオンは銅に
それぞれ吸着し易いことが知られている。Particularly harmful impurity ions in this case include chlorine ions, bromide ions, sulfur ions, sulfate ions, etc. as mentioned above. For example, chloride ions and bromide ions are easily adsorbed on silver, and sulfur ions are easily adsorbed on gold. It is also known that sulfate ions are easily adsorbed by copper.
【００１７】そこで本発明では水分や不純物イオンの通
過経路中に銅， 銀， 金からなるイオントラップを設
けて半導体装置を構成するようにしている。従って特性
が低下することなく長期間にわたって所要の性能を保持
する半導体装置を実現することができる。Accordingly, in the present invention, an ion trap made of copper, silver, and gold is provided in the path through which water and impurity ions pass to construct a semiconductor device. Therefore, it is possible to realize a semiconductor device that maintains the required performance for a long period of time without deteriorating its characteristics.
【００１８】[0018]
【実施例】図１は本発明になる半導体装置の構成とその
製造方法を説明する図であり、（１−１） は図２同様
の側断面図，（１−２） は平面図である。なお図２と
同じ対象物には同一の記号を付して表わしている。[Example] Fig. 1 is a diagram explaining the structure of a semiconductor device according to the present invention and its manufacturing method, (1-1) is a side sectional view similar to Fig. 2, and (1-2) is a plan view. . Note that the same objects as in FIG. 2 are indicated with the same symbols.
【００１９】図１でアルミナ（Ａｌ２Ｏ３）等からなる
基板１の表面所定位置には図２で説明した半導体チップ
２が搭載されており、該半導体チップ２の各アルミニウ
ム電極２ａと上記基板１上のボンディングパッド１ａと
の間は金ワイヤ３でボンディング接続されている。In FIG. 1, the semiconductor chip 2 described in FIG. 2 is mounted at a predetermined position on the surface of a substrate 1 made of alumina (Al2O3), etc., and each aluminum electrode 2a of the semiconductor chip 2 and the substrate 1 are connected to each other. A gold wire 3 is used for bonding connection to the bonding pad 1a.
【００２０】特にこの場合の上記基板１の表面（図の上
面）には、上記チップ２の搭載位置を中心とする円周状
の第１のイオントラップ１１が上記ボンディングパッド
１ａの上層に形成されている。Particularly in this case, on the surface of the substrate 1 (upper surface in the drawing), a first ion trap 11 having a circumferential shape centered on the mounting position of the chip 2 is formed in the upper layer of the bonding pad 1a. ing.
【００２１】なおこの第１のイオントラップ１１は、内
径が上記金ワイヤ３のボンディングパッド１ａとの接続
位置が露出する大きさで外径が図２のキャップ６で隠さ
れる領域に位置するような大きさの円形で厚さ３０〜４
０μｍ の結晶化ガラスからなる絶縁層１１ａ の表面
に、例えば内側から順に銅， 銀， 金からなる直径の
異なる３個のリング１１ｂ，１１ｃ，１１ｄ を厚さ１
０μｍ 程度の同心円状に形成して構成したものである
が、該イオントラップ１１は例えば通常の厚膜印刷技術
と焼成技術とによって形成するようにしている。従って
３個の同心円を形成する該各リング１１ｂ，１１ｃ，１
１ｄ は絶縁層１１ａ の表面に突出した状態になって
いる。The first ion trap 11 has an inner diameter large enough to expose the connection position of the gold wire 3 to the bonding pad 1a, and an outer diameter located in a region hidden by the cap 6 in FIG. Circular size and thickness 30~4
For example, three rings 11b, 11c, and 11d with different diameters made of copper, silver, and gold are formed in order from the inside to a thickness of 1 on the surface of an insulating layer 11a made of crystallized glass with a thickness of 0 μm.
The ion trap 11 is formed into concentric circles of about 0 μm, and is formed by, for example, ordinary thick film printing technology and baking technology. Therefore, each ring 11b, 11c, 1 forming three concentric circles
1d protrudes from the surface of the insulating layer 11a.
【００２２】そこで上記半導体チップ２と該各リング１
１ｂ，１１ｃ，１１ｄを含む領域の全面を図２で説明し
た手段でエポキシ樹脂等の封止用樹脂４で被覆すると、
上記第１のイオントラップ１１が該封止用樹脂４に埋没
すると共に該封止用樹脂４の表面は図２と同様に球面状
に形成されるので、該封止用樹脂４の全表面に第２のイ
オントラップ１２を形成して図に示す状態としている。Therefore, the semiconductor chip 2 and each ring 1
When the entire area including 1b, 11c, and 11d is covered with sealing resin 4 such as epoxy resin by the means explained in FIG.
Since the first ion trap 11 is buried in the sealing resin 4 and the surface of the sealing resin 4 is formed into a spherical shape as in FIG. 2, the entire surface of the sealing resin 4 is The second ion trap 12 is formed to the state shown in the figure.
【００２３】特にこの場合の該第２のイオントラップ１
２は、通常の蒸着技術によって厚さ １０００ Å程度
の銅， 銀， 金の各薄膜１２ａ，１２ｂ，１２ｃ を
順次内側から積層して構成しているが、部分拡大図（１
−３） は該積層状態を断面で示したものである。Especially in this case, the second ion trap 1
2 is constructed by sequentially stacking thin films 12a, 12b, and 12c of copper, silver, and gold with a thickness of about 1000 Å from the inside using ordinary vapor deposition technology.
-3) is a cross-sectional view of the laminated state.
【００２４】この状態で該封止用樹脂４の周囲全面を図
２同様に金属キャップ６でカバーすることで所要の半導
体装置１３を得ることができる。かかる半導体装置１３
では、キャップ６内に進入し封止用樹脂４に浸透する水
分に含まれる不純物イオンの内有害な塩素イオンと臭素
イオンは
Ａｇ＋Ｃｌ− → ＡｇＣｌ ＋ｅ− Ａｇ＋Ｂｒ−
→ ＡｇＢｒ ＋ｅ− の如く反応して第２のイオント
ラップ１２の銀薄膜１２ｂ に吸着して除去され、また
硫黄イオンは
２Ａｕ＋Ｓ２− → Ａｕ２Ｓ ＋２ｅ− または、
２Ｃｕ＋Ｓ２− → Ｃｕ２Ｓ ＋２ｅ− となって該
トラップ１２の金薄膜１２ｃ または銅薄膜１２ａ に
吸着して除去され、更に硫酸イオンは、Ｃｕ＋ＳＯ４２
− → ＣｕＳＯ４＋２ｅ−となって該トラップ１２の
銅薄膜１２ａ に吸着して除去される。In this state, a desired semiconductor device 13 can be obtained by covering the entire circumference of the sealing resin 4 with a metal cap 6 as in FIG. 2. Such a semiconductor device 13
Then, among the impurity ions contained in the moisture that enters the cap 6 and permeates the sealing resin 4, harmful chlorine ions and bromine ions are Ag+Cl- → AgCl +e- Ag+Br-
→ AgBr +e- reacts and is adsorbed to the silver thin film 12b of the second ion trap 12 and removed, and the sulfur ions become 2Au+S2- → Au2S +2e- or 2Cu+S2- → Cu2S +2e- and are removed from the trap 12. The sulfate ions are removed by adsorption to the gold thin film 12c or the copper thin film 12a, and the sulfate ions are removed by Cu+SO42.
-→CuSO4+2e- is adsorbed to the copper thin film 12a of the trap 12 and removed.
【００２５】一方、上記封止用樹脂４の基板１との境界
面近傍から該封止用樹脂４に浸透する水分に含まれる不
純物イオンも上記同様の反応によって第１のイオントラ
ップ１１の銅， 銀， 金の各リング１１ｂ，１１ｃ，
１１ｄ にそれぞれ吸着して除去される。On the other hand, the impurity ions contained in the water that permeates into the sealing resin 4 from the vicinity of the interface between the sealing resin 4 and the substrate 1 also react with the copper of the first ion trap 11, Silver and gold rings 11b, 11c,
11d and are removed.
【００２６】従って、上記半導体装置１３の内部に進入
する水分に含まれる不純物イオンの内有害な上記各イオ
ンが第１もしくは第２のイオントラップに総て除去され
るので、チップ２の近傍に到達する有害なイオンをなく
すことができて長期間にわたって特性が安定した生産性
のよい半導体装置を得ることができる。Therefore, all of the harmful ions among the impurity ions contained in the water entering the semiconductor device 13 are removed by the first or second ion trap, so that they do not reach the vicinity of the chip 2. It is possible to eliminate harmful ions caused by the oxidation process, and it is possible to obtain a semiconductor device with stable characteristics over a long period of time and high productivity.
【００２７】[0027]
【発明の効果】上述の如く本発明により、封止された半
導体チップの外部環境からの影響をなくして半導体装置
としての特性低下を抑制し生産性の向上を図った半導体
装置とその製造方法を提供することができる。Effects of the Invention As described above, the present invention provides a semiconductor device and its manufacturing method that eliminates the influence of the external environment on a sealed semiconductor chip, suppresses deterioration of the characteristics of the semiconductor device, and improves productivity. can be provided.
【００２８】なお本発明の説明では、第１および第２の
各イオントラップに形成するリングと薄膜を内側から銅
，銀，金の順に形成する場合について行っているが特に
この順序に規制されるものでなく如何なる順に形成して
も同等の効果が得られると共に、第１のイオントラップ
に形成した円形のリングを例えば角形の周状体に形成し
ても同等の効果を得ることができる。In the description of the present invention, the ring and thin film formed in each of the first and second ion traps are formed in the order of copper, silver, and gold from the inside, but this order is particularly restricted. The same effect can be obtained even if the rings are formed in any order, and the same effect can be obtained even if the circular ring formed in the first ion trap is formed into a rectangular circumferential body, for example.
【００２９】また、第２のイオントラップの上層を封止
用樹脂で被覆すると半導体装置としての耐湿性を更に向
上させることができる。Furthermore, if the upper layer of the second ion trap is coated with a sealing resin, the moisture resistance of the semiconductor device can be further improved.
【図１】 本発明になる半導体装置の構成とその製造
方法を説明する図である。FIG. 1 is a diagram illustrating the configuration of a semiconductor device according to the present invention and its manufacturing method.
【図２】 従来の半導体チップの樹脂封止状態を説明
する図である。FIG. 2 is a diagram illustrating a resin-sealed state of a conventional semiconductor chip.
１ 基板
１ａ ボンディングパッド
２ 半導体チップ
２ａ アルミニウム電極
３ 金ワイヤ
４ 封止樹脂６ キャップ
１１ 第１のイオントラップ
１１ａ 絶縁層１１ｂ 銅リング（銅周状体
） １１ｃ 銀リング（銀周状
体）
１１ｄ 金リング（金周状体）
１２ 第２のイオントラップ
１２ａ 銅薄膜１２ｂ 銀薄膜
１２ｃ 金
薄膜１３ 半導体装置1 board
1a Bonding pad 2 Semiconductor chip
2a Aluminum electrode 3 Gold wire
4 Sealing resin 6 Cap 11 First ion trap
11a Insulating layer 11b Copper ring (copper circumferential body) 11c Silver ring (silver circumferential body) 11d Gold ring (gold circumferential body) 12 Second ion trap
12a Copper thin film 12b Silver thin film
12c Gold thin film 13 Semiconductor device
Claims (2)
導体チップがボンディング接続される上記基板のボンデ
ィングパッドと共に樹脂封止してなる半導体装置であっ
て、上記封止樹脂存在領域内の基板（１） 上には、前
記半導体チップ（２） を取り囲む周状の絶縁層（１１
ａ） と該絶縁層（１１ａ） 上に同心にパターン形成
した少なくとも銅，銀，金からなる周状体（１１ｂ，１
１ｃ，１１ｄ） とで構成した第１のイオントラップ（
１１）が設けられ、上記封止樹脂（４） には、前記半
導体チップ（２） を基板面を除く全周囲で覆うように
少なくとも銅，銀，金の薄膜（１２ａ，１２ｂ，１２ｃ
） を積層してなる第２のイオントラップ（１２）が形
成されて構成されていることを特徴とした半導体装置。1. A semiconductor device in which a semiconductor chip mounted on a substrate is sealed with a resin together with a bonding pad of the substrate to which the semiconductor chip is bonded, the substrate (1) in the sealing resin existing region. ) A circumferential insulating layer (11) surrounding the semiconductor chip (2) is disposed on the semiconductor chip (2).
a) and the insulating layer (11a), a circumferential body (11b, 1
1c, 11d) and the first ion trap (
11), and the sealing resin (4) is provided with at least thin films of copper, silver, and gold (12a, 12b, 12c) so as to cover the entire periphery of the semiconductor chip (2) except for the substrate surface.
) A semiconductor device characterized in that a second ion trap (12) is formed by stacking the following.
導体チップがボンディング接続される上記基板のボンデ
ィングパッドと共に樹脂封止してなる半導体装置の製造
方法であって、基板（１） の上記半導体チップ搭載位
置を中心とする周囲で該基板（１） のボンディングパ
ッド（１ａ）の上記半導体チップ（２） との接続箇所
を除く領域に、該半導体チップ（２） を取り囲む周状
の絶縁層（１１ａ） と該絶縁層（１１ａ） 上に同心
にパターン形成した少なくとも銅，銀，金からなる周状
体（１１ｂ，１１ｃ，１１ｄ） とで構成した第１のイ
オントラップ（１１）を設け、該半導体チップ（２）
を上記第１のイオントラップ（１１）形成領域と共に樹
脂封止する封止樹脂（４） の表面または内部に、上記
半導体チップ（２） を基板面を除く全周囲で覆う少な
くとも銅，銀，金の薄膜（１２ａ，１２ｂ，１２ｃ）
を積層してなる第２のイオントラップ（１２）を形成し
て構成することを特徴とした半導体装置の製造方法。2. A method for manufacturing a semiconductor device in which a semiconductor chip mounted on a substrate is sealed with a resin together with a bonding pad of the substrate to which the semiconductor chip is bonded and connected, the semiconductor device comprising: the semiconductor chip on the substrate (1); A circumferential insulating layer (11a) surrounding the semiconductor chip (2) is provided in an area around the mounting position, excluding the connection points of the bonding pads (1a) of the substrate (1) with the semiconductor chip (2). ) and a circular body (11b, 11c, 11d) made of at least copper, silver, and gold patterned concentrically on the insulating layer (11a). Chip (2)
At least copper, silver, or gold is applied to the surface or inside of a sealing resin (4) that seals the semiconductor chip (2) together with the first ion trap (11) forming region. thin film (12a, 12b, 12c)
1. A method of manufacturing a semiconductor device, comprising forming a second ion trap (12) formed by laminating layers of ion traps.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405582A JP2822670B2 (en) | 1990-12-25 | 1990-12-25 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405582A JP2822670B2 (en) | 1990-12-25 | 1990-12-25 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04221842A true JPH04221842A (en) | 1992-08-12 |
| JP2822670B2 JP2822670B2 (en) | 1998-11-11 |
Family
ID=18515187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2405582A Expired - Lifetime JP2822670B2 (en) | 1990-12-25 | 1990-12-25 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822670B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270604A (en) * | 1997-03-25 | 1998-10-09 | Mitsumi Electric Co Ltd | Electronic component module |
| JP2010029523A (en) * | 2008-07-30 | 2010-02-12 | Fujifilm Corp | Intraluminal ultrasonic probe |
| JP2010114287A (en) * | 2008-11-07 | 2010-05-20 | Rohm Co Ltd | Semiconductor device |
| WO2022118853A1 (en) * | 2020-12-03 | 2022-06-09 | 住友ベークライト株式会社 | Thermosetting resin composition and semiconductor device |
-
1990
- 1990-12-25 JP JP2405582A patent/JP2822670B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270604A (en) * | 1997-03-25 | 1998-10-09 | Mitsumi Electric Co Ltd | Electronic component module |
| JP2010029523A (en) * | 2008-07-30 | 2010-02-12 | Fujifilm Corp | Intraluminal ultrasonic probe |
| JP2010114287A (en) * | 2008-11-07 | 2010-05-20 | Rohm Co Ltd | Semiconductor device |
| WO2022118853A1 (en) * | 2020-12-03 | 2022-06-09 | 住友ベークライト株式会社 | Thermosetting resin composition and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2822670B2 (en) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249741B2 (en) | ||
| JPH04221842A (en) | Semiconductor device and manufacture thereof | |
| WO2006109997A1 (en) | Window manufacture method of semiconductor package type printed circuit board | |
| JPS6254456A (en) | Lead frame for semiconductor device | |
| JPS6060742A (en) | Lead frame | |
| JPS59231839A (en) | Semiconductor device | |
| JPS6158248A (en) | Thin type semiconductor device | |
| JPH0567069B2 (en) | ||
| JPH02110982A (en) | Manufacture of semiconductor device | |
| JPS588586B2 (en) | Sealing method for semiconductor devices | |
| JPS5882540A (en) | Resin sealed type semiconductor device | |
| JPS62264648A (en) | Manufacture of semiconductor device | |
| JPH0240928A (en) | Resin sealing type semiconductor device | |
| JPS63114242A (en) | Semiconductor device | |
| JPS60262434A (en) | Semiconductor device | |
| JPS61125044A (en) | Semiconductor device | |
| JPS5932156A (en) | Cap mounting structure for semiconductor device | |
| JPH0357255A (en) | Resin-sealed semiconductor device | |
| JP2021184458A (en) | Light-emitting diode module and manufacturing method thereof | |
| JPS6057219B2 (en) | semiconductor equipment | |
| JPH02122642A (en) | Resin-sealed semiconductor device | |
| JPS6031248A (en) | Mounting package | |
| JPS6181658A (en) | Plastic package type semiconductor device | |
| JPS63269539A (en) | Bonding wire for semiconductor integrated circuit | |
| JPS6218740A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980804 |