JPH0422054B2 - - Google Patents
Info
- Publication number
- JPH0422054B2 JPH0422054B2 JP22944982A JP22944982A JPH0422054B2 JP H0422054 B2 JPH0422054 B2 JP H0422054B2 JP 22944982 A JP22944982 A JP 22944982A JP 22944982 A JP22944982 A JP 22944982A JP H0422054 B2 JPH0422054 B2 JP H0422054B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- signal
- envelope
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000002238 attenuated effect Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 2
- 238000007493 shaping process Methods 0.000 claims 2
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、符号変調を受けたデイジタル信号の
記録再生又は通信等、周波数帯域の制限を受け、
しかも雑音の混入が著しい系を通過したデイジタ
ル信号の波形等化に関するもので、特に周波数ス
ペクトルが低域周波数帯まで広がつたデイジタル
信号が低域周波数帯を制限した系を通過し、しか
もこの時低域雑音の著しい混入を受けるために生
ずる波形歪を補正できるデイジタル信号再生回路
に関するものである。
記録再生又は通信等、周波数帯域の制限を受け、
しかも雑音の混入が著しい系を通過したデイジタ
ル信号の波形等化に関するもので、特に周波数ス
ペクトルが低域周波数帯まで広がつたデイジタル
信号が低域周波数帯を制限した系を通過し、しか
もこの時低域雑音の著しい混入を受けるために生
ずる波形歪を補正できるデイジタル信号再生回路
に関するものである。
従来の構成とその問題点
デイジタル信号は、周知の通り、０と１又は−
１と１の２値を扱う場合がほとんどである。今簡
単のため、扱う信号が２値のNRZ変調のデイジ
タル信号を考えると、信号の０，１又は−１，１
の並び方には無数の組み合わせの可能性がある。
一例として、その中で特定の３種類の並びを考え
てみると、第１図ａ，ｂ，ｃの様なパターンが考
えられる。第１図でａのパターンの信号の平均値
すなわち直流成分はゼロ、ｂの直流成分は＋0.5、
ｃの直流成分は−0.5となる。従つて、今これら
のパターンが縦続に接続された信号がDCまで平
坦に通過できる系を通ると、第２図ａの様に正し
く波形が再現されるが、その直流成分はａの破線
の様に変動するため、低域の帯域が制限された系
を通過した場合には、直流成分が通過できず、第
２図ｂの様にエンベロープの変動がその直流成分
に対応して生ずる。この時、高域の周波数帯域が
制限されない場合には、信号の立ち上がり、立ち
下がりの傾斜は極めて急俊になるため、ゼロクロ
スポイントの位置情報は保持され、デイジタル信
号の再生には誤りを生じない。しかし、実際には
高域の帯域も制限されるため、最適高域等化を行
なつた状態でも、信号の立ち上がりはゆるやかに
なり、正しいゼロクロス位置が第２図ｃの様にシ
フトしてしまい、誤りの原因となつていた。
１と１の２値を扱う場合がほとんどである。今簡
単のため、扱う信号が２値のNRZ変調のデイジ
タル信号を考えると、信号の０，１又は−１，１
の並び方には無数の組み合わせの可能性がある。
一例として、その中で特定の３種類の並びを考え
てみると、第１図ａ，ｂ，ｃの様なパターンが考
えられる。第１図でａのパターンの信号の平均値
すなわち直流成分はゼロ、ｂの直流成分は＋0.5、
ｃの直流成分は−0.5となる。従つて、今これら
のパターンが縦続に接続された信号がDCまで平
坦に通過できる系を通ると、第２図ａの様に正し
く波形が再現されるが、その直流成分はａの破線
の様に変動するため、低域の帯域が制限された系
を通過した場合には、直流成分が通過できず、第
２図ｂの様にエンベロープの変動がその直流成分
に対応して生ずる。この時、高域の周波数帯域が
制限されない場合には、信号の立ち上がり、立ち
下がりの傾斜は極めて急俊になるため、ゼロクロ
スポイントの位置情報は保持され、デイジタル信
号の再生には誤りを生じない。しかし、実際には
高域の帯域も制限されるため、最適高域等化を行
なつた状態でも、信号の立ち上がりはゆるやかに
なり、正しいゼロクロス位置が第２図ｃの様にシ
フトしてしまい、誤りの原因となつていた。
従来、このような誤りの発生に対処するため
に、大きく分けて次の２つの方法が講じられてい
た。第１の方法は、信号の直流成分が生じない、
又は低域のスペクトルを極力押えたパターンとな
る変調を行う。第２の方法は、信号の包絡線から
直流成分を再生するという方法である。本発明は
後者の方法に関するもので、従来は文献（中川他
“NRZ記録における積分検出方法の検討”電子通
信学会磁気記録研究会MR77−46 1978−３）に
見られる様に第３図の様な構成をとつていた。第
３図で１，２はダイオード、３，４はコンデン
サ、５，６は抵抗、７は加算器、８は減算器であ
る。この構成の中でダイオード１とコンデンサ３
と抵抗５で構成される部分は入力の負電圧側の包
絡線検波を行なうもので、第３図中のＡ点、Ｂ
点、Ｃ点、Ｄ点の出力波形は第４図ａの曲線p0，
q0，r0，s0の様に、又第３図Ｅ点の出力波形は第
４図ｂの様になり、直流成分は再生される。
に、大きく分けて次の２つの方法が講じられてい
た。第１の方法は、信号の直流成分が生じない、
又は低域のスペクトルを極力押えたパターンとな
る変調を行う。第２の方法は、信号の包絡線から
直流成分を再生するという方法である。本発明は
後者の方法に関するもので、従来は文献（中川他
“NRZ記録における積分検出方法の検討”電子通
信学会磁気記録研究会MR77−46 1978−３）に
見られる様に第３図の様な構成をとつていた。第
３図で１，２はダイオード、３，４はコンデン
サ、５，６は抵抗、７は加算器、８は減算器であ
る。この構成の中でダイオード１とコンデンサ３
と抵抗５で構成される部分は入力の負電圧側の包
絡線検波を行なうもので、第３図中のＡ点、Ｂ
点、Ｃ点、Ｄ点の出力波形は第４図ａの曲線p0，
q0，r0，s0の様に、又第３図Ｅ点の出力波形は第
４図ｂの様になり、直流成分は再生される。
しかし、従来のかかる方法は、次の様な２つの
欠点があつた。第１の欠点は、雑音成分の振幅が
信号レベルと同じかさらに大きい場合、第５図の
様に包絡線ｑがゼロレベルを割つてしまい、第３
図の様な従来の構成ではこのゼロレベルを割つた
部分については包絡線の検出ができなくなり、デ
ータ再現に誤りを生じていた。特に底域周波数が
比較的高い周波数から制限を受けている場合には
信号の包絡線の変化周期が信号の０，１又は１，
−１の変化の周期に近ずくため、第６図ａの曲線
q′，r′の様に正確な包絡線が抽出できなくなる
が、これを防止するため、ある程度、低域周波数
を補償し、第６図ｂの曲線q″，r″の様に包絡線の
周期と信号の周期が離れる様に構成するのが一般
的である。このため微少信号を扱う系では第７図
ｂの様に低域の雑音の増大をきたしていた。すな
わち、第６図ｂの曲線p″に低域雑音が加算され、
包絡線は第８図のｑ，ｒの様になり、Ｘの区
間で正の包絡線出力、つまり第３図Ｂ点の出力は
ゼロとなり、正しい包絡線は得られなかつた。次
に第２の欠点は、低域の雑音が比較的少ない第６
図の様な場合でも、点Ｄ，Ｅ，Ｆに見られる様
に、第３図放電抵抗５，６とコンデンサ３，４で
定まる時定数（曲線q″，r″の下降傾斜を決めてい
る）より、信号のピーク間を結ぶ線（包絡線）の
傾斜が大きい場合には正確な包絡線は得られなか
つた。これに対して第３図の放電抵抗５，６を小
さくし、すなわち時定数を小さくし、第６図ｂの
破線に様に下降傾斜を急俊にする方法が考えられ
るが、例えばＧ点の様に信号の立ち上がりとの交
点が下がり過ぎ、包絡線検出に誤差を生じてい
た。
欠点があつた。第１の欠点は、雑音成分の振幅が
信号レベルと同じかさらに大きい場合、第５図の
様に包絡線ｑがゼロレベルを割つてしまい、第３
図の様な従来の構成ではこのゼロレベルを割つた
部分については包絡線の検出ができなくなり、デ
ータ再現に誤りを生じていた。特に底域周波数が
比較的高い周波数から制限を受けている場合には
信号の包絡線の変化周期が信号の０，１又は１，
−１の変化の周期に近ずくため、第６図ａの曲線
q′，r′の様に正確な包絡線が抽出できなくなる
が、これを防止するため、ある程度、低域周波数
を補償し、第６図ｂの曲線q″，r″の様に包絡線の
周期と信号の周期が離れる様に構成するのが一般
的である。このため微少信号を扱う系では第７図
ｂの様に低域の雑音の増大をきたしていた。すな
わち、第６図ｂの曲線p″に低域雑音が加算され、
包絡線は第８図のｑ，ｒの様になり、Ｘの区
間で正の包絡線出力、つまり第３図Ｂ点の出力は
ゼロとなり、正しい包絡線は得られなかつた。次
に第２の欠点は、低域の雑音が比較的少ない第６
図の様な場合でも、点Ｄ，Ｅ，Ｆに見られる様
に、第３図放電抵抗５，６とコンデンサ３，４で
定まる時定数（曲線q″，r″の下降傾斜を決めてい
る）より、信号のピーク間を結ぶ線（包絡線）の
傾斜が大きい場合には正確な包絡線は得られなか
つた。これに対して第３図の放電抵抗５，６を小
さくし、すなわち時定数を小さくし、第６図ｂの
破線に様に下降傾斜を急俊にする方法が考えられ
るが、例えばＧ点の様に信号の立ち上がりとの交
点が下がり過ぎ、包絡線検出に誤差を生じてい
た。
発明の目的
本発明は従来方式のかかる２つの欠点に鑑みて
なされたもので、先ず、低域の雑音成分の影響を
除去し、包絡線がゼロクロスしない様にしておい
た上で、正確な包絡線検出を行ない、直流成分の
再生をすることによりデイジタル信号の正確な再
現を図るようになし、低域周波数帯域が制御さ
れ、しかも低域雑音を多く含む系を通じてデイジ
タル信号を伝送する場合にも十分に正確に原信号
を再生する回路を提供することを目的とするもの
である。
なされたもので、先ず、低域の雑音成分の影響を
除去し、包絡線がゼロクロスしない様にしておい
た上で、正確な包絡線検出を行ない、直流成分の
再生をすることによりデイジタル信号の正確な再
現を図るようになし、低域周波数帯域が制御さ
れ、しかも低域雑音を多く含む系を通じてデイジ
タル信号を伝送する場合にも十分に正確に原信号
を再生する回路を提供することを目的とするもの
である。
発明の構成
上記目的を達成するために、本発明は次の２つ
の部分から構成されるものであり、１つは、主と
して低域雑音を除去し、信号の包絡線がゼロクロ
スしない様にする部分、他の１つは、その出力の
正確な包絡線を検出し、包絡線変動を除去する部
分である。包絡線がゼロクロスする程直流成分の
変動と低域雑音が大きい場合、前述の様に従来回
路では誤りを生じていたが、本発明では、第１段
階として正の包絡線を検出する部分では、信号に
正の直流電圧を印加した信号の包絡線を、負の包
絡線を検出する部分では負の直流電圧を印加した
信号の包絡線をそれぞれ得、この正負の包絡線を
加算することにより得た信号を入力信号から減算
し、これにより入力信号の包絡変動を包絡線がゼ
ロクロスしない程度に押さえておき、第２段階と
して、さらにその出力信号を同様の包絡線検出に
よつて正確な直流成分を得て、包絡線変動を十分
に押え様とするものである。この場合、第２段階
の直流成分検出は、信号パルスの立ち上がりで第
３図３，４のコンデンサ内の電荷を短時間で放出
し、再度パルスのピーク値まで充電することによ
り、前のパルスのピーク電圧の影響を除く様に構
成されており、より正確な包絡線を検出できるも
のである。
の部分から構成されるものであり、１つは、主と
して低域雑音を除去し、信号の包絡線がゼロクロ
スしない様にする部分、他の１つは、その出力の
正確な包絡線を検出し、包絡線変動を除去する部
分である。包絡線がゼロクロスする程直流成分の
変動と低域雑音が大きい場合、前述の様に従来回
路では誤りを生じていたが、本発明では、第１段
階として正の包絡線を検出する部分では、信号に
正の直流電圧を印加した信号の包絡線を、負の包
絡線を検出する部分では負の直流電圧を印加した
信号の包絡線をそれぞれ得、この正負の包絡線を
加算することにより得た信号を入力信号から減算
し、これにより入力信号の包絡変動を包絡線がゼ
ロクロスしない程度に押さえておき、第２段階と
して、さらにその出力信号を同様の包絡線検出に
よつて正確な直流成分を得て、包絡線変動を十分
に押え様とするものである。この場合、第２段階
の直流成分検出は、信号パルスの立ち上がりで第
３図３，４のコンデンサ内の電荷を短時間で放出
し、再度パルスのピーク値まで充電することによ
り、前のパルスのピーク電圧の影響を除く様に構
成されており、より正確な包絡線を検出できるも
のである。
実施例の説明
以下本発明の実施例を図面に基づいて説明す
る。第９図は本発明の一具体実施例を示す。第７
図で、１１は入力端子、１２，１３は加算器、１
４，１５は直流電圧源、１６，１７は整流器（ダ
イオード）、１８，１９はコンデンサ、２０，２
１は抵抗、２２は加算器、２３は１／２の減衰
器、２４は減算器、２５，２６は整流器（ダイオ
ード）、２７，２８はコンデンサ、２９，３０は
抵抗、３１，３２はスイツチング素子、３３，３
４はダイオード、３５は加算器、３６は波形整形
器、３７は微分器、３８は１／２の減衰器、３９
は減算器、４０は出力端子である。
る。第９図は本発明の一具体実施例を示す。第７
図で、１１は入力端子、１２，１３は加算器、１
４，１５は直流電圧源、１６，１７は整流器（ダ
イオード）、１８，１９はコンデンサ、２０，２
１は抵抗、２２は加算器、２３は１／２の減衰
器、２４は減算器、２５，２６は整流器（ダイオ
ード）、２７，２８はコンデンサ、２９，３０は
抵抗、３１，３２はスイツチング素子、３３，３
４はダイオード、３５は加算器、３６は波形整形
器、３７は微分器、３８は１／２の減衰器、３９
は減算器、４０は出力端子である。
今入力端子１１に第１０図の様な包絡変動を含
むデイジタル信号が入力されたとすると、信号は
３つに分配され、加算器１２，１３と減算器２４
に入力される。まず加算器１２に入力された信号
は＋Ｅ（Ｖ）の直流電圧源１４によつて発生した
電圧が加算、重畳され、加算器１２からは第１０
図曲線a1の電圧波形が出力され、整流器１６を通
してコンデンサ１８に充電される。整流器１６の
入力波形がピークを過ぎるとコンデンサ１８の電
圧より、整流器１６の入力の方が下がり、整流器
１６が出力から入力への逆流を阻止され、ピーク
値が保持されるが、ピーク値のある程度の変動に
対応するため、放電抵抗２０により放電時定数
CRで放電される。従つてコンデンサ１８両端の
電圧波形は第１０図の曲線d1の様になる。次に加
算器１３に分配された信号も同様の動作により、
加算器１３の出力は第１０図の曲線c1、コンデン
サ１９の出力の曲線はe1となり、曲線d1，e1はそ
れぞれ加算器２２で加算され、第１０図の曲線b1
が出力される。入力端子１１の入力信号の直流成
分及び低域ノイズは正の包絡線と負の包絡線の平
均値であるから、加算器２２の出力はさらに減衰
器２３で１／２に減衰されて第１０図の曲線b1′
となり、減算器２４で、入力信号から減算され
て、第１１図の様に包絡線は略平坦化される。
むデイジタル信号が入力されたとすると、信号は
３つに分配され、加算器１２，１３と減算器２４
に入力される。まず加算器１２に入力された信号
は＋Ｅ（Ｖ）の直流電圧源１４によつて発生した
電圧が加算、重畳され、加算器１２からは第１０
図曲線a1の電圧波形が出力され、整流器１６を通
してコンデンサ１８に充電される。整流器１６の
入力波形がピークを過ぎるとコンデンサ１８の電
圧より、整流器１６の入力の方が下がり、整流器
１６が出力から入力への逆流を阻止され、ピーク
値が保持されるが、ピーク値のある程度の変動に
対応するため、放電抵抗２０により放電時定数
CRで放電される。従つてコンデンサ１８両端の
電圧波形は第１０図の曲線d1の様になる。次に加
算器１３に分配された信号も同様の動作により、
加算器１３の出力は第１０図の曲線c1、コンデン
サ１９の出力の曲線はe1となり、曲線d1，e1はそ
れぞれ加算器２２で加算され、第１０図の曲線b1
が出力される。入力端子１１の入力信号の直流成
分及び低域ノイズは正の包絡線と負の包絡線の平
均値であるから、加算器２２の出力はさらに減衰
器２３で１／２に減衰されて第１０図の曲線b1′
となり、減算器２４で、入力信号から減算され
て、第１１図の様に包絡線は略平坦化される。
しかし、この時点では前述した様に必ずしも正
確な包絡線は抽出されておらず、さらに２５〜４
０までの系を通して包絡線の平坦化を行う。減算
器２４からの出力は整流器２５，２６、波形整形
器３６、減算器３９の４つに分配される。ここ
で、わかり易くするため減算器１４の出力が第１
２図ａの曲線ｈの場合を考える。整流器２５に入
力された信号はコンデンサ２７に正の整流電圧を
第１のピーク（第１２図ａの点Ａ）に達するまで
充電し、ピーク通過後はこのピーク電圧Vpを保
持する。一方、減算器２４の出力信号は増幅度の
十分大きい波形整形器３６によつて第１２図ｂの
様に矩形波に波形整形される。これを微分器３７
で微分し、第１２図ｃの波形を出力する。この微
分パルスはダイオード３３，３４によつて正と負
のパルスに分離される。ダイオード３３からの正
の微分パルス出力はスイツチング素子３１を閉
じ、R2の抵抗２９を通してコンデンサ２７に充
電された電荷を放電し、第１２図ａの点Ｂまで放
電する。点Ｂまで放電すると、整流器２５の入力
（第１２図ａの曲線ｈ）がコンデンサ２７の電圧
を上廻る様になり、再度充電を開始する。以上の
過程をくり返して第１２図ａの曲線ｊに様に正の
包絡線が検出される。同様に、整流器２６、コン
デンサ２８、抵抗３０とスイツチング素子３２に
よつて第１２図ａの曲線ｆの様に負の包絡線が検
出され、加算器３５で加算される。互いに加算さ
れた信号は減衰器３８で１／２に減衰されて、減
算器２４の出力信号の直流成分（第１２図ａ曲線
ｇ）が検出されたことになる。この直流成分を減
算器２４の出力信号から減算器３９を通して差し
引くことにより、低域雑音を抑圧し、さらに直流
成分の再生を行なつたデイジタル信号が出力端子
４０に出力される。
確な包絡線は抽出されておらず、さらに２５〜４
０までの系を通して包絡線の平坦化を行う。減算
器２４からの出力は整流器２５，２６、波形整形
器３６、減算器３９の４つに分配される。ここ
で、わかり易くするため減算器１４の出力が第１
２図ａの曲線ｈの場合を考える。整流器２５に入
力された信号はコンデンサ２７に正の整流電圧を
第１のピーク（第１２図ａの点Ａ）に達するまで
充電し、ピーク通過後はこのピーク電圧Vpを保
持する。一方、減算器２４の出力信号は増幅度の
十分大きい波形整形器３６によつて第１２図ｂの
様に矩形波に波形整形される。これを微分器３７
で微分し、第１２図ｃの波形を出力する。この微
分パルスはダイオード３３，３４によつて正と負
のパルスに分離される。ダイオード３３からの正
の微分パルス出力はスイツチング素子３１を閉
じ、R2の抵抗２９を通してコンデンサ２７に充
電された電荷を放電し、第１２図ａの点Ｂまで放
電する。点Ｂまで放電すると、整流器２５の入力
（第１２図ａの曲線ｈ）がコンデンサ２７の電圧
を上廻る様になり、再度充電を開始する。以上の
過程をくり返して第１２図ａの曲線ｊに様に正の
包絡線が検出される。同様に、整流器２６、コン
デンサ２８、抵抗３０とスイツチング素子３２に
よつて第１２図ａの曲線ｆの様に負の包絡線が検
出され、加算器３５で加算される。互いに加算さ
れた信号は減衰器３８で１／２に減衰されて、減
算器２４の出力信号の直流成分（第１２図ａ曲線
ｇ）が検出されたことになる。この直流成分を減
算器２４の出力信号から減算器３９を通して差し
引くことにより、低域雑音を抑圧し、さらに直流
成分の再生を行なつたデイジタル信号が出力端子
４０に出力される。
発明の効果
以上、本発明によれば、低域周波数帯域が制限
され、且つ信号と同程度以上の振幅の低域雑音を
含む系を通過したデイジタル信号に対しても十分
正確に元信号の再現が可能となり、工業的に極め
て有益である。
され、且つ信号と同程度以上の振幅の低域雑音を
含む系を通過したデイジタル信号に対しても十分
正確に元信号の再現が可能となり、工業的に極め
て有益である。
第１図は直流成分が生ずる説明図、第２図は直
流成分によつてゼロクロス位置がずれることの説
明図、第３図は従来の回路構成図、第４図は従来
の回路の効果の説明図、第５図はパルス幅が大き
く変化する場合の説明図、第６図は放電時定数の
ミスマツチングの例の説明図、第７図は低域雑音
の増加の原因の説明図、第８図は従来回路の欠点
の説明図、第９図は本発明の回路構成図、第１０
図、第１１図、第１２図は本発明の動作の説明図
である。 １２，１３……加算器、１４，１５……直流電
源、１６，１７……整流器、１８，１９……コン
デンサ、２０，２１……抵抗、２２……加算器、
２３……１／２減衰器、２４……減算器、２５，
２６……整流器、２７，２８……コンデンサ、２
９，３０……抵抗、３１，３２……スイツチング
素子、３３，３４……ダイオード、３５……加算
器、３６……波形整形器、３７……微分器、３８
……１／２減算器、３９……減算器。
流成分によつてゼロクロス位置がずれることの説
明図、第３図は従来の回路構成図、第４図は従来
の回路の効果の説明図、第５図はパルス幅が大き
く変化する場合の説明図、第６図は放電時定数の
ミスマツチングの例の説明図、第７図は低域雑音
の増加の原因の説明図、第８図は従来回路の欠点
の説明図、第９図は本発明の回路構成図、第１０
図、第１１図、第１２図は本発明の動作の説明図
である。 １２，１３……加算器、１４，１５……直流電
源、１６，１７……整流器、１８，１９……コン
デンサ、２０，２１……抵抗、２２……加算器、
２３……１／２減衰器、２４……減算器、２５，
２６……整流器、２７，２８……コンデンサ、２
９，３０……抵抗、３１，３２……スイツチング
素子、３３，３４……ダイオード、３５……加算
器、３６……波形整形器、３７……微分器、３８
……１／２減算器、３９……減算器。
Claims (1)
- １ 入力信号に正の直流電圧を加算する手段と、
入力信号に負の直流電圧を加算する手段と、上記
正及び負の直流電圧を加算する手段の出力をそれ
ぞれ整流する手段と、この整流する手段の出力を
それぞれ充電する容量と、この容量の正及び負の
電荷をそれぞれゆるやかに放電する手段と、上記
正の直流電圧を加算する手段の出力を整流し容量
に充電された電圧として得られる第１の信号およ
び負の直流電圧を加算する手段の出力を整流し容
量に充電された電圧として得られる第２の信号と
を加算する手段と、この第１と第２の信号と加算
する手段の出力を減衰し、この減衰出力を前記入
力信号から減算する第１の減算手段と、この第１
の減算する手段からの出力の正電圧を整流する手
段と、上記第１の減算する手段からの出力の負電
圧を整流する手段と、この整流された正及び負の
電圧をそれぞれ保持する容量と、このそれぞれの
容量に充電された電荷を短時間に放出する手段
と、上記それぞれの容量の電圧を加算する手段
と、前記第１の減算手段から、上記それぞれの容
量の電圧を加算する手段の出力を減算する第２の
減算手段と、前記第１の減算手段の出力を短形波
に整形する手段と、この整形する手段の出力を微
分する手段とを具備し、この微分する手段の出力
により前記電荷を短時間に放出する手段を制御す
るようにしたデイジタル信号再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22944982A JPS59122137A (ja) | 1982-12-28 | 1982-12-28 | デイジタル信号再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22944982A JPS59122137A (ja) | 1982-12-28 | 1982-12-28 | デイジタル信号再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59122137A JPS59122137A (ja) | 1984-07-14 |
| JPH0422054B2 true JPH0422054B2 (ja) | 1992-04-15 |
Family
ID=16892376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22944982A Granted JPS59122137A (ja) | 1982-12-28 | 1982-12-28 | デイジタル信号再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122137A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL145445A (en) * | 2001-09-13 | 2006-12-31 | Conmed Corp | A method for signal processing and a device for improving signal for noise |
-
1982
- 1982-12-28 JP JP22944982A patent/JPS59122137A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59122137A (ja) | 1984-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047955B1 (en) | Wave-shaping circuit | |
| US6278675B1 (en) | Waveform equalizer for use in a recorded information reproducing apparatus | |
| US4367495A (en) | Method and apparatus for magnetic recording and reproduction of digital signal | |
| GB2085685A (en) | Signal wave control circuits | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| US4528601A (en) | Digital signal reproducing apparatus | |
| JPH0422054B2 (ja) | ||
| JP2741112B2 (ja) | ディジタル変調方式およびディジタル変調装置 | |
| JPS59122138A (ja) | デイジタル信号再生回路 | |
| JP3519110B2 (ja) | ２進信号用信号再生器 | |
| JP3052523B2 (ja) | 再生波形の非線形補正ａ／ｄ変換方法及び装置 | |
| JPH0765503A (ja) | 情報再生装置におけるアナログ／ディジタル変換回路 | |
| JPS59107410A (ja) | デイジタル信号回路 | |
| US4288751A (en) | Wave translating circuit | |
| JP2001084702A (ja) | オフセット調整回路及びそれを用いた読み取り装置 | |
| JPH06177771A (ja) | データ再生装置 | |
| JP3142728B2 (ja) | １ビットアナログ／デジタル変換器用信号入力回路 | |
| JPS6348017A (ja) | 低周波再生回路 | |
| JPS60229275A (ja) | 情報再生装置 | |
| JPH0265408A (ja) | 波形整形回路 | |
| KR880002694B1 (ko) | 신호 검출장치 | |
| JP3104105B2 (ja) | 直流成分除去回路 | |
| JP3792167B2 (ja) | 波形等化器および記録情報再生装置 | |
| JPS6132746B2 (ja) | ||
| JPH0779360B2 (ja) | 誤り検出装置 |