JPS59107410A - デイジタル信号回路 - Google Patents
デイジタル信号回路Info
- Publication number
- JPS59107410A JPS59107410A JP21594682A JP21594682A JPS59107410A JP S59107410 A JPS59107410 A JP S59107410A JP 21594682 A JP21594682 A JP 21594682A JP 21594682 A JP21594682 A JP 21594682A JP S59107410 A JPS59107410 A JP S59107410A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- input signal
- direct current
- output
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル信号処理において波形を等化する
ディジタル信号回路に関し、その中でも特に直流を含む
低周波餉域の帯域が制限された系（例えばコイル型磁気
ヘッドを用いたテープレコーダ等）を通過したディジタ
ル信号の波形再生に関する。
ディジタル信号回路に関し、その中でも特に直流を含む
低周波餉域の帯域が制限された系（例えばコイル型磁気
ヘッドを用いたテープレコーダ等）を通過したディジタ
ル信号の波形再生に関する。
従来例の構成とその問題点
ディジタル信号は、周知の通り、０と１又は−１と１の
２値で扱う場合が殆んどである。
２値で扱う場合が殆んどである。
簡単のために通告かＮＲＺの場合を考えると、信号の並
ひ方は％数の可ｈ１・性がある。今、その中で特定の３
つの例を考えてみると、第１１＜１ｆａ）（ｂｌ （Ｃ
１の様なパターンが考えられる。第１図において（ａｌ
のパターンの平均値、即ち直流分はセロ、Ｔｂｌのパタ
ーンの直流分は＋０．５、（Ｃ１のパターンの直流分は
−０，５となる。従って、低域を帯域制限され、直流が
通過できない系を、これらのパターンのディジタル信号
が通過すると、第２図の様に本来ゼロレベルであったラ
インが直流分に応じて変動する（第２図（ａｌ破線）。
ひ方は％数の可ｈ１・性がある。今、その中で特定の３
つの例を考えてみると、第１１＜１ｆａ）（ｂｌ （Ｃ
１の様なパターンが考えられる。第１図において（ａｌ
のパターンの平均値、即ち直流分はセロ、Ｔｂｌのパタ
ーンの直流分は＋０．５、（Ｃ１のパターンの直流分は
−０，５となる。従って、低域を帯域制限され、直流が
通過できない系を、これらのパターンのディジタル信号
が通過すると、第２図の様に本来ゼロレベルであったラ
インが直流分に応じて変動する（第２図（ａｌ破線）。
この時高域の周波数域が制限されない場合は、立上りが
無限の傾きになり、ゼロクロスの位置情報は保持され、
ディジタル信号の再生には誤りを生じない（Ｍ４２１’
Ｎ （ｂｌ ＞。しかし、実際には高域の帯域も制限さ
れるため、立上りは有限となり、本来のゼロレベルが変
動し、ゼロクロス点がずれて、位置の誤りを生ずる（第
２図（Ｃ））。従来この様な系のディジタル信号番送で
は、２つの方法で対処している。その第１の方法は、直
流の生じないパターンとなる変調を行うことであり、第
２の方法は、信号の包絡線から直流を再生すると云う方
法である。従来はＮ ＲＺ記録における積分検出方式の
検討入゛電子通伯学会磁気記録研死会’／ＭＲ７７−４
６，１９７８−３の文献に見られる様に第３図の様な構
成をとっていた。
無限の傾きになり、ゼロクロスの位置情報は保持され、
ディジタル信号の再生には誤りを生じない（Ｍ４２１’
Ｎ （ｂｌ ＞。しかし、実際には高域の帯域も制限さ
れるため、立上りは有限となり、本来のゼロレベルが変
動し、ゼロクロス点がずれて、位置の誤りを生ずる（第
２図（Ｃ））。従来この様な系のディジタル信号番送で
は、２つの方法で対処している。その第１の方法は、直
流の生じないパターンとなる変調を行うことであり、第
２の方法は、信号の包絡線から直流を再生すると云う方
法である。従来はＮ ＲＺ記録における積分検出方式の
検討入゛電子通伯学会磁気記録研死会’／ＭＲ７７−４
６，１９７８−３の文献に見られる様に第３図の様な構
成をとっていた。
即ち、第３図において（１１（２）はダイオード、（３
）（４）はコンデンサ、（５） （６）は抵抗、（７）
は加算器、（３）は減算器である。この回路構成の中で
、ダイオード（１１とコンデンサ（３１と抵抗（５ンと
によって構成される部分は、入力信号の正電圧側の包絡
線検波を行ない、またダイオード（２）とコンデンサ（
４）と抵抗（６）とによって構成される部分は、入力信
号の負電圧側の包絡線検波を行なうものである。第３図
中のＡ点、Ｂ点、６点、Ｄ点のａ力波形は、第４図（ａ
ｌの曲線Ｐ、ｑ、ｒ、ｓの様に又第３図中のＥ点の出力
波形は第４図（ｂｌの様になり、入力信号から直流が再
生されるうしかしこの方法では、第４図の例の様に、パ
ルス幅の変動幅が、最少パルス幅からその倍程度と比較
的小さい場合には、直流変動幅も小さく、はぼ有効に直
流は再生されるが、第５図の様にパルス幅の変動が４倍
、５倍になる様な場合には、第３図中のＡ点、Ｂ点、６
点、Ｄ点の波形は夫々第５図（ａ）の曲線Ｐ、９、ｒ、
ｓの様になり、必ずしも正確に正負の包路線が再生でき
ない。
）（４）はコンデンサ、（５） （６）は抵抗、（７）
は加算器、（３）は減算器である。この回路構成の中で
、ダイオード（１１とコンデンサ（３１と抵抗（５ンと
によって構成される部分は、入力信号の正電圧側の包絡
線検波を行ない、またダイオード（２）とコンデンサ（
４）と抵抗（６）とによって構成される部分は、入力信
号の負電圧側の包絡線検波を行なうものである。第３図
中のＡ点、Ｂ点、６点、Ｄ点のａ力波形は、第４図（ａ
ｌの曲線Ｐ、ｑ、ｒ、ｓの様に又第３図中のＥ点の出力
波形は第４図（ｂｌの様になり、入力信号から直流が再
生されるうしかしこの方法では、第４図の例の様に、パ
ルス幅の変動幅が、最少パルス幅からその倍程度と比較
的小さい場合には、直流変動幅も小さく、はぼ有効に直
流は再生されるが、第５図の様にパルス幅の変動が４倍
、５倍になる様な場合には、第３図中のＡ点、Ｂ点、６
点、Ｄ点の波形は夫々第５図（ａ）の曲線Ｐ、９、ｒ、
ｓの様になり、必ずしも正確に正負の包路線が再生でき
ない。
このため直流再生が正確にできず、ゼロクロスの位置が
ずれて、得られたデータの誤りの原因となっていた。
ずれて、得られたデータの誤りの原因となっていた。
この様な従来方式の欠点の原因は、第３図のコンデンサ
（３）と抵抗（５）及びコンデンサ（４）と抵抗（６ン
で夫々構成される部分の放電時定数にある。
（３）と抵抗（５）及びコンデンサ（４）と抵抗（６ン
で夫々構成される部分の放電時定数にある。
即チ、第５図の点Ｆに見られる様に、コンデンサ’ （
３１Ｒ：蓄積された電荷が時刻−で十分に放出せず、パ
ルスのピーク点Ｆより高い電圧を保持しているため、時
刻ｎでの加算器（７）の出力は正しいゼロクロス点より
正電圧側にずれる。これを避けるため、抵抗（５）と抵
抗（６）の値を小さくして放電時定数を下げ、Ｆ点をパ
ルスのピークに等しくなる様に持って行くと、Ｇ点では
下がり過ぎるため（第５図１ａ）一点鎖線及びｄ）、加
算器（７）の出力は正しいゼロクロス点より負電圧側に
ずれる。この様な原因で従来方式では、パルス幅の変化
の大きい場合には十分に対処できながった。
３１Ｒ：蓄積された電荷が時刻−で十分に放出せず、パ
ルスのピーク点Ｆより高い電圧を保持しているため、時
刻ｎでの加算器（７）の出力は正しいゼロクロス点より
正電圧側にずれる。これを避けるため、抵抗（５）と抵
抗（６）の値を小さくして放電時定数を下げ、Ｆ点をパ
ルスのピークに等しくなる様に持って行くと、Ｇ点では
下がり過ぎるため（第５図１ａ）一点鎖線及びｄ）、加
算器（７）の出力は正しいゼロクロス点より負電圧側に
ずれる。この様な原因で従来方式では、パルス幅の変化
の大きい場合には十分に対処できながった。
発明の目的
本発明は、従来のかかる欠点に鑑みてなされたもので、
その目的とするところは、低域周波数帯域が制限され、
直流が通過できない系を通じてディジタル信号を伝送す
る場合、前述あ様に比較的大なる直流の変動を含む信号
に対しても正確にその直流を再生する回路を提供するこ
とにある。− 発明の構成 上記目的を達成するため、本発明のディジタル信号回路
は、入力信号の正電圧を整流する正電圧整流手段と、入
力信号の負電圧を整流する負電圧整流手段と、整流され
た正及び負の電圧を夫々保持するコンデンサと、該各コ
ンデンサに充電された電荷を短時間に放出する放出手段
と、前記各コンデンサの入方端の信号を加算する加算手
段と、前記入力信号からの加算手段の出力を減算する減
算手段とを具備する一方、前記入力信号を矩形波に波形
整形する波形整形手段と、該波形整形手段の出力を微分
する微分手段とを具備し、該微分手段の出方により前記
放出手段を制御する様にしたものであって、これによっ
て、パルスの立上りで常に短時間でコンデンサの電荷を
放出することにより、前のパルスの波高値の影響を除く
ものである。
その目的とするところは、低域周波数帯域が制限され、
直流が通過できない系を通じてディジタル信号を伝送す
る場合、前述あ様に比較的大なる直流の変動を含む信号
に対しても正確にその直流を再生する回路を提供するこ
とにある。− 発明の構成 上記目的を達成するため、本発明のディジタル信号回路
は、入力信号の正電圧を整流する正電圧整流手段と、入
力信号の負電圧を整流する負電圧整流手段と、整流され
た正及び負の電圧を夫々保持するコンデンサと、該各コ
ンデンサに充電された電荷を短時間に放出する放出手段
と、前記各コンデンサの入方端の信号を加算する加算手
段と、前記入力信号からの加算手段の出力を減算する減
算手段とを具備する一方、前記入力信号を矩形波に波形
整形する波形整形手段と、該波形整形手段の出力を微分
する微分手段とを具備し、該微分手段の出方により前記
放出手段を制御する様にしたものであって、これによっ
て、パルスの立上りで常に短時間でコンデンサの電荷を
放出することにより、前のパルスの波高値の影響を除く
ものである。
実施例の説明
以下、図示の実施例について本発明を詳述すると、第６
図において（９）は入力端子、００は入力信号の正電圧
を整流する正電圧整流手段、θυは入力信号の負電圧を
整流する負電圧整流手段、ａ２ａ３は整流された正及び
負の電圧を夫々保持するコンデンサである。（１４１（
１５はコンデンサ口ｕ４に充電された電荷を短時間に放
出する放出手段でリレーから成る。ＯＱは入力信号を矩
形波に波形成する波形整形手段、Ｑ７Ｊは波形整形手段
０＃の出力を微分する微分手段である。（ト）はコンデ
ンサ（１２１（至）の入力端の信号を加算する加算手段
、Ｑ’Ｊは減衰器、（ホ）は入力信号から加算手段（至
）の出力を減算する減算器である。
図において（９）は入力端子、００は入力信号の正電圧
を整流する正電圧整流手段、θυは入力信号の負電圧を
整流する負電圧整流手段、ａ２ａ３は整流された正及び
負の電圧を夫々保持するコンデンサである。（１４１（
１５はコンデンサ口ｕ４に充電された電荷を短時間に放
出する放出手段でリレーから成る。ＯＱは入力信号を矩
形波に波形成する波形整形手段、Ｑ７Ｊは波形整形手段
０＃の出力を微分する微分手段である。（ト）はコンデ
ンサ（１２１（至）の入力端の信号を加算する加算手段
、Ｑ’Ｊは減衰器、（ホ）は入力信号から加算手段（至
）の出力を減算する減算器である。
上記構成において、入力端子（９）に第７図（ａｌの入
力信号を入力したとすると、コンデンサ似には時間遅れ
なしで電荷が蓄積して行く。そしてこのコンデンサ（２
）には第７図（ａｌの第１の正のピークになるまで電荷
が蓄積され、ピークの後はピーク電圧Ｖｐを保持する。
力信号を入力したとすると、コンデンサ似には時間遅れ
なしで電荷が蓄積して行く。そしてこのコンデンサ（２
）には第７図（ａｌの第１の正のピークになるまで電荷
が蓄積され、ピークの後はピーク電圧Ｖｐを保持する。
一方、入力信号は同時に波形整形手段０Ｑで第７図四の
様に矩形波に整形された後、微分手段αηで第７図（Ｃ
１の様に微分される。リレーから成る・放出手段０滲は
上記微分手段ａηの正のパルスで動作する様に構成され
ており、従って時刻で瞬間的に接点を閉じ、コンデンサ
（２）の電荷を放出する。この時、微分手段（１７１は
完全な微分ではなく、時定数回路によって構成されるも
のを用い、出力がある程度の幅を持ったパルスを出力す
る。又、放出手段−には直列に抵抗を入れたものを用い
、放電に時定数を持たせて電荷を全て放出するのを防止
するように構成する。この様にして得られた包絡線を第
７１ｉ（ａ）の曲線ｅに示す。この様な動作は負電圧整
流手段圓、コンデンサα４及び放出手段α〔の一連にお
いても同様であるが、放出手段ａυは負のパルスで動作
する様に構成されている。
様に矩形波に整形された後、微分手段αηで第７図（Ｃ
１の様に微分される。リレーから成る・放出手段０滲は
上記微分手段ａηの正のパルスで動作する様に構成され
ており、従って時刻で瞬間的に接点を閉じ、コンデンサ
（２）の電荷を放出する。この時、微分手段（１７１は
完全な微分ではなく、時定数回路によって構成されるも
のを用い、出力がある程度の幅を持ったパルスを出力す
る。又、放出手段−には直列に抵抗を入れたものを用い
、放電に時定数を持たせて電荷を全て放出するのを防止
するように構成する。この様にして得られた包絡線を第
７１ｉ（ａ）の曲線ｅに示す。この様な動作は負電圧整
流手段圓、コンデンサα４及び放出手段α〔の一連にお
いても同様であるが、放出手段ａυは負のパルスで動作
する様に構成されている。
この様にして整流手段αＯの出力は入力信号の正側の包
絡線（第７図（ａｌの曲線ｅ）、整流手段Ｑｌ）の出力
は入力信号の負側の包絡線（第７１Ｊ（ａｔの曲線ｆ）
となる。この両出力は加算手段（ト）で加算され、減衰
器ａ９でＶ２に減衰された後、上記両包絡線の中心線が
出力される（第７図（ａｌの曲線ｇ）。この出力を入力
信号から減算手段ＵＶにより差し引くことにより直流を
再生した信号が得られる。
絡線（第７図（ａｌの曲線ｅ）、整流手段Ｑｌ）の出力
は入力信号の負側の包絡線（第７１Ｊ（ａｔの曲線ｆ）
となる。この両出力は加算手段（ト）で加算され、減衰
器ａ９でＶ２に減衰された後、上記両包絡線の中心線が
出力される（第７図（ａｌの曲線ｇ）。この出力を入力
信号から減算手段ＵＶにより差し引くことにより直流を
再生した信号が得られる。
第８区１１こ本発明の具体実施例を示す。図で（ロ）は
入力端子、（１０１）（１０２）はダイオード、（１０
３）（１０４） ハコ／ ７’ ンｆ、（１０５） ハ
Ｎ Ｐ Ｎ ） ５ ンジスタ、（１０６） ＬＬ Ｐ
Ｎ Ｐ ト５７ジスタ、（１０７）（１０８） ハ抵
抗、（１０９）は増幅器、（１１０）はコンデンサ、（
１１１）は抵抗、（１１３）は演算増幅器、（１１４）
（１１５）は抵抗、（１１６）は演算増幅器、（１１７
）は出方端子である。
入力端子、（１０１）（１０２）はダイオード、（１０
３）（１０４） ハコ／ ７’ ンｆ、（１０５） ハ
Ｎ Ｐ Ｎ ） ５ ンジスタ、（１０６） ＬＬ Ｐ
Ｎ Ｐ ト５７ジスタ、（１０７）（１０８） ハ抵
抗、（１０９）は増幅器、（１１０）はコンデンサ、（
１１１）は抵抗、（１１３）は演算増幅器、（１１４）
（１１５）は抵抗、（１１６）は演算増幅器、（１１７
）は出方端子である。
この実施例の動作を第７図を用いて説明する。入力端子
（１００）に第７図（ａ）の曲線りのディジタル信号を
入力する。ダイオード（１０１）は正の整流波形を出力
し、第１のピーク（第７図（ａｌの点Ａ）までコンデン
サ（１０３）に電荷を充電Ｌ、ピークを過ぎると、この
ピーク電圧Ｖｐを保持する。一方、入力信号は増幅度の
非常に大きい増幅器（１０９）を通って第７図ｆｂ）の
様に矩形波に直される。これをコンデンサ（１１０）と
抵抗（１１１）で構成される微分器によって微分し、第
７図（匂の波形を出力する。このうち正のパルスはＮＰ
Ｎトランジスタ（１０５）をトリガして抵抗（Ｒ１）を
通じてコンデンサ（１０３） ？こ充電された電荷を放
電し、第７図（ａ）の点Ｂまで放電する。点Ｂにまで放
電すると、ダイオード（１０１）の入力Ｃ第７図（ａ）
曲線ｈ）がコンデンサ（１０３）の電圧を上まわる様に
なり、再度充電を開始する。以上の過程を繰り返して第
７図（ａ）の曲線ｅの正電圧の包路線が検出される。同
様にダイオード（１０２）、コンデンサ（１０４）、Ｐ
Ｎ Ｐ ト５７ジスタ（１ｏ６）ヲ通じて負電圧の包
路線が検出され、それぞれ抵抗（１０７Ｘ１０８）を通
じて演算増幅器（１１３）で加算され、抵抗（１１４）
（１１５）でｈに分圧されて直流が再生される。この直
流分を演算増幅器（１１６）によって入力信号から差し
引いて波形を再現する。
（１００）に第７図（ａ）の曲線りのディジタル信号を
入力する。ダイオード（１０１）は正の整流波形を出力
し、第１のピーク（第７図（ａｌの点Ａ）までコンデン
サ（１０３）に電荷を充電Ｌ、ピークを過ぎると、この
ピーク電圧Ｖｐを保持する。一方、入力信号は増幅度の
非常に大きい増幅器（１０９）を通って第７図ｆｂ）の
様に矩形波に直される。これをコンデンサ（１１０）と
抵抗（１１１）で構成される微分器によって微分し、第
７図（匂の波形を出力する。このうち正のパルスはＮＰ
Ｎトランジスタ（１０５）をトリガして抵抗（Ｒ１）を
通じてコンデンサ（１０３） ？こ充電された電荷を放
電し、第７図（ａ）の点Ｂまで放電する。点Ｂにまで放
電すると、ダイオード（１０１）の入力Ｃ第７図（ａ）
曲線ｈ）がコンデンサ（１０３）の電圧を上まわる様に
なり、再度充電を開始する。以上の過程を繰り返して第
７図（ａ）の曲線ｅの正電圧の包路線が検出される。同
様にダイオード（１０２）、コンデンサ（１０４）、Ｐ
Ｎ Ｐ ト５７ジスタ（１ｏ６）ヲ通じて負電圧の包
路線が検出され、それぞれ抵抗（１０７Ｘ１０８）を通
じて演算増幅器（１１３）で加算され、抵抗（１１４）
（１１５）でｈに分圧されて直流が再生される。この直
流分を演算増幅器（１１６）によって入力信号から差し
引いて波形を再現する。
発明の効果
以上の様に本発明によれば、如何なるディジタル信号に
対しても、パルスのピークに追従する包絡線検波による
直流再生が可能となる。
対しても、パルスのピークに追従する包絡線検波による
直流再生が可能となる。
第１図は直流が生ずることの説明図、第２図は直流によ
ってゼロクロス位置がすれることの説明図、第３図は従
来例を示す回路図、第４図は従来の直流再生回路の効果
を示す波形は！、第５図はパルス幅が大きく変化する場
合の説明−図、第６図は本発明の構成を示すブロック図
、第７図は第６図、第８図中の各点の出力波形図、第８
図は本考案の具体実施例を示す回路図である。 αＯは正電圧整流手段、Ｕυは負電圧整流手段、０４α
場はコンデンサ、α４１Ｑｆ９は放出手段、αＱは波形
整形手段、αηは微分手段、（ト）は加算手段、（イ）
は減算器。 第７図 第２図 第３図 第４図
ってゼロクロス位置がすれることの説明図、第３図は従
来例を示す回路図、第４図は従来の直流再生回路の効果
を示す波形は！、第５図はパルス幅が大きく変化する場
合の説明−図、第６図は本発明の構成を示すブロック図
、第７図は第６図、第８図中の各点の出力波形図、第８
図は本考案の具体実施例を示す回路図である。 αＯは正電圧整流手段、Ｕυは負電圧整流手段、０４α
場はコンデンサ、α４１Ｑｆ９は放出手段、αＱは波形
整形手段、αηは微分手段、（ト）は加算手段、（イ）
は減算器。 第７図 第２図 第３図 第４図
Claims (1)
- 入力信号の正電圧を整流する正電圧整流手段と、入力信
号の負電圧を整流する負電圧整流手段と、整流された正
及び負の電圧を夫々保持−するコンデンサと、該各コン
デンサに充電された電荷を短詩Ｉｌｌに放出する放出手
段と、ｉｉｊ記各コンデンサの入力端の信号を加算する
加算手段と、前記入力信号から加算手段の出力を減算す
る減算手段とを具備する一方、前記入力信号を矩形波に
波形整形する波形整形手段と、該波形整形手段の出力を
微分する微分手段とを具備し、該微分手段の出力により
前記放出手段を制御する様にした直流再生のためのディ
ジタル信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21594682A JPS59107410A (ja) | 1982-12-08 | 1982-12-08 | デイジタル信号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21594682A JPS59107410A (ja) | 1982-12-08 | 1982-12-08 | デイジタル信号回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59107410A true JPS59107410A (ja) | 1984-06-21 |
Family
ID=16680871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21594682A Pending JPS59107410A (ja) | 1982-12-08 | 1982-12-08 | デイジタル信号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5377054A (en) * | 1992-07-06 | 1994-12-27 | Sharp Kabushiki Kaisha | Digital information reproducing apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5151918A (ja) * | 1974-11-01 | 1976-05-07 | Hitachi Ltd | Hakeiseikeihoshiki |
| JPS5752227A (en) * | 1980-09-11 | 1982-03-27 | Sony Corp | Data sampling circuit |
-
1982
- 1982-12-08 JP JP21594682A patent/JPS59107410A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5151918A (ja) * | 1974-11-01 | 1976-05-07 | Hitachi Ltd | Hakeiseikeihoshiki |
| JPS5752227A (en) * | 1980-09-11 | 1982-03-27 | Sony Corp | Data sampling circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5377054A (en) * | 1992-07-06 | 1994-12-27 | Sharp Kabushiki Kaisha | Digital information reproducing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047955B1 (en) | Wave-shaping circuit | |
| CA1150399A (en) | Method and apparatus for magnetic recording and reproduction of digital signal | |
| EP0063443B1 (en) | A digital waveform conditioning circuit | |
| JPH0449304B2 (ja) | ||
| US4234898A (en) | Digital magnetic recording and reproducing apparatus | |
| JPS59107410A (ja) | デイジタル信号回路 | |
| JP2741112B2 (ja) | ディジタル変調方式およびディジタル変調装置 | |
| JPH02162502A (ja) | ディジタル信号記録装置 | |
| US5406632A (en) | Method and device for correcting an error in high efficiency coded digital data | |
| US4495531A (en) | Equalizer circuit for signal waveform reproduced by apparatus for magnetic digital data recording and playback | |
| JPS59122138A (ja) | デイジタル信号再生回路 | |
| JPH05198100A (ja) | 光学式記録媒体を用いた情報記録再生装置 | |
| JPH0422054B2 (ja) | ||
| JPH0799426A (ja) | 適応波形等化装置及び適応波形等化方法 | |
| KR880000622B1 (ko) | 자기 재생 장치 | |
| JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
| JP2806331B2 (ja) | 波形等化回路 | |
| JPH0572028B2 (ja) | ||
| KR880002694B1 (ko) | 신호 검출장치 | |
| SU1282196A1 (ru) | Устройство дл записи и воспроизведени частотно-модулированных сигналов | |
| JPH0746097A (ja) | 信号レベル識別回路 | |
| JPH02198008A (ja) | ディスク記憶装置の復調方法及び復調回路 | |
| JPS6243246B2 (ja) | ||
| JP3087860B2 (ja) | 磁気記憶装置の記録回路 | |
| JPS6348017A (ja) | 低周波再生回路 |