JPH0421878B2 - - Google Patents

Description

【発明の詳細な説明】

この発明はデイジタル的に複数の楽音を同時に
生成する電子楽器に関する。 従来の電子楽器では、デイジタル的に複数の楽
音を同時に生成するには、複数の楽音生成手段
と、各楽音生成手段の出力をＤ／Ａ変換する複数
のデイジタル／アナログ変換回路とを必要とし、
而して各デイジタル／アナログ変換回路の出力を
ミキシングして複数の楽音の合成音を放音するも
のである。したがつて複数の楽音生成手段やデイ
ジタル／アナログ変換回路が必要であるから回路
構成が複雑になり、またLSI化した場合には必要
なピン数が多くなるため設計上不利となる欠点な
どがある。 つまり、複数種類（例えば、異なる音色）の楽
音波形を別個に発生するとなると、デイジタル波
形信号をアナログ波形信号に変換するために、
Ｄ／Ａ変換器を別個に用意しなければならない。
充分な分解能及びダイナミツクレンジを保持して
デイジタル波形信号をアナログ変換するために
は、多ビツト入力型の高価なＤ／Ａ変換器が必要
になるが、このようなＤ／Ａ変換器を多数使用す
ることはコスト及び回路規模の面から好ましくな
い。 しかし、Ｄ／Ａ変換後に、各種類毎に異なる音
量制御、フイルタ制御、変調制御等を行うために
は、従来は、コスト及び回路規模の面で多少の欠
点であつても、各種類毎に複数のＤ／Ａ変換器を
使用せざるを得なかつた。 この発明は上述した事情の下になされたもの
で、その目的とするところは、複数種類の楽音波
形データを時分割的に発生し、それをデイジタ
ル／アナログ変換する際に、効果的にかつ低コス
トで実行するようにした電子楽器を提供しようと
するものである。 即ち、この発明によれば、複数の時分割楽音発
生チヤンネルを有し、この複数の時分割楽音発生
チヤンネルの夫々によつて、複数種類の楽音波形
データのうちの指定した種類の楽音波形データを
指定した音高で発生するようにして、異なる種類
の楽音波形データを時分割的に得る楽音発生手段
と、上記複数の時分割楽音発生チヤンネルにより
発生される複数種類の楽音波形データを、各種類
毎に別個に累算する累算手段と、この累算手段に
て各種類毎に累算された１乃至複数の音高の楽音
波形データの累算デイジタル値を、上記複数の時
分割楽音発生チヤンネルの全チヤンネル時間を分
割した複数の時間毎に、時分割的に出力する出力
手段と、この出力手段から時分割的に出力される
各種類毎の上記累算デイジタル値を夫々アナログ
量の楽音信号に変換するデイジタル／アナログ変
換手段と、このデイジタル／アナログ変換手段の
出力を上記種類別にサンプルホールドする複数の
サンプルホールド手段と、を具備し、上記複数の
サンプルホールド手段の出力に基づき複数種類の
楽音を同時に発生することを特徴とする電子楽器
が提供されることになる。このように、この発明
によれば、複数種類の楽音波形データが各種類毎
に別個に累算された後、各種類毎に時分割的にデ
イジタル／アナログ変換を行うようにしたので、
少数（（例えば１個）のデイジタル／アナログ変
換器を設けるのみでよいので、小規模かつ低コス
トな構成で効率的なデイジタル／アナログ変換処
理を行うことができ、しかも、デイジタル／アナ
ログ変換手段にそれほど高速性能が要求されずし
て実現できることになる。 以下、この発明の一実施例につき図面を参照し
て詳細に説明する。 第１図は、本実施例に用いられる大規模集積回
路（LSI）チツプ１の機能ブロツクおよび２系統
設けられたサンプルホールド回路５Ｍ，５Ｓ等を
示した図で、本実施例の電子楽器は１個のLSIチ
ツプにて、楽音信号が生成されるものである。 このLSIチツプ１内には後述する楽音生成部２
と制御部３（この制御部３の詳細な説明は省略す
る。）とを有する。そして、この制御部３からは、
パスラインB₁を介して外部スイツチあるいは鍵
盤上の鍵スイツチを走査する信号を出力するほか
外部メモリ（RAMあるいはROM）にアドレス
指定をする為の信号あるいはデータを出力する。 そして、外部スイツチあるいは鍵スイツチなど
の外部操作信号あるいは外部メモリからのデータ
などがパスラインB₂を介して制御部３に入力さ
れる。 その結果、制御部３からは、パララインB₁，
B₂から入出力する情報に応じて楽音生成部２に
対し如何なる楽音を生成すべきかという指示が送
られる。しかして、この制御部３と楽音生成部２
とは、双方向のデータバス（４ビツトバス）D₁
と、データ以外の制御信号を送出する制御信号用
のコントロールバスC₁（これは、制御部３から楽
音生成部２への一方向性のバスである。）とにて
連結されている。そして、楽音生成部２からはパ
スラインB₃を介して外部のＤ／Ａ変換器４へ楽
音出力が送出される。 上記Ｄ／Ａ変換器４へ入力する楽音データは後
述するようにMAINとSUBの２系統の特性をも
ち、各系統の楽音データは上記LSIチツプ１にて
時分割処理により生成され、Ｄ／Ａ変換器４へ時
分割的に入力する。そしてＤ／Ａ変換器４により
アナログ量に変換された各系統の楽音信号は
MAIN、SUBの各系統別に設けられたサンプル
ホールド回路５Ｍ，５Ｓに印加される。 MAINのサンプルホールド回路５Ｍはトラン
スフアゲート５Ｍ−Ｇと、このトランスフアゲー
ト５Ｍ−Ｇの出力側と抵抗５Ｍ−Ｒを介し接続さ
れ且つ一端が接地されているコンデンサ５Ｍ−Ｃ
と、上記抵抗５Ｍ−Ｒ、コンデンサ５Ｍ−Ｃの各
他端と＋入力端子が接続されている演算増幅器５
Ｍ−Ａとにより構成される。そして演算増幅器５
Ｍ−Ａの−入力端子はその出力端子と接続され、
また演算増幅器５Ｍ−Ａの出力はフイルタ回路６
Ｍに入力する。 SUBのサンプルホールド回路５Ｓも全く同様
な構成であり、図示の如くトランスフアゲート５
Ｓ−Ｇ、抵抗５Ｓ−Ｒ、コンデンサ５Ｓ−Ｃ、演
算増幅器５Ｓ−Ａから成り、また演算増幅器５Ｓ
−Ａの出力はフイルタ回路６Ｓに入力する。而し
てMAIN、SUBの各トランスフアゲート５Ｍ−
Ｇ、５Ｓ−Ｇは夫々、制御部３が出力する第５図
ｉ，ｇに夫々示すタイミング信号t₃，t₁を各ゲー
ト端子に印加され、開閉制御される。したがつて
MAINのサンプルホールド回路５Ｍはタイミン
グ信号t₃の出力ごとにMAINの楽音信号のサンプ
ルホールドを行い、他方、SUBのサンプルホー
ルド回路５Ｓはタイミング信号t₁の出力ごとに
SUBの楽音信号のサンプルホールドを行う。 フイルタ回路６ＭはMAINの楽音の音色を制
御し、その出力は可変抵抗器VRMを介しミキサ
７へ入力する。またフイルタ回路６ＳはSUBの
楽音の音色を制御し、その出力は可変抵抗器
VRSを介しミキサ７へ入力する。可変抵抗器
VRM，VRSは夫々、MAINとSUBの各楽音の
音量比を制御し、外部スイツチとして設けられて
いる。 ミキサ７はMAIN、SUBの各楽音信号を合成
し、アンプ８、スピーカ９を介しその合成音を放
音する。 次に、第２図Ａ〜Ｃを参照して、楽音生成部２
の詳細につき説明する。なお、第３図は第２図Ａ
〜Ｃの図面接続状態を示している。 この第２図Ａ〜Ｃにて示されている楽音生成部
２は、大別すると次の10個のブロツクになる。先
ず、各ブロツクの概略的な機能について述べる。 ブロツク１０は、音階クロツク発生部で、割当
てられた音高の楽音を発生する為の基本となるス
ケールクロツクSC CLKを生成する。なお、この
音階クロツク発生部１０は４チヤンネルの時分割
動作をする。 ブロツク２０は、波形ステツプカウンタ部で、
上記音階クロツク発生部１０からのスケールクロ
ツクSCCLKによつてカウントアツプして、その
内容を波形RAM部３０に出力する。なお、この
波形ステツプカウンタ部２０も４チヤンネルの時
分割動作をする。 ブロツク３０は上述した波形RAM部で、楽音
波形を16のステツプに分割し、各ステツプ毎に波
形の差分値を記憶する。この波形RAM部３０は
後述するように２種類（MAIN／SUB）の波形
を記憶し、各チヤンネル毎にいずれかの波形の差
分値を選択出力する。 ブロツク４０は、チヤンネル制御部で、４チヤ
ンネルの各チヤンネルから発生される楽音を２種
類の特性の楽音のいずれかに設定して制御する。
このチヤンネル制御部４０からは、制御信号
MAIN／SUB、クロツクＯ／_M、Ｏ／_Sを各チヤンネ
ル毎に出力する。 ブロツク５０はADSRレジスタ部で、予め２種
類（MAIN／SUB）のエンベロープデータが記
憶される。従つて、上記チヤンネル制御部４０か
ら出力される制御信号MAIN／SUBにていずれ
かのエンベロープデータが各チヤンネル毎に選択
される。 ブロツク６０はエンベロープクロツク発生部で
ADSRレジスタ部５０から与えられるエンベロー
プデータに基づき所定の速度のエンベロープクロ
ツクENVCLKを生成し、エンベロープカウンタ
部７０に送出する。なお、このエンベロープクロ
ツク発生部６０も４チヤンネルの時分割動作をす
る。 ブロツク７０は上述のエンベロープカウンタ部
で、エンベロープクロツク発生部６０から供給さ
れるエンベロープクロツクENV CLKによりカ
ウンタ動作を行うもので、このエンベロープカウ
ンタ部７０からは、５ビツトのエンベロープデー
タを乗算部９０へ送出し、また、エンベロープス
テータスを記憶しているステータスレジスタ部８
０へもその内容を供給するほか、このエンベロー
プステータス部８０へはステータスの変更を行う
ためのエンベロープキヤリー信号ENVC₀を送出
する。勿論、このエンベロープカンウタ部７０も
４チヤンネルの時分割動作をする。 ブロツク８０は、上述のステータスレジスタ部
でありエンベロープステータスを記憶し、その情
報に基づきADSRレジスタ部５０から出力するデ
ータを選択制御するほか、楽音の放音開始あるい
は停止などの制御を行う。このステータスレジス
タ部８０も４チヤンネルの時分割動作をする。 ブロツク９０は上述の乗算部であり、波形
RAM部３０から供給される波形の差分値データ
とエンベロープカウンタ部７０から与えられるエ
ンベロープデータとを乗算して累算部１００へそ
の結果データを送出する。 ブロツク１００は累算部であり、エンベロープ
制御された波形の差分値データを累算することに
よつて波形の各サンプル点における振幅値データ
を得るようになつており、その出力を外部のＤ／
Ａ変換器へバスラインB₃を介して供給するよう
になつている。なお、上述したように外部で、上
記可変抵抗器VRM，VRSを操作して２種類の楽
音（MAIN／SUB）の音量比を可変制御したり、
あるいは更に上記フイルタ回路６Ｍ，６Ｓ（アナ
ログ回路）を上記２種類の各楽音について切替制
御したりする為、この累算部１００からは時分割
処理の各周期（４チヤンネル時間）を２分割し
て、各種類の波形の振幅値データを交互に出力す
るようになつている。 従つて、本実施例の回路構成によれば、チヤン
ネル制御部４０の制御に応じて、４チヤンネルの
うちいずれかのチヤンネルがMAINの特性をも
つ楽音を、他のチヤンネルがSUBの特性をもつ
楽音を発生することが出来るようになるもので、
例えばMAIN側をデータ“１”で、SUB側をデ
ータ“０”で表わすようにすれば、第１表に示す
如く、４チヤンネルのうち、いずれのチヤンネル
をMAINの特性をもつ楽音として、いずれのチ
ヤンネルをSUBの特性をもつ楽音として生成す
るかが可変制御出来るものである。

【表】

【表】 なお、このMAINあるいはSUBの設定は、例
えば、一方をメロデイ音、他方を伴奏音とした
り、一方を自動演奏音、他方をマニユアル演奏音
としたりすることが出来、要は、制御部３にて如
何なる演奏を行なわせるかを制御すれば、２種類
の楽音は４チヤンネル以内で如何様にでも出力出
来ることにより、極めて汎用性の高いものとな
る。 次に、各部の詳細な構成につき順に説明してゆ
く。 ＜１＞ 音階クロツク発生部１０ 音階クロツク発生部１０には音階コードレジ
スタ１０−１とオクターブコードレジス１０−
２を有し、この各レジスタ１０−１，１０−２
はクロツクＯ／（第５図ａ参照）にてシフトする
シフトレジスタより成る。そして、この音階コ
ードレジスタ１０−１は、４ビツトパラレルに
４段のシフト動作し、オクターブコードレジス
タ１０−２は３ビツトパラレルに４段のシフト
動作する。 この音階コードレジスタ１０−１とオクター
ブコードレジスタ１０−２に記憶される音階コ
ードオクターブコードと、音階あるいはオクタ
ーブとの関係は第２表及び第３表のとおりであ
る。

【表】

【表】

【表】 なお、第２表において、特殊コード「1111」
は、スケールクロツクSC CLKの出力を停止す
る機能をもち、この特殊コード「1111」はその
チヤンネルから楽音を発生させない場合に入力
するものである。 そして、音階コードレジスタ１０−１には制
御部３からデータバスD₁を介して４ビツトの
音階コードが供給される。そして、その４ビツ
トコードはトランスフアゲートＧ１０−１，Ｇ
１０−２，Ｇ１０−３，Ｇ１０−４を介して音
階コードレジスタ１０−１の入力端子に印加さ
れる。このトランスフアゲートＧ１０−１〜Ｇ
１０−４（その他全てのトランスフアゲートも
同様）はゲート電圧はがHigh（論理値「１」）
レベルのとき開成される。従つて、制御部３か
らコントロールバスC₁を介して供給される制
御信号SCWがLowレベル（通常Highレベル、
他の制御信号も全く同様）となつたときナンド
ゲートNAND１０−１の出力がHighレベルと
なつて上記トランスフアゲートＧ１０−１〜Ｇ
１０−４が開成することになる。 一方、そのときこの音階コードレジスタ１０
−１の出力端子から一般にリサキユレートし
て、入力端子に供給される音階コードは、トラ
ンスフアゲートＧ１０−５，Ｇ１０−６，Ｇ１
０−７，Ｇ１０−８が閉成されるので、音階コ
ードレジスタ１０−１は新たな内容が書き込ま
れることになる。なお、各チヤンネルは第５図
ｇ〜ｊに示されるタイミング信号t₁〜t₄と同期
しており、制御部３で発生されるタイミング信
号t₁〜t₄のいずれか選択されたチヤンネルのタ
イミングで音階コードレジスタ１０−１の内容
が変更されることになる。 また、上記ナンドゲートNAND１０−１に
は、制御部３からコントロールバスC₁を介し
て制御信号SCRが供給され、この制御信号
SCRがLowレベルとなつた際、トランスフア
ゲートＧ１０−１〜Ｇ１０−４が開成して、音
階コードレジスタ１０−１から出力された音階
コードがデータバスD₁を介して制御部３に供
給されることになる。従つて、制御部３では、
音階コードレジスタ１０−１の内容も判別し得
ることになる。 また、オクターブコードレジスタ１０−２に
も、上記音階コードレジスタ１０−１と同様、
制御部３からオクターブコードが供給されて書
き込まれると共に、その内容を読出してデータ
バスD₁を介して制御部３に供給することも出
来る。 即ち、トランスフアケートＧ１０−９，Ｇ１
０−１０，Ｇ１０−１１はデータバスD₁の
「１」、「２」、「４」の重み付けのラインに接続
されており、制御信号OCWの出力時あるいは
制御信号OCRの出力時に、ナンドゲート
NAND１０−２の出力がHighレベルとなり、
オクターブコードレジスタ１０−２への出力制
御が可能となる。また、トランスフアゲートＧ
１０−１２，Ｇ１０−１３，Ｇ１０−１４は、
制御信号OCWがLowレベル（通常Highレベ
ル）となつた時点で閉成され、リサキユレート
ループをカツトして新たなオクターブコードが
上記トランスフアゲートＧ１０−９〜Ｇ１０−
１０から入力することになる。 そして、この音階コードレジスタ１０−１、
オクターブコードレジスタ１０−２の内容は、
音階クロツク発生回路１０−３に供給される。
この音階クロツク発生回路１０−３の詳細は示
さないが例えば、本出願人が既に出願してある
特開昭53−31369（特開昭54−123937号、発明の
名称「電子楽器に於ける楽音波形設定方式」）
にもこの音階クロツク発生回路１０−３と同様
な回路の詳細な構成が示されている。即ち、こ
の音階クロツク発生回路１０−３には内部に４
チヤンネルのシフトレジスタ、音階コード、オ
クターブコードにより加熱が選択されるマトリ
クス回路（ROM）、加算器等を有する。そし
て、この音階クロツク発生回路１０−３から
は、上記音階コード、オクターブコードにより
それに対応したスケールクロツクSC CLKが各
チヤンネル毎に発生される。そして、そのスケ
ールクロツクSC SLKはアンドゲートAND１
０−１を介して、波形ステツプカウンタ部２
０、乗算部９０、累算部１００へ供給される。
なお、このアンドゲートAND１０−１の一方
の入力端には、上記特殊コード「1111」が出力
した時点で、その出力の論理値が「０」となる
ナンドゲートNAND１０−３の出力が印加さ
れている。従つて、音階コードレジスタ１０−
１に特殊コードが入力していなければ、音階ク
ロツク発生回路１０−３から与えられるスケー
ルクロツクSC CLKをアンドゲートAND１０
−１は出力することになる。 しかして、このスケールクロツクSC CLKは
各音高毎に決定される周期をもつクロツクで、
このクロツクの16発分の長さが当該音高の周期
に相当する。従つて、このクロツクSC CLK
は、平均率音階の場合、半音間で周波数が12√
２倍異なつてくる。 ＜２＞ 波形ステツプカンウタ部２０ 波形ステツプカンウタ部２０には波形ステツ
プレジスタ２０−１と、その内容（ステツプデ
ータ）を歩進する為のハーフアダー２０−２と
を有する。この波形ステツプレジスタ２０−２
はクロツクφ（第５図２参照）にてシフトする
シフトレジスタより成り、４ビツトパラレルに
４段のシフト動作する。そして、この波形ステ
ツプレジスタ２０−１は波形RAM部３０に対
し、「０」〜「15」の16ステツプのアドレスを
指定する。 また、その内容は、音階クロツク発生部１０
から供給されるスケールクロツクSC CLKがハ
ーフアダー２０−２のキヤリー入力端子Cinに
供給されることにより歩進される。 この波形ステツプカウンタ部２０に対し制御
部３からはコントロールバスC₁を介して制御
信号STWと制御信号STRが供給される。この
制御信号STWは、通常Highレベルの信号であ
り、波形ステツプレジスタ２０−１の出力端子
から出力されたステツプデータをトランスフア
ゲートＧ２０−１，Ｇ２０−２，Ｇ２０−３，
Ｇ２０−４を介してハーフアダー２０−２へ供
給し、リサキユレートループを構成するが、こ
の制御信号STWがLowレベルの信号として設
定されると、上記トランスフアゲートＧ２０−
１〜Ｇ２０−４が閉じ、ナンドゲートNAND
２０−１に接続されたトランスフアゲートＧ２
０−５，Ｇ２０−６，Ｇ２０−７，Ｇ２０−８
が開成する。従つて、制御部３からデータバス
D₁を介して与えられる４ビツトデータを波形
のステツプデータとして書き込むことが出来
る。その場合、制御部３は、第５図ｇ〜ｊに示
されるタイミング信号t₁〜t₄により、いずれの
チヤンネルを選択するか制御出来る。 また、制御信号STRは、通常Highレベルの
信号であるが、この信号がLowレベルに設定
されると、トランスフアゲートＧ２０−５〜Ｇ
２０−８が開成し、波形ステツプレジスタ２０
−１からのステツプデータがデータバスD₁を
介して、制御部３へ送出されることになり、制
御部３では、指定したチヤンネルが如何なるス
テツプにあるのかが判別出来る。 ＜３＞ 波形RAM部３０ 波形RAM部３０内には波形RAM３０−１
を有する。この波形RAM３０−１は２種類
（MAIN／SUB）の波形の差分値（１ステツプ
が３ビツトにて表現される。）が16ステツプに
わけて入力設定されると共に波形ステツプレジ
スタ２０−１の出力端子から与えられるステツ
プデータ「０」〜「15」及びチヤンネル制御部
４０からの信号MAIN／SUBにより対応する
データが読出される。 即ち、この波形RAM３０−１は、２（種類）
×16（ステツプ）×３（ビツト）＝96ビツト容量の
RAMであり、この波形RAM３０−１にはア
ドレス端子としてA₁、A₂、A₄、A₃のほか
MAIN／SUBを有し、データ入力端子として
I₁、I₂、I₃を有し、データ出力端子としてO₁、
O₂、O₃を有し、リード／ライト端子として
Ｒ／Ｗを有する。 この波形RAM３０−１に制御部３から所定
の波形を書き込む際は、先ず、データ入力端子
I₁、I₂、I₃に対し、データバスD₁の「１」、
「２」、「４」の重み付けのラインを介して、当
該データを印加する。そして、制御信号Ｒ／Ｗ
をLowレベルとすれば、波形ステツプレジス
タ２０−１から与えられるアドレスで、しかも
後述するチヤンネル制御部４０から供給される
信号MAIN／SUBにて選択される種類の波形
エリアに上記波形が書き込まれることになる。 従つて、この波形RAM３０−１に所定のデ
ータを書き込む際には、予め波形ステツプレジ
スタ２０−１の内容あるいはチヤンネル制御部
４０内の音色制御レジスタ４０−１の内容を書
き込みたいエリアを指定するように制御部３か
らの制御信号STW、Ｍ／SWとデータバスD₁
のデータにより書き替えておき、順次そのデー
タで上記波形RAM３０−１のアドレスを指定
してゆけば良い。 このようにして、書き込まれる各ステツプ毎
のデータW₁〜W₃は３ビツト構成で、その内容
は、第１ビツトW₁、第２ビツトW₂が波形の差
分値を示し、第３ビツトW₃が符号「＋／−」
を示すことになる。ただし、第４表に示すよう
に、第１ビツトW₁、第２ビツトW₂の組み合わ
せにより、「０」、「１」、「２」、「４」を指定す
るようになる。

【表】 そして、このようにして書き込まれた波形の
差分値データは、波形ステツプレジスタ２０−
１から供給される波形のステツプデータと、音
色制御レジスタ４０−１から供給される信号
MAIN／SUBとによりアドレス指定され、対
応するデータが順次読み出されることになる。 ＜４＞ チヤンネル制御部４０ チヤンネル制御部４０には、上述したように
音色制御レジスタ４０−１を有し、この音色制
御レジスタ４０−１はクロツクＯ／（第５図ａ参
照）にてシフトするシフトレジスタより成り、
容量１ビツトで４段のシフト動作する。 この音色制御レジスタ４０−１は、その内容
が論理値「１」であればMAINの特性を指定
し、論理値「０」であればSUBの特性を指定
することになるしかして、この音色制御レジス
タ４０−１の内容を書き替える場合は、データ
バスD₁の重み付け「１」のラインにそのデー
タを送出し、コントロールバスC₁から制御信
号Ｍ／SWをLowレベルとして出力する。 上記制御信号Ｍ／SWは、ナンドゲート
NAND４０−１に供給され、トランスフアゲ
ートＧ４０−１を開成し、一方、音色制御レジ
スタ４０−１のリサキユレートループ上にある
トランスフアゲートＧ４０−２を閉成する。従
つて、上記データバスD₁に送出されたデータ
を音色制御レジスタ４０−１に書き込むことが
出来る。なお、この場合、制御部３では、第５
図ｇ〜ｊに示されるタイミング信号により、各
チヤンネルが指定し得る為、各チヤンネルの判
別が出来る。 更に、制御部３では、音色制御レジスタ４０
−１に書込んだMAIN／SUBの情報を、制御
信号Ｍ／SRをLowレベルとすることにより読
み出すことが出来、その出力は、データバース
D₁の重み付け「１」のラインに得られる。 しかして、今、音色制御レジスタ４０−１に
第５表に示したデータを書込んだ場合について
以下に説明する。

【表】 その結果、音色制御レジスタ４０−１から出
力される信号MAIN／SUBは第５図ｂに示す
如くなる。そして、その信号は波形RAM３０
−１のアドレス端子MAIN／SUBのほか、チ
ヤンネル制御部４０内のアンドゲートAND４
０−１に直接、アンドゲートAND４０−２に
インバータＩ４０−１を介して供給され、更に
後述する各ブロツクに供給される。また、上記
インバータＩ４０−１の出力は、ADSRレジス
タ部５０に制御信号として供給
される。 そして、上記アンドゲートAND４０−１、
AND４０−２には、第５図ａの基本クロツク
Ｏ／が与えられ、アンドゲートAND４０−１か
らは第５図ｃに示す如きクロツクＯ／_Mが出力し、
アンドゲートAND４０−２からは第５図ｄに
示す如きクロツクＯ／_Sが出力する。なお、この
クロツクＯ／_M、クロツクＯ／_Sは、後述する累算部
１００などに供給される。 ＜５＞ ADSRレジスタ部５０ ADSRレジスタ部５０には、アタツク時間を
決定するアタツククロツク選択データを記憶す
るラツチ５０−１，５０−２、デイケイ時間を
決定するデイケイクロツク選択データを記憶す
るラツチ５０−３，５０−４、リリース時間を
決定するリリースクロツク選択データを記憶す
るラツチ５０−５，５０−６、サステインレベ
ルを決定するサステインレベルデータを記憶す
るラツチ５０−７，５０−８を有する。 そして、このラツチ５０−１，５０−３，５
０−５，５０−７は２種類（MAIN／SUB）
の楽音のうち、MAIN側の情報を記憶するラ
ツチであり、ラツチ５０−２，５０−４，５０
−６，５０−８はSUB側の情報を記憶するラ
ツチである。 しかして、この各データは、第４図に示すエ
ンベロープ波形の形状を決定することになる。
即ち、ラツチ５０−１，５０−２に記憶される
アタツククロツク選択データにより、アタツク
時間（発音開始点から最大レベル点までの時
間）が決定され、ラツチ５０−３，５０−４に
記憶されるデイケイクロツク選択データにより
デイケイ時間（最大レベル点からサステインレ
ベルまでの時間）が決定され、ラツチ５０−
５，５０−６に記憶されるリリースクロツク選
択データによりリリース時間（サステインレベ
ルから発音終了点までの時間）が決定される。
更に、ラツチ５０−７，５０−８に記憶される
サステインレベルデータによりサステインレベ
ルが決定される。 なお、このサステインレベルデータを最大レ
ベルと同じにしておけば（後述するように、こ
のサステインレベルデータは、エンベロープカ
ウンタ部７０から出力されるエンベロープデー
タの上位４ビツトと同じ重み付けがなされてい
る。）、オルガン音的なエンベロープが付加し得
ることになり、このサステインレベルデータを
最小レベル（Ｏレベル）と同じにしておけば撥
弦音的なエンベロープを付加し得ることにな
り、第４図に示したようなレベルにサステイン
レベルを設定しておけば、アタツク、デイケ
イ、サステイン、リリースの各変化（ステータ
ス）をもつエンベロープを付加し得ることにな
る。 次に、このラツチ５０−１〜５０−８に、各
データを設定する場合について説明する。先
ず、ラツチ５０−１，５０−２にアタツククロ
ツク選択データを入力する場合、先ず、SUB
のデータをデータバスD₁に制御部３から出力
する。そして、そのデータをクロツクＯ／_TAによ
りラツチ５０−１にセツトする。なお、このク
ロツクＯ／_TAは制御部３から与えられるクロツク
で、ラツチ５０−１，５０−２に共通に供給さ
れる。 次に、データバスD₁に制御部３からMAIN
のデータを出力する。そしてクロツクＯ／_TAによ
り、そのデータをラツチ５０−１にセツトし、
しかも、既にラツチ５０−１に入力されていた
SUBのデータをラツチ５０−２にセツトする。 このようにして、ラツチ５０−１にMAIN
のアタツククロツク選択データを、ラツチ５０
−２にSUBのアタツククロツク選択データを
設定する。 また、ラツチ５０−３，５０−４にデイケイ
クロツク選択データを設定する場合も、上記同
様にして行えるが、この場合、制御部３からは
読込みクロツクとしてφ_TDがラツチ５０−３，
５０−４に供給されている。 更に、ラツチ５０−５，５０−６にリリース
クロツク選択データを、ラツチ５０−７，５０
−８にサステインレベルデータを設定する場合
も、上記同様に行え、制御部３から、読込みク
ロツクとしてラツチ５０−５，５０−６にクロ
ツクＯ／_TRを、ラツチ５０−７，５０−８にクロ
ツクＯ／_TSを供給する。 以上の如くして、各ラツチ５０−１〜５０−
８に記憶されたデータは、チヤンネル制御部４
０から供給される信号、後述す
るステータスレジスタ部８０から入力する信号
ATT、DEC、RELによつて選択出力するもの
である。 即ち、ラツチ５０−１の出力は、トランスフ
アゲートＧ５０−１，Ｇ５０−２，Ｇ５０−
３，Ｇ５０−４を介し、更にトランスフアゲー
トＧ５０−５，Ｇ５０−６，Ｇ５０−７，Ｇ５
０−８を介して、エンベロープクロツク発生部
６０に与えられる。また、ラツチ５０−２の出
力は、トランスフアゲートＧ５０−９，Ｇ５０
−１０，Ｇ５０−１１，Ｇ５０−１２を介し、
トランスフアゲートＧ５０−５，Ｇ５０−６，
Ｇ５０−７，Ｇ５０−８を介してエンベロープ
クロツク発生部６０に与えられる。 上記トランスフアゲートＧ５０−１〜Ｇ５０
−４のゲート信号は、上記信号MAIN／SUB
をインバタータＩ５０−１を介して反転された
信号であり、従つて、チヤンネル制御部４０が
MAINの楽音を指定した場合に、このトラン
スフアゲートＧ５０−１〜Ｇ５０−４は開成す
る。 逆に、トランスフアゲートＧ５０−９〜Ｇ５
０−１２のゲート信号は、上記信号
SUBであり、従つて、チヤンネル制御部４０
がSUBの楽音を指定した場合に、このトラン
スフアゲートＧ５０−９〜Ｇ５０−１２は開成
する。 そして、トランスフアゲートＧ５０−５〜Ｇ
５０−８はステータスレジスタ部８０から信号
ATTが供給された場合、開成する。 このように、ラツチ５０−１，５０−２に記
憶されたMAIN、SUBの楽音のアタツククロ
ツク選択データは、エンベロープステータスが
アタツクの場合に限り、しかも、MAIN／
SUBの指定により、選択的にエンベロープク
ロツク発生部６０に供給されることになる。 次にラツチ５０−３，５０−４に記憶したデ
イケイクロツク選択データがエンベロープクロ
ツク発生部６０に供給される場合について説明
する。 即ち、ラツチ５０−３の出力は、トランスフ
アゲートＧ５０−１３，Ｇ５０−１４，Ｇ５０
−１５，Ｇ５０−１６を介し、更にトランスフ
アゲートＧ５０−１７，Ｇ５０−１８，Ｇ５０
−１９，Ｇ５０−２０を介して、エンベロープ
クロツク発生部６０に供給される。また、ラツ
チ５０−４の出力は、トランスフアゲートＧ５
０−２１，Ｇ５０−２２，Ｇ５０−２３，Ｇ５
０−２４を介し、トランスフアゲートＧ５０−
１７，Ｇ５０−１８、Ｇ５０−１９，Ｇ５０−
２０を介してエンベロープクロツク発生部６０
に与えられる。 上記トランスフアゲートＧ５０−１３〜Ｇ５
０−１６のゲート信号は、上記信号
SUBをインバータＩ５０−２を介して反転さ
れた信号であり、従つて、チヤンネル制御部４
０がMAINの楽音を指定した場合に、このト
ランスフアゲートＧ５０−１３〜Ｇ５０−１６
は開成する。 一方、トランスフアゲートＧ５０−２１〜Ｇ
５０−２４のゲート信号は、上記信号
MAIN／SUBであり、従つて、チヤンネル制
御部４０がSUBの楽音を指定した場合に、こ
のトランスフアゲートＧ５０−２１〜Ｇ５０−
２４は開成する。 そして、トランスフアゲートＧ５０−１７〜
Ｇ５０−２０はステータスレジスタ部８０から
信号DECが供給された場合開成する。 このように、ラツチ５０−３，５０−４に記
憶されたMAIN、SUBの楽音のデイケイクロ
ツク選択データは、エンベロープステータスが
デイケイの場合に限り、しかも、MAIN／
SUBの指定により、選択的にエンベロープク
ロツク発生部６０に供給されることになる。 次に、ラツチ５０−５，５０−６に記憶した
リリースクロツク選択データがエンベロープク
ロツク発生部６０に供給される場合について説
明する。 即ち、ラツチ５０−５の出力は、トランスフ
アゲートＧ５０−２５，Ｇ５０−２６，Ｇ５０
−２７，Ｇ５０−２８を介し、更にトランスフ
アゲートＧ５０−２９，Ｇ５０−３０，Ｇ５０
−３１，Ｇ５０−３２を介して、エンベロープ
クロツク発生部６０に供給される。また、ラツ
チ５０−６の出力は、トランスフアゲートＧ５
０−３３，Ｇ５０−３４，Ｇ５０−３５，Ｇ５
０−３６を介し、更にトランスフアゲートＧ５
０−２９，Ｇ５０−３０，Ｇ５０−３１，Ｇ５
０−３２を介してエンベロープクロツク発生部
６０に与えられる。 上記トランスフアゲートＧ５０−２５〜Ｇ５
０−２８のゲート信号は、上記信号
SUBをインバータＩ５０−３を介して反転さ
れた信号であり、従つて、チヤンネル制御部４
０がMAINの楽音を指定した場合に、このト
ランスフアゲートＧ５０−２５〜Ｇ５０−２８
は開成する。 一方、トランスフアゲートＧ５０−３３〜Ｇ
５０−３６のゲート信号は、上記信号
MAIN／SUBであり、従つて、ニヤンネル制
御部４０がSUBの楽音を指定した場合に、こ
のトランスフアゲートＧ５０−３３〜Ｇ５０−
３６は開成する。 そして、トランスフアゲートＧ５０−２９〜
Ｇ５０−３２はステータスレジスタ部８０から
信号RELが供給された場合開成する。 このように、ラツチ５０−５，５０−６に記
憶されたMAIN、SUBの楽音のリリースクロ
ツク選択データは、エンベロープステータスが
リリースの場合に限り、しかもMAIN／SUB
の指定により、選択的にエンベロープクロツク
発生部６０に供給されることになる。 次に、ラツチ５０−７，５０−８に記憶した
サステインレベルデータがステータスレジスタ
部８０に供給される場合について説明する。 即ち、ラツチ５０−７の出力は、トランスフ
アゲートＧ５０−３７，Ｇ５０−３８，Ｇ５０
−３９，Ｇ５０−４０を介してステータスレジ
ス部８０に供給され、ラツチ５０−８の出力
は、トランスフアゲートＧ５０−４１，Ｇ５０
−４２，Ｇ５０−４３，Ｇ５０−４４を介して
ステータスレジスタ部８０に供給される。 そして、上記トランスフアゲートＧ５０−３
７〜Ｇ５０〜４０のゲート信号は、上記信号
MAIN／SUBをインバータＩ５０−４を介し
て反転した信号であり、従つて、チヤンネル制
御部４０がMAINの楽音を指定した場合に、
このトランスフアゲートＧ５０−３７〜Ｇ５０
−４０は開成する。 一方、トランスフアゲートＧ５０−４１〜Ｇ
５０−４４のゲート信号は、上記
SUBであり、従つて、チヤンネル制御部４０
がSUBの楽音を指定した場合に、このトラン
スフアゲートＧ５０−４１〜Ｇ５０−４４は開
成する。 このように、ラツチ５０−７，５０−８に記
憶したMAIN、SUBの楽音のサステインレベ
ルデータは、MAIN／SUBの指定により、選
択的にステータスレジスタ部８０に供給される
ことになる。 ＜６＞ エンベロープクロツク発生部６０、エン
ベロープカウンタ部７０、ステータスレジスタ
部８０ 本実施例の楽音はエンエロープクロツク発生
部６０、エンベロープカウンタ部７０、ステー
タスレジスタ部８０によりエンベロープ制御が
なされるものである。 しかして、エンベロープクロツク発生部６０
は、ADSRレジスタ部５０から供給されるデー
タと、ステータスレジスタ部８０から供給され
る信号ATT、DEC、REL、SUSにより対応す
る速度のエンベロープクロツクENV CLKを
発生し（信号SUSが入力する場合はエンベロ
ープクロツクENV CLKは発生しない。）エン
ベロープカウンタ部７０に供給する。 このエンベロープクロツク発生部６０の詳細
な回路構成図は省略するが、他のブロツクの４
チヤンネルの時分割動作に対応し、各チヤンネ
ル毎に、エンベロープクロツクENV CLKを
発生する。なお、このエンベロープクロツク発
生部６０と同様な回路は本出願人が既に出願し
てある特願昭53−31369号（特開昭54−123937
号、発明の名称「電子楽器に於ける楽音波形設
定方式」）にも開示してある。 そして、エンベロープクロツク発生部６０か
ら発生したエンベロープクロツクENV CLK
は、エンベロープカウンタ部７０に入力する。 このエンベロープカウンタ部７０は、詳細な
回範構成は省略する（なお、上記特願昭53−
31369号（特開昭54−123937号、発明の名称
「電子楽器に於ける楽音波形設定方式」）にも、
この部分の技術が開示されている。）が、加算
器、４段の５ビツトパラレルにシフト動作する
シフトレジスタと、その他ゲート回路とより成
る。なお、上記シフトレジスタはクロツクＯ／
（第５図ａ参照）によりシフトする。 また、このエンベロープカウンタ部７０に
は、ステータスレジスタ部８０より信号ATT、
DEC、REL、SUSが与えられ、アツプカウン
トするか（アタツク時）ダウンカウントするか
（デイケイ時、リリース時）が指定される。 そして、このエンベロープカウンタ７０の５
ビツト出力は乗算部９０に供給されるほか、サ
ステインレベルとの一致検出の為、上位４ビツ
ト（重み付け「２」、「４」、「８」、「16」）がス
テータスレジスタ部８０のイクスクルーシブノ
アゲートENOR８０−１，ENOR８０−２，
ENOR８０−３，ENOR８０−４に供給され
る。また、このエンベロープカウンタ部７０か
らのエンベロープキヤリー（ボロー）信号
ENVC₀は、エンベロープステータスの変更を
行う為、ステータスレジスタ部８０内のハーフ
アダー８０−１のキヤリー入力端子Ciに供給さ
れる。 次に、ステータスレジスタ部８０の詳細につ
いて説明する。このステータスレジスタ部８０
には、ステータスレジスタ８０−２、サステイ
ンステータスレジスタ８０−３を有する。そし
て、このステータスレジスタ８０−２は、クロ
ツクＯ／（第５図２参照）にてシフトする４段の
２ビツトパラレルのシフトレジスタであり、サ
ステインステータスレジスタ８０−３は、クロ
ツクφ（第５図ａ参照）にてシフトする１ビツ
トで４段構成のシフトレジスタである。 このステータスレジスタ８０−２の内容と、
サステインステータスレジスタ８０−３の内容
と、エンベロープステータスとの関係は第６表
に示すとおりである。

【表】 この第６表に示すように、また第４図に示す
ように、テイケイ状態とサステイン状態とは、
サステインステータスレジスタ８０−３の内容
が「０」であるのか「１」であるのかによつて
決定される。 しかして、このステータスレジスタ８０−２
の内容をクリア状態からアタツク状態に変更す
る、換言すると、楽音の放音を開始するように
するには、制御部３から制御信号KEYONを
Lowレベル（論理値「０」）とする。なお、こ
の制御信号KEYONは通常状態でHighレベル
（論理値「１」）である。 そして、その制御信号KEYONは、インバー
タＩ８０−１により反転され、オアゲートOR
８０−１に供給され、ステータスレジスタ８０
−２の重み付け「１」の入力端子に論理「１」
の信号を供給することになる。一方、上記制御
信号KEYONがアンドゲートAND８０−１に
供給される為、ステータスレジスタ８０−２の
重み付け「２」の入力端子に論理値「０」の信
号を供給することになる。 その結果、ステータスレジスタ８０−２の内
容は「０、１」となりアタツク状態に設定され
る。そして、この内容は、順次クロツクＯ／でシ
フトされて、出力端子からデコーダ８０−４に
供給される。いま、このデコーダ８０−４に
て、アタツク状態であることが検出されると信
号ATTを上述したトランスフアゲートＧ５０
−５〜Ｇ５０−８、エンベロープクロツク発生
部６０、エンベロープカウンタ部７０に供給
し、アタツク状態の動作を開始することにな
る。 また、上記ステータスレジスタ８０−２の出
力は、ハーフアダー８０−１を介し、更にオア
ゲートOR８０−１あるいはオアゲートOR８
０−２、アンドゲートAND８０−１を介して
入力端子にリサキユレートすることになる。 しかして、以下、上述の如くアタツク状態に
設定したチヤンネルの動作のみ説明するが、他
のチヤンネルも全く独立的にエンベロープ制御
の為の動作を行うようになる。 さて、アタツク状態に設定されたチヤンネル
に対しては、エンベロープクロツク発生部６０
から入力するエンベロープクロツクENV
CLKに応じて順次カウントアツプする動作が
エンベロープカウンタ部７０にて行なわれる。 従つて、その出力は、「00000」から順次増加
し、第４図に示す如く最大レベル「11111」に
達する。そして、次のエンベロープクロツク
ENV CLKが入力すると、エンベロープキヤ
リー信号ENVC₀をエンベロープカウンタ部７
０は出力し、ハーフアダー８０−１に与える。 その結果、ハーフアダー８０−１で現在まで
の値「01」に対し「＋１」動作が行われて、そ
の内容を「10」とし、以下この内容をステータ
スレジスタ８０−２は循環保持することにな
る。 そして、デコーダ８０−４では、デイケイ状
態であることを検出し、信号DECを上述した
トランスフアゲートＧ５０−１７〜Ｇ５０−２
０、エンベロープクロツク発生部６０、エンベ
ロープカウンタ部７０及びステータスレジスタ
部８０内のアンドゲートAND８０−２に供給
し、デイケイ状態の動作を開始するようにな
る。 その結果、デイケイ状態に設定されたチヤン
ネルに対しては、エンベロープ発生部６０から
入力するエンベロープクロツクENV CLKに
応じて順次カウントダウンする動作がエンベロ
ープカウンタ部７０にて行なわれる。 そして、エンブエロープカウンタ部７０の出
力は、乗算部９０に供給されると共に、上位４
ビツト出力がイクスクルーシブノアゲート
ENOR８０−１〜ENOR８０−４に与えられ
る。このイクスクルーシブノアゲートENOR
８０−１〜ENOR８０−４の他方の入力端子
にはANSRレジスタ部５０からサステインレ
ベルデータが供給され、全ビツトの内容が一致
した際、このイクスクルーシブノアゲート
ENOR８０−１〜ENOR８０−４の出力が印
加されるアンドゲートAND８０−３から論理
値「１」が出力することになる。 そして、上記アンドゲートAND８０−３の
出力はアンドゲートAND８０−２に供給され、
いま、このアンドゲートAND８０−２の他の
入力は全て「１」であること（即ち、デコーダ
８０−４から信号DECが論理値「１」で与え
られ、サステインステータスレジスタ８０−３
の出力がインバータＩ８０−２にて反転して論
理値「１」で与えられる。）により、オアゲー
トOR８０−３を介してその信号がサステイン
ステータスレジスタ８０−３に供給されること
になる。 その為、サステインステータスレジスタ８０
−３の当該チヤンネルは論理値「１」となり、
その出力はエンベロープクロツク発生部６０、
エンベロープカンウタ部７０に対し信号SUS
として供給され、エンベロープデータをサステ
インレベルで保持するようにする。また、サス
テインステータスレジスタ８０−３の出力は、
アンドゲートAND８０−４に供給され、この
アンドゲートAND８０−４には、デコーダ８
０−４の信号RELがインバータＩ８０−３を
介して供給されている為、その出力が論理値
「１」となり、オアゲートOR８０−３を介し
てサステインステータスレジスタ８０−３の入
力端子に与えられることになる。 従つて、サステインステータスレジスタ８０
−３には、サステイン状態を示す「１」信号が
当該チヤンネルに循環記憶されることになる。 そして、このサステイン状態からリリース状
態に変化するのは、制御部３から制御信号
KEY OFFをLowレベル（論理値「１」）とす
ることにより行なわれる。なお、この制御信号
KEYOFFは、通常状態でHighレベル（論理値
「１」）である。 そして、この制御信号KEY OFFは、インバ
ータＩ８０−４により反転されてオアゲート
OR８０−１，OR８０−２に与えられる。従
つて、ステータスレジスタ８０−２の内容は
「１、１」となりリリース状態とされ、デコー
ダ８０−４からは信号RELが出力することに
なる。 そして、この信号RELは上記トランスフア
ゲートＧ５０−２９〜Ｇ５０−３２に供給され
るほか、エンベロープクロツク発生部６０、エ
ンベロープカウンタ部７０に与えられる。ま
た、上記信号RELは、インバータＩ８０−３
を介してアンドゲートAND８０−４に印加さ
れる。 その結果、エンベロープクロツク発生部６０
には、リリースクロツク選択データが与えら
れ、そのデータに応じた速度のエンベロープク
ロツクENV CLKがエンベロープカンウタ部
７０に与えられ、エンベロープカウンタ部７０
ではダウンカウントを開始する。 また、サステインステータスレジスタ８０−
３の内容は、アンドゲートAND８０−４が閉
成される為、リサキユレートループが閉じて、
論理値「０」が保持されることになる。 そして、エンベロープカウンタ部７０からキ
ヤリー（ボロー）信号ENVC₀が出力するまで、
ダウンカウントが続けられ、そのデータは乗算
部９０に印加される。そして、上記キヤリー信
号ENVC₀が出力すると、その信号はハーフア
ダー８０−１のキヤリー入力端子に与えられ、
ステータスレジスタ８０−２の当該チヤンネル
の内容を「０、０」に設定する。その結果、そ
のチヤンネルの楽音出力は停止することにな
る。 以上の説明で、アタツク、デイケイ、サステ
イン、リリースの各状態に応じて第４図に示す
如きエンベロープデータが出力することが理解
されるが、特に鍵盤のキーオフ状態を検出し、
即座に制御部３から制御信号KEYOFFを出力
した場合、ステータレジスタ８０−２がたと
え、アタツク状態、デイケイ状態を示すデータ
「０、１」、「１、０」を記憶していたとしても、
強制的に「１、１」のリリース状態とし得、リ
リースの動作を行うようになる。 なお、上記信号KEYON、KEYOFFは、マ
ニユアル演奏の場合のキーオン、キーオフを示
すほか、自動演奏の場合、発音開始、リリース
状態への移行を夫々示すものである。 このように、ステータスレジスタ部８０の制
御のもとに、エンベロープクロツク発生部６
０、エンベロープカウンタ部７０は動作するよ
うになり、順次エンベロープデータを乗算部９
０に４チヤンネルの時分割動作に応じて出力す
るようになる。 また、制御部３は、ステータスレジスタ８０
−２、サステインステータスレジスタ８０−３
の内容を読出して、空チヤンネルを検出する等
の処理を行なうことが出来る。即ち、制御部３
から制御信号ENVRをLowレベル信号として
出力すると、その出力がインバータＩ８０−５
を介してトランスフアゲートＧ８０−４５，Ｇ
８０−４６，Ｇ８０−４７に与えられ、このト
ランスフアゲートＧ８０−４５〜Ｇ８０−４７
が開成することにより、データバスD₁の重み
付け「１」、「２」のラインにステータスレジス
タ８０−２の重み付け「１」、「２」のデータ
が、またデータバスD₁の重み付け「４」のラ
インに、サステインステータスレジスタ８０−
３の内容が出力することになる。 ＜７＞ 乗算部９０ 乗算部９０は、デコーダ９０−１とシフト回
路９０−２とを有する。そして、デコーダ９０
−１には、波形RAM部３０から出力される波
形の差分値データW₁，W₂が供給される。 そして、このデータW₁，W₂により、第４表
に示した如き４段階の出力を得る。即ち、差分
値データW₁，W₂が「０、０」であると、エン
ベロープカウンタ７０からのエンベロープデー
タが如何なる値であろうとも、乗算部９０から
は論理値「０」の出力を得る。 即ち、デコーダ９０−１の「０」の出力はシ
フト回路９０−２内のトランスフアゲートＧ９
０−１，Ｇ９０−２，Ｇ９０−３，Ｇ９０−
４、Ｇ９０−５，Ｇ９０−６，Ｇ９０−７に印
加される。このトランスフアゲートＧ９０−１
〜Ｇ９０−７の一端はグランドレベル（Low
レベル、論理値「０」）に印加され、他端は出
力ラインL₁〜L₇に供給される。従つて、デコ
ーダ９０−１から出力「０」を得ると、全ライ
ンL₁〜L₇の出力は全て「０」となる。 また、デコーダ９０−１の「１」の出力は、
シフト回路９０−２内のトランスフアゲートＧ
９０−８，Ｇ９０−９，Ｇ９０−１０，Ｇ９０
−１１，Ｇ９０−１２，Ｇ９０−１３，Ｇ９０
−１４に印加される。そして、このトランスフ
アゲートＧ９０−８〜Ｇ９０−１２には、エン
ベロープカウンタ部７０のエンベロープデータ
が一端に供給され、またトランスフアゲートＧ
９０−１３，Ｇ９０−１４の一端にはグランド
レベルが接続され、他端は出力ラインL₁〜L₇
に供給される。従つて、デコーダ９０−１から
出力「１」を得ると、ラインL₁〜L₇から、エ
ンベロープデコータが直接出力することにな
る。 更に、デコーダ９０−１の「２」の出力は、
シフト回路９０−２内のトランスフアゲートＧ
９０−１５，Ｇ９０−１６，Ｇ９０−１７，Ｇ
９０−１８，Ｇ９０−１９，Ｇ９０−２０，Ｇ
９０−２１に印加される。そして、このトラン
スフアゲートＧ９０−１５はグランドレベルに
接続され、他端がラインL₁に接続される。ま
たトランスフアゲートＧ９０−１６〜Ｇ９０−
２０は一端がエンベロープカウンタ部７０のエ
ンベロープ出力端子に接続され、他端がライン
L₂〜L₆に接続される。更にトランスフアゲー
トＧ９０−２１は一端がグランドレベルに接続
され、他端がラインL₇に接続される。従つて、
デコーダ９０−１から出力「２」を得ると、ラ
インL₁〜L₇から、エンベロープデータが２倍
（１ビツトシフト）された値のデータが出力す
ることになる。 また、デコーダ９０−１の「４」の出力は、
シフト回路９０−２内のトランスフアゲートＧ
９０−２２，Ｇ９０−２３，Ｇ９０−２４，Ｇ
９０−２５，Ｇ９０−２６，Ｇ９０−２７，Ｇ
９０−２８に印加される。そして、このトラン
スフアゲートＧ９０−２２，Ｇ９０−２３の一
端はグランドレベルに接続され、他端はライン
L₁，L₂に接続される。またトランスフアゲー
トＧ９０−２４〜Ｇ９０−２８の一端はエンベ
ロープカウンタ部７０のエンベロープ出力端子
に接続され、他端は、ラインL₃〜L₇に接続さ
れる。従つて、デコーダ９０−１から出力
「４」を得ると、ラインL₁〜L₇からエンベロー
プデータが４倍（２ビツトシフト）された値の
データが出力することになる。 このようにして、波形の差分値データW₁，
W₂とエンベロープデータの乗算が行われ、累
算部１００に送出される。 なお、この乗算部９０内のトランスフアゲー
トＧ９０−２９，Ｇ９０−３０は、音階クロツ
ク発生部１０からスケールクロツクSCCLKが
発生したときのみ開成し、上記差分値データ
W₁，W₂をデコーダ９０−１へ供給するもの
で、このスケールクロツクSCCLKの発生時に
限り、この乗算部９０は有効なデータが出力
し、その他のタイミングでは、乗算部９０は
「０」を出力する。 ＜８＞ 累算部１００ 累算部１００では、２種類（MAIN／SUB）
エンベロープ制御された差分値データを累算し
て、振幅値あるいは複数の楽音が発生している
ときは夫々の振幅値の加算値を、各種類
（MAIN／SUB）毎に交互に外部のＤ／Ａ変換
器へ出力するものである。 いま、第５表に示したように、チヤンネル１
をSUBの楽音として、チヤンネル２〜４を
MAINの楽音として出力する場合について以
下に説明する。 即ち、上記乗算部９０からラインL₁〜L₇を
介して供給される７ビツトデータは、加算器１
００−１のＡ入力端子のうち重み付け「１」、
「２」、「４」、「８」、「16」、「32」、「64」の端
子
へイクスクルーシブオアゲートEOR１００−
１，EOR１００−２，EOR１００−３，EOR
１００−４，EOR１００−５，EOR１００−
６，EOR１００−７を介して印加される。ま
た、この各イクスクルーシブオアゲートEOR
１００−１〜EOR１００−７の他方の入力端
子及びＡ入力端子の重み付け「128」、「256」、
「512」の端子、キヤリー入力端子Cinには、波
形RAM３０−１の出力W₃（符号ビツト）がト
ランスフアケートＧ１００−１を介して供給さ
れる。 従つて、音階クロツク発生回路１０−３か
ら、スケールクロツクSCCLKが発生した際に、
波形RAM３０−１の出力データW₃が「０」で
あれば、この加算器１００−１はＢ入力端子
（重み付け「１」〜「512」の10ビツト）に供給
されるデータと、乗算部９０から供給されるデ
ータとを加算してＳ出力端子（重き付け「１」
〜「512」の10ビツト）から出力するが、上記
データW₃が「１」であれば、乗算部９０から
供給されるデータの論理レベルを反転し、更に
その値に「＋１」したデータ、換言すれば乗算
部９０の出力データの符号を反転し、負の値と
したデータが加算器１００−１のＡ入力端子及
びキヤリー入力端子Cinに印加され、他方のＢ
入力端子からのデータと加算してＳ出力端子か
ら出力する。このようにして、正、負いずれの
差分値データをも累算部１００にて累算するこ
とが可能である。 そして、加算器１００−１から出力されるデ
ータは、トランスフアゲートＧ１００−２，Ｇ
１００−３，Ｇ１００−４，Ｇ１００−５，Ｇ
１００−６，Ｇ１００−７，Ｇ１００−８，Ｇ
１００−９，Ｇ１００−１０，Ｇ１００−１１
に印加され、このトランスフアゲートＧ１００
−２〜Ｇ１００−１１の出力は、ラツチ１００
−２，１００−３に印加される。しかして。上
記トランスフアゲートＧ１００−２〜Ｇ１００
−１１には、加算器１００−１のキヤリー出力
端子Coutの出力と、トランスフアゲートＧ１
００−１２を介して供給される波形RAM３０
−１の波形データW₃とがイクスクルーシブノ
アゲートENOR１００−１に供給され、その
出力が印加される。 即ち、このイクスクルーシブノアゲート
ENOR１００−１は、加算器１００−１のオ
ーバーフロー時の処理を行うもので、通常状態
では、上記トランスフアゲートＧ１００−２〜
Ｇ１００−１１は開成するが、正または負のオ
ーバーフローが生じたときは、このトランスフ
アゲートＧ１００−２〜Ｇ１００−１１は閉成
される。 そして、このオーバーフロー時には、ラツチ
１００−２またはラツチ１００−３の出力が、
再びこのラツチ１００−２またはラツチ１００
−３に入力されるように、トランスフアケート
Ｇ１００−１３，Ｇ１００−１４，Ｇ１００−
１５，Ｇ１００−１６，Ｇ１００−１７、Ｇ１
００−１８，Ｇ１００−１９，Ｇ１００−２
０，Ｇ１００−２１，Ｇ１００−２２が開成す
る。即ち、このトランスフアゲートＧ１００−
１３〜Ｇ１００−２２には、上記イクスクルー
シブノアゲートENOR１００−１の出力がイ
ンバータＩ１００−１にて反転されて印加され
ている。 そして、上記ラツチ１００−２，１００−３
は夫々クロツクＯ／_M，Ｏ／_S（第５図ｃ，ｄ参照）
で読込動作を行うもので、その記憶状態では、
第５図ｅ，ｆに示す如く変更されることにな
る。従つて、今の場合、チヤンネル１のデータ
はラツチ１００−３に記憶されチヤンネル２〜
４のデータはラツチ１００−２に記憶されるこ
とになる。 そして、ラツチ１００−２のデータは、チヤ
ンネル制御部４０からの信号MAIN／SUB（第
５図ｂ参照）により開閉制御されるトランスフ
アゲートＧ１００−２３，Ｇ１００−２４，Ｇ
１００−２５，Ｇ１００−２６，Ｇ１００−２
７，Ｇ１００−２８，Ｇ１００−２９，Ｇ１０
０−３０，Ｇ１００−３１，Ｇ１００−３２を
介して、加算器１００−１のＢ入力端子へ供給
されると共に、２チヤンネル毎にレベルを反転
するクロツクtn（第５図ｋ参照）が印加される
トランスフアゲートＧ１００−３３，Ｇ１００
−３４，Ｇ１００−３５，Ｇ１００−３６，Ｇ
１００−３７，Ｇ１００−３８，Ｇ１００−３
９，Ｇ１００−４０，Ｇ１００−４１，Ｇ１０
０−４２を介してラツチ１００−４に供給さ
れ、クロツクＯ／ｎ（第５図ｌ参照）にて読込ま
れる。 一方、ラツチ１００−３のデータは、チヤン
ネル制御部４０からの信号MAIN／SUB（第５
図ｂ参照）がインバータＩ１００−２が反転さ
れて与えられるトランスフアゲートＧ１００−
４３，Ｇ１００−４４，Ｇ１００−４５，Ｇ１
００−４６，Ｓ１００−４７，Ｇ１００−４
８，Ｇ１００−４９，Ｇ１００−５０，Ｇ１０
０−５１，Ｇ１００−５２を介して、加算器１
００−１のＢ入力端子へ供給されると共に、上
記クロツクtn（第５図ｋ参照）がインバータＩ
１００−３を介して与えられるトランスフアゲ
ートＧ１００−５３，Ｇ１００−５４，Ｇ１０
０−５５，Ｇ１００−５６，Ｇ１００−５７，
Ｇ１００−５８，Ｇ１００−５９，Ｇ１００−
６０，Ｇ１００−６１，Ｇ１００−６２を介し
て、ラツチ１００−４に印加されて読込まれ
る。 その結果、このラツチ１００−４からは、第
５図ｍに示す如く、MAINとSUBの夫々の楽
音が交互にクロツクＯ／ｎ（第５図ｌ参照）に同
期してＤ／Ａ変換器にパスラインB₈（10ビツト
ライン）を介して出力することになる。 なお、上述したように、加算器１００−１の
オーバーフロー時に、オーバーフローする以前
のデータをラツチ１００−２あるいはラツチ１
００−３に記憶させる為、上記トランスフアゲ
ートＧ１００−２３〜Ｇ１００−３２の出力及
びトランスフアゲートＧ１００−４３〜Ｇ１０
０−５２の出力は、トランスフアゲートＧ１０
０−１３〜Ｇ１００−２２に供給されるように
なつている。 以上のように、この累算部１００においては、
２種類MAIN／SUBの楽音の振幅データあるい
は、各チヤンネルの振幅データの加算値データ
が、独立のラツチ１００−２、ラツチ１００−３
に記憶され、そのデータが交互にＤ／Ａ変換器４
に出力されるようになり、このLSIチツプ１の外
部では、この交互に出力されるデータに対し、更
に、独立的にフイルタをかけることや、音量比を
楽音MAIN／SUBで可変制御することが出来る。 即ち、第５図ｎに示す如く、タイミング信号t₃
の出力時において、サンプルホールド回路５Ｍは
Ｄ／Ａ変換器４から出力中のアナログ量の
MAINの楽音信号をサンプルホールドしてフイ
ルタ回路６Ｍ、可変抵抗器VRMへ供給する。他
方、第５図ｏに示す如く、タイミング信号t₁の出
力時においては、サンプルホールド回路５Ｓが
Ｄ／Ａ変換器４から出力中のアナログ量のSUB
の楽音データをサンプルホールドし、フイルタ回
路６Ｓ、可変抵抗器VRSに供給する。したがつ
て外部スイツチ操作により上記フイルタ回路６
Ｍ，６Ｓや可変抵抗器VRM，VRSを夫々独立的
に駆動することにより、MAIN／SUBの各特性
の楽音に対し独立的にフイルタをかけて音色を制
御することや、音量比を可変制御できるものであ
る。その為、例えば、メロデイ音と伴奏音あるい
はマニユアル演奏音と自動演奏音、その他２系統
の楽音を夫々独立的に外部で処理することが出来
る。 本実施例においては、上述した如く、４チヤン
ネルの時分割処理を行う電子楽器において、各チ
ヤンネルをMAIN／SUBの２種類の楽音のいず
れを発生させるチヤンネルとするかを指定し得る
ようにし、また各楽音毎に波形あるいは、エンベ
ロープを任意に設定出来るようにして各楽音を同
時に発生し得るようにし、更にまたMAIN／
SUBの２種類の楽音を１個のＤ／Ａ変換器を介
して各種類（系統）に対するサンプルホールド回
路に夫々印加し、これよりMAIN／SUBの各特
性の楽音に対して独立的にフイルタをかけ、音量
比を可変制御可能としたから、極めて少いハード
ウエアで２種類の楽音を得ることができ、また本
実施例の回路は１チツプのLSIにて構成したから
非常にコンパクトな電子楽器を製造可能であり、
しかもLSI化に際してはそのピン数が少くて済み
製造が容易である利点もある。更に上述した如く
各特性の楽音に対して外部スイツチ操作により独
立的にフイルタをかけ、また音量比を可変制御で
きるから高度な演奏技術にも充分対応できる利点
もある。 なお、上記実施例では、４チヤンネルの時分割
処理を行う電子楽器に本発明を適用したが、それ
以上あるいはそれ以下の複数チヤンネルの時分割
処理を行う電子楽器にも本発明を適用し得る。 また、上記実施例では２種類の楽音MAIN／
SUBを各チヤンネル毎に指定出来るようにした
が、如何なるチヤンネルがMAINで、如何なる
チヤンネルがSUBであるかを固定的に設定して
ある場合にも、本発明を適用することが出来る。
その場合は、例えば全チヤンネルを１つの楽音で
発生するか、それとも固定的に設定された
MAIN／SUBの種類で各チヤンネルから楽音を
発生するかを選択指定出来るようにしても良い。 更に、上記実施例では２種類（MAIN／SUB）
の楽音を発生する場合について説明したが、それ
以上の種類の楽音を時分割処理の各チヤンネルか
ら選択的に発生するようにすることも出来る。 また、上記実施例では、楽音の特性として、波
形と、エンベロープ波形とを選択し、これらを切
替えるようにして２種類の楽音を同時に生成する
ようにしたが、その他、ビブラート効果、トレモ
ロ効果の付加方法を各種類で変更したり、あるい
は、その他の効果を各種類毎に変更したりするよ
うにすることも可能である。 この発明は以上説明したように、デイジタル／
アナログ変換手段を時分割使用するようにしたの
で、楽音信号のデジタル／アナログ変換を低コス
トで行うことができる。また、複数の種類毎に楽
音波形データを累算した後デイジタル／アナログ
変換を行うので、デイジタル楽音発生チヤンネル
の数に比べて少ない必要最小限のデイジタル／ア
ナログ変換のための時分割時間（タイムスロツ
ト）を設定すればよいことになり、効率的なＤ／
Ａ変換ができる。即ち、Ｄ／Ａ変換用の時分割時
間（タイムスロツト）の時間幅に余裕をもたせる
ことができ、Ｄ／Ａ変換器にそれほど高速性能を
要求することなく、従つてハードウエアに負担を
かけることなく、効率的なＤ／Ａ変換が可能であ
る。 更に、上記デイジタル／アナログ変換手段から
出力する各種類の楽音信号に対しアナログ信号領
域において独立的にフイルタをかけて音色制御を
行つたり或いは音量比の制御を行つたりすること
が外部操作に基づいて容易になし得ることにな
り、高度な演奏技術に対応できる利点もある。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図は、本
実施例の電子楽器に用いられるLSIチツプの機能
ブロツクおよび２系統設けられたサンプルホール
ド回路等の回路を図した図、第２図Ａ〜Ｃは同実
施例のLSIチツプの詳細な回路構成図、第３図は
第２図Ａ〜Ｃの図面の接続状態を示す図、第４図
は本実施例のエンベロープ波形を示す図、第５図
は、本実施例の動作を説明する為のタイムチヤー
トである。 １……LSIチツプ、２……楽音生成部、３……
制御部、４……Ｄ／Ａ変換器、５Ｍ，５Ｓ……サ
ンプルホールド回路、６Ｍ，６Ｓ……フイルタ回
路、VRM，VRS……可変抵抗器、７……ミキ
サ、８……アンプ、９……スピーカ、１０……音
階クロツク発生部、２０……波形ステツプカウン
タ部、３０……波形RAM部、４０……チヤンネ
ル制御部、４０−１……音色制御レジスタ、５０
……ADSRレジスタ部、６０……エンベロープク
ロツク発生部、７０……エンベロープカウンタ
部、８０……ステータスレジスタ部、９０……乗
算部、１００……累算部。

Claims (1)

1. 【特許請求の範囲】 １ 複数の時分割楽音発生チヤンネルを有し、こ
   の複数の時分割楽音発生チヤンネルの夫々によつ
   て、複数種類の楽音波形データのうちの指定した
   種類の楽音波形データを指定した音高で発生する
   ようにして、異なる種類の楽音波形データを時分
   割的に得る楽音発生手段と、 上記複数の時分解楽音発生チヤンネルにより発
   生される複数種類の楽音波形データを、各種類毎
   に別個に累算する累算手段と、 この累算手段にて各種類毎に累算された１乃至
   複数の音高の楽音波形データの累算デイジタル値
   を、上記複数の時分解楽音発生チヤンネルの全チ
   ヤンネル時間を分割した複数の時間毎に、時分割
   的に出力する出力手段と、 この出力手段から時分割的に出力される各種類
   毎の上記累算デイジタル値を夫々アナログ量の楽
   音信号に変換するデイジタル／アナログ変換手段
   と、 このデイジタル／アナログ変換手段の出力を上
   記種類別にサンプルホールドする複数のサンプル
   ホールド手段と、 を具備し、上記複数のサンプルホールド手段の出
   力に基づき複数種類の楽音を同時に発生すること
   を特徴とする電子楽器。