JPS5891500A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はディジタル的ＶＣ複数の楽音な同時に生成す
る電子楽器に関する。

ｍ＊同時に生成するには、儀畝の条曾生成中寂と各楽音
生成手段の出力ｋＤ／に変換する複数のディジタル／ア
ナログ変換回路とを必要とし、而して各ディジタル／ア
ナログ変換回路の出力をミキシングして複数の楽音の合
成音を放音するものである。したがって複数の楽音生成
手段やディジタル／アナログ変換回路が必要であるから
回路構成が複雑になり、またＬＳＩ化した場合ｖｃは必
要なビン数が多くなるため設計上不利となる欠点などが
ある。

この発明は上述しに事情の下になこれたもので。

その目的とするところは、少くとも２系統の楽音を時分
割処理によって生成することによりディジタル／アナロ
グ変換回路等が１個で済み、したがってＬＳＩ化の際［
Ｈ必、要なビン数が少くて済み。

また各系統の楽音に対し個別に音色、音量の制御が容易
に行えるようにした電子楽器ｔ＃に供てることである。

以下、この発明の一冥施例につき図面を参照して詳細に
説明する。

第１図は１本実施例に用いられる大規模集積回路（Ｌ８
Ｉ）アンプ１の機能ブロックおよび２系統設けられたサ
ンプルホールドｇ路ｓＭ、ｓｓ等ケ示した図で１本実施
例の電子楽器は１側のＬＳＩチップにて、楽音信号が生
成されるものでＴｏモこのＬＳＩチップ１内Ｔ／ｃは後
述する楽音生成部２と制御部３（この制御部３の詳細な
説明は省略する。）とを有する。そして、この制御部３
からに、パスラインＢＩＹ：介して外部スイッチあるい
に鍵盤上の鍵スイ４？チな走査する信号？出力するほか
外部メモリ（ＲＡＭある％ｔ＝　ｄ　ＲＯＭ　）にアド
レス指定をする為の信号あるいはデータを出力する。

そして、外部スイッチあるいに鍵スィッチなどの外部操
作信号あるいは外部メモリからのデータなどがパスライ
ンＢｌｙ介して制御部３に入力される。

その結果、　Ｉ制御部３からに、パスラインＢｔ。

Ｂｅから入出力する情報に応じて楽音生成部２に対し如
何なる楽音を生成すべきかという指示か送られる。しか
して、この制御部３と楽音生成部２とは、双方向のデー
タバス（４ビツトパス）ＤＩと、データ以外の制御僧゛
号な送出する制御信号用のコントロールバスＯｓ（これ
は、１１％ｌＩ１部３カラ楽音生成部２への一方向性の
バスである。）とにて連結されている。そして、楽音生
成部２からはパスラインＢＩＹ介して外部のＤ／Ａ変換
器４へ楽音出力が送出される。

上記Ｄ／Ａ変換器４へ入力する楽音データは後述する工
うにＭＡＩＮとＳＵＢの２系統の特性をもち、各系統の
楽音データは上記ＬＳＩチップ１にて時分割処理により
生成され、Ｄ／Ａ変換器４へ時分割的に入力τる。そし
てＤ／Ａ変換器４によりアナログ量に変換された各系統
の楽音信号ヰＭＡＩＮ、ＳＵＢの各系統別に設けられた
サンプルホールド回路５Ｍ、５８に印加される。

ＭＡＩＮのサンプルホールド回路５Ｍ１ｄトラン。

スフアゲ−）５Ｍ−Ｇと、このトランスフアゲ−）５Ｍ
−Ｇの出力側と抵抗５Ｍ−Ｒｖ介し接続これ且つ一端が
接地されているコンデンサ５　Ｍ−Ｃと、上記抵抗ｓＭ
−Ｒ，コンデンサ１５Ｍ−Ｃの各他端と十入力端子が接
続されている演算増幅器５Ｍ−Ａとにより構成される。

そして演算増幅器５Ｍ−Ａの一入力端子はその出力端子
と接続され。

また演銀増幅５５Ｍ−Ａの出力はフィルタ回路６ＭＫ入
力する。

ＳＵＢのサンプルホールド回路５Ｓも全く同様な構成で
あり１図示の如くトランスファゲート５８−Ｇ、抵抗５
８−Ｒ，コンデンサ５８−Ｃ，演算増幅器５８−Ａから
成り、また演算増幅器５Ｓ−人の出力はフィルタ回路６
Ｓに入力する。而してＭＡＩＮ、８ＵＢの各トランスフ
ァゲート５Ｍ−Ｇ、５８−Ｇり夫々、制御部３が出力す
る第５図（ｓ）、　　（ｇ）に木々示すタイミング信号
ｔｓ、ｔｓＶ各ゲート熾子に印加され、開閉制御される
。したがってＭＡＩＮのサンプルホールド回ＷａＳＭｆ
ｌタイをング信号ｔｓの出力ごとにＭＡＩＮの楽音信号
のサンプルホールドを行い、他方、８ＵＢのサンプルホ
ールド回路５８はタイミング信号ｔｔの出力ごとＩＣ８
０Ｈの楽音信号のサンプルホールドを行う。

フィルタ回路６ＭＨＭＡＩＮの楽音の音色を制御し、そ
の出力は可変抵抗器Ｖ　ＲＭｔ’介しミキサ７へ入力す
る。またフィルタ回路６Ｓは８０Ｂの楽音の音色を匍１
＃し、その出力は可変抵抗器ｖｈＳな介しミキサ７へ入
力する。可変抵抗器ＶＲＭ。

ｖ旦Ｓは夫々１ＭＡＩＮと８ＵＢの各楽音の音量比な制
御部、−＝ 外部スイッチとして設けられて いる。

ミキサ７はＭＡＩＮ、ＳＵＢの各楽音信号を合″成し、
アンプ８．スピーカ９ｖ介しその合成音を放音する。

次に、第２図（Ａ）〜（Ｃ）’Ｙ参照して、楽音生成部
２ｄ詳細につき説明する。なお、第３図は時第２図（Ａ
）〜（Ｃ）の図面接続状態を示している。

この第２図（Ａ）〜（Ｃ）にて示されている集音生成部
２は、大別すると次の１０個のブロックに力る。先ず、
各ブロックの概略的な機能について述べる。

ブロック１Ｇは、音階クロック発生部で５割当てられた
音高の楽音乞発生する為の基本となるスケールクロック
ＳＯＣＬＫｌに：生成する。なお。

この音階りａツク発生部１０Ｈ４’チャンネルの時分割
動作をする。

クロック２０は、波形ステップカウンタ部で。

上記音階りａツク発生部１０からのスケールクロック８
ＣＣＬＫ［工ってカウントアツプして、その、内容？波
形ＲＡＭ部３０に出方する。なお、この波形ステップカ
ウンタ部２ｏも４チヤンネルの時分割動作をする。

ブロック３０框上述した波形ＲＡＭ部で、楽音波５ｖｔ
ｓのステップに分割し、各ステップ毎ニ波形の差分［を
記憶する。この波形ＲＡＭ部３゜は後述するように２種
類（ＭＡＩＮ／８ＵＢ）の波形を記憶し、各チャンネル
毎にいずれかの波形の差分値ケ選択出力する。

ブロック４ｏは、チャンネル制御部で、４チヤンネルｅ
各チヤンネルから発生これる楽音を２檜類の特性の◆＋
＝６楽音のいずれか、に設定して制御する。このチャン
ネル郁制御部４０からは、制御信号ＭＡＩＮ／ＳＵＢ、
　りａＶり（ｌＪｗ、ＢｓＹ各チャンネル毎に出力する
、 ブロック５０ＨＡＤＳＫレジスタ部で、予め２種類（Ｍ
　Ａ　Ｉ　Ｎ　／　８　Ｕ　Ｂ　）　ノ：ｃ　ｙ　ヘミ
ープデータが記憶される。従って、上記チャンネル制御
部４０がら出力される制＃信号ＭＡＩＮ／ＳＵＢにて−
ずれかのエンベａ−プデータが各ｔヤンネル毎に選択さ
れる。

クロック６０はエンベａ−プクａツク発生部でＡＤＳＲ
レジスタ部５０から与えられるエンベローフデータに基
づき所宇の速度のエンベロープクロックＦ、ＮＶＣＬＫ
ｆ生成し、エンベロープカウンタ部７０に送出する。彦
お、このエンベａ−プクロツク発生部６０も４チヤンネ
ルの時分割動作ケする。

ブーツク７０は上述のエンベａ−プカウンタ部で、エン
ベａ−グクロック発生ｓ６０から供給されるエンベロー
プクロックＥＮＶ　　ＣＬ、Ｋによりカウント動作を行
うもので、このエンベロープカウンタ部７０からは、５
ビツトのエンベａ−プデータな乗算部９０へ送出し、ｉ
た。エンベａ−プステータスを記憶しているステータス
レジスタ部８０へもその内容を供給するほか、このエン
ベロープステータス部８０へはステータスの変更を行う
ためのエンベａ−プキャリー信号ＥＮＶＣ１１Ｙ送出す
る。勿論、このエンベロープカウンタ部７０も４チヤン
ネルの時分割動作をする。

ブロック８０に、上述のステータスレジスタ部でＴｏｖ
エンベクープステータスな記憶し、その情報に基づきＡ
Ｄ８Ｒレジスタ部５０から出力するデータ？選択制御す
るほか、楽音の放音開始ある％／には停止などの制御を
行う。このステータスレジスタ部８０も４チヤンネルの
時分割動作なする。

クロック９０は上”述の乗算部であり、波形ＲＡＭ部３
０から供給される波形の差分値データとエンベａ−プカ
ウンタ部７０から与えられるエンベクープデータとｔ乗
算して累算部１００へその結果データな送出する。

クロック１００に累算部であＶ、エンベロープ制御ばれ
た波形の差分値データを累算することによって波形の各
サンプル点における振幅値データな得るようになってお
り、その出力な外部のＤ／Ａ変換器へパスラインＢｓ９
介して供給するようになっている。なお、上述したよう
に外部で、上記可変抵抗器ＶＲＭ、ＶＲ８ｇ操作して２
種類の楽音（ＭＡＩＮ／５ＵＢ）の音量比を可変制御し
たり、あるいは更に上記フィルタ回路６Ｍ、６８（アナ
ログ回路）？上記２種類の各楽音について切替制御した
Ｖ″′ｆ″る為、この累算部１０Ｇからは時分割処理の
各周期（４チヤンネル時間）ｖ２分割して、各種類の波
形の振幅値データを交互に出力するようになって−る。

従って１本実施例の回路構成によれば、チャンネル制御
部４０の制御に応じて、４チヤンネルのうちいずれかの
チャンネルがＭＡＩＮの特性？もつ楽音な、他のチャン
ネルかＳＵＢの特性なもつ楽音を発生することか出来る
ようになるもので。

例えばＭＡ　Ｉ　Ｎ１１ｔ−データ・１・で、８ＵＢＩ
Ｉｌｖデータ′″Ｏ＃で表わ丁ようにすれば、＄１表に
示丁如く、４チヤンネルのうち、いずれのチャンネルｆ
　Ｍ　Ａ　Ｉ　Ｎの特性ｔもつ楽音として、Ｖｈずれの
チャンネル％：８ＵＢの特性をもつ楽音として生成する
かが可変制御出来るものである。

第　　１　　表 なお、このＭＡＩＮめるいに８０Ｈの設定に。

倒えは、一方をメロディ音、他方ケ伴奏音としたり、一
方ケ自動演奏音、他方をマニュアル演奏音としｙ：０す
ることが出来、！！げ、制御部３にて如来ることになり
、極めて汎用性の高いものとなる。

次に、各部の＃細な構成につき順に説明してゆく。

＜１＞音階クロック発生部１０ 音階りａツク発生部１０．には音階コードレジスタ１０
−１とオクターブコードレジスタ１０−２を有し、この
各レジスタｔｏ−１，１０−２はりａツクａ（第５図（
ａ）参照）′にてシフトするシフトレジスタより成る。

そして、この音階コードレジスタ１Ｇ−１４−！、４ビ
ットパラレルに４段のシフト動作し、オクターブコード
レジスタ１Ｏ−２ｔｌ！３ビツトパラレルに４段のシフ
ト動作する。

この音階コードレジスタ１ｏ−１とオクターブコードレ
ジスタ１Ｏ−２に配憶される音階コードオクターブコー
ドと、音階あるいはすクタープとの関係に＠２１！及び
第３表のとおりである。

第　　２ｆｉ 第　　３　　！！ なお、第２！！にお−て、特殊コードｊｌ　１１１Ｊは
、スケールクロック８ＣＣＬＫの出力す停止する機能な
もち、この特殊コード［１１１Ｊにそのチャンネルから
楽音な発生させない場合に入力するものである。

そして、音階コードレジスタ１０−１には制御部３から
データバスＬｅｔ１に：介して４ビツトの音階コードが
供給される。そして、その４ビットコードはトランスフ
ァゲートＧＩ　Ｇ−１，ＧＩ　Ｏ−２゜ＧＩ　Ｏ−ｓ、
Ｇｌ　ｃｉ−４ｗ介して音階コードレジスタ１０−１の
入力端子に印加される。このトランスフアゲ−）ＧＩ　
Ｏ−Ｉ　ＮＧｔ　Ｏ−４（その信金てのトランス７アゲ
ートも同様）はゲート電圧がＨｔｇｈ（論理値「１」）
レベルのとき開成される。従って、１制御＆ｌ！３から
コントロールバスＣＩＹ介して供給ζｊる制御信号ＳＣ
ＷがＬＯＷレベル（通常Ｈｉｇｈレベル、他の制御信号
も全く同様）となったときナントゲートＮＡＮＤＩＯ−
１７７）出力がＨｉｇｈレベルとなって上記トランス７
アゲー）ＧＩ　Ｏ−Ｉ　ＮＧＩ　Ｏ−４が開成すること
になへ一方、千〇りきこの音階コードレジスタ１Ｏ−１
の出力端子から一般にリサキュレートシて、入力端子に
供給ブれる音階コードニ、トランスフアゲ−）Ｇｌ　　
Ｏ−５、０Ｉ　　Ｏ−６、Ｇｌ　　Ｏ−７，ＧＩＯ−８
が閉成されるので、音階コードレジスタ１０−１に新た
な内容が書き込まれることになる。なお。

各チャンネルは第５図（２）〜０）に示謬れるタイミン
グ信号ｔ！〜ｔ４と同期しており、制御部３で発生これ
るタイミング信号ｔ１〜ｔ４のいずれか選択されたチャ
ンネルのタイミングで音階コードレジスタ１０−１の内
容が変更されることになる。

また、上記ナンドデー）ＮＡＮＤＩ　０−１ｖｃに制御
部３からコントロールパスＣ１Ｉｌ＃介して制”御信号
８０Ｒが供給きれ、この制御信号ＳＣＲがＬＯＷレベル
となった際、トランスファゲートｑ！Ｏ−１〜ＧｔＯ−
４が開成して、音階コードレジスタ１Ｏ−１から出力さ
れた音階コードがデーｐ　／（スＤ１を介して制御部３
に供給略れることになる０従って、制御部３では、音階
コードレジスタ１０−１の内容も判別し得ることになる
。

また、オクターブコードレジスタ１０−２にも。

上記音階コーＶレジスタ１０−１と同様、制御部３から
オクターブコードが供給されて書舞込まれると共に、そ
の内容ヶ読出してデータバスＤｔ９を介して制御部３に
供給することも出来る。

即ち、トランスファケート’ａｔ　Ｏ−９，０１Ｏ−１
０，Ｇｌ　Ｏ−１１はデータバスＬｅｔの「１」。

（ｚＪ、ｒａＪの重み付けのラインに後練−されており
、制御信号ＯＣＷの出力時あるいは制御信号ｕｃｎの出
力時に、ナンドデー）ＮＡＮＤＩＯ−２の出力がＨ１ｇ
畳レベルとなり、オクターブコードレジスター０−２へ
の入出力制御が可能と７１．ｋまた。トランスフアゲ−
）ＧＩ　Ｏ−’ｌ　２．　ＧＩ　Ｏ−１３，Ｇｔ　Ｏ−
１４に、制（Ｉｌｌ信号ＯＣＷがＬｏｗレベル（通常Ｈ
ｉｇｈレベル）となった時点で閉成され、リサキエレー
トループ？カットして新たなオクターブコードが上記ト
ランスファゲートＧＩＧ−９〜ＱＩＧ−１０から入力す
ることになる。

そして、この音階コードレジスター０−１．オクターブ
コードレジスター０−２の内容は、音階りａｙり発生回
路１Ｏ−３に供給づれる。この音階クロック発生回路１
０−３のｆｐｌｌａＩは示さないが例えば、不出−人が
既に出願しである特願昭５３−３１３６９号（％開＠５
４−１２３９３７号１発明の名称「電子電器に於ける楽
音波形設定方式」）にもこの音階りａツク発生回路１ｏ
−ａと同様な回路のｔｉＰ＃ｌｌな構成が示されている
６即ち、この音階クロック発生回路ｔｏ−ＢＴＩＣは内
部ｖｃ４チャンネルのシフトレジスタ、音階コート０．
オクターブコードにより加数が選択されるマトリクス回
路（Ｒ，ＯＭ　）　、加算器等を有する。そして・この
音階クロック発生回路！Ｏ−３からは、上記音階コード
、オクターブコードにエリそれに対応したスケールクロ
ックＳＣＣ’ＬｓＫが各チャンネル毎に発生される。そ
して、そのスケールクロック８ｅ８ＬＫは丁ンドゲート
人ＮＤＩＯ−１９ｆ介して。

波形ステップカウンタ部２Ｇ、乗算部９０．累算ｇｔｏ
ｏへ供給される。なお、このアンドゲートＡＮＤＩＯ−
１の一方の入力端には、上記特殊コード「１１１１」が
出力した時、壱で、その出力の論理値がｒＯＪとなるナ
ンドデー）ＮＡＮＤＩＧ−３の出力が印加されている。

従って、音階コードレジスタ１Ｏ−ＩＫ％殊コードが入
力してい彦ければ、音階クロック発生回路１０−３から
与えられるスケールクロック８ＣＣＬＫｌに一アントゲ
ー）ＡＮＤＩＯ−１に出力することに愈る。

しかして−このスケールクロック８ＣＣＬＫｌは各音高
毎に決定これる周期をもつクロックで。

このりａツクの１６発分の長さが当該音高の周期に相当
てる。従って、このりａツク８ＣｅＬＫ框、平均率音階
の場合、半音間で周波数が１２”ｉ倍異なってくる。

波形ステップカウンタ部２０には波形ステップレジスタ
２０−１と、その内容（ステップデータ）を歩進する為
のハーフアダー２０−２とｔ有丁へこの波形ステップレ
ジスタ２０−２１−！クロックｅ（４５図（２）参照）
Ｋてシフトでるシフトレジスタより成り、４ビツトパラ
レル［４段のシフト動作する。そして、この波形ステッ
プレジスタ２〇−１は波形ＲＡＭ部３０に対し、ｒつ」
〜「１５」の１６ステツプのアドレス端子定−ｆる。

また、その内容は、音階り°ａミック学生部０から供給
これるスケールクロック８ＣｅＬＫかハーフアダー２０
−２のキャリー入力端子Ｃ１ｎ［供給されることに１つ
歩進される。

この波形ステーツブカウンタ部２０に対し制＃部３から
はコントロールバスＣ１ｙｔ介して制御信号信号８ＴＷ
は１通常Ｈｉｇｈレベルの信号であり。

波形ステップレジスタ２０−１の出力端子から出力され
たスデップデータゼトランスファゲートＧ２０−１，０
２Ｇ−２，０２０−３，０２０−４を介してハーフアダ
ー２０−２へ供給し、リサキュレートループを構成する
が、この制御１！号８ＴＷがＬｏｗレベルの信号として
設定でれると、上吋己トランス７丁ゲート０２Ｇ−１〜
Ｇ２Ｇ−４が閉じ、ナントゲートＮＡＮＤ２０−１１Ｃ
接続されたトランスフアゲ−）Ｇ２０−５．Ｇ２０−６
゜０２０−７．Ｇ２０−８が開成する。従って、制御部
３からデータバスＤＡＹ介して与えられる４ビツトデー
タを波形のステップデータとして書き込むことが出来る
。その場合、制御部３は、第５図体）〜０）ｒｃ示され
るタイミング信号ｔ１〜ｔ４により、いずれのチャンネ
ルを選択するか制御出来る。

また、制御ｌ１Ｉｌ信−１８Ｔ凡は１通常Ｈｉｇｈレベ
ルの信号であるが、この信号がＬｏｗレベルに設定さｊ
、ると、トランスファゲート０２０−５〜０２０−８が
開成し、波形ステップレジスタ２　Ｇ　−１カらのステ
ップデータがデータバスＤＩＹ介して。

制御部３へ送出されることになり、制御部３でに指定し
たチャンネルが如何なるステップにあるのかが判別出来
る。

波形ＲＡＭ部３部内０内波形ＲＡＭ５Ｏ−ｉを有する。

この波形ＲＡＭ３０−１は２種ｌｊｌ（ＭＡＩＮ／５Ｕ
Ｂ）の波形の差分値（１ステツプが３ビツトにて看現さ
れる。）が１６ステツプにわけて入力設定これると共に
波形ステップレジスタ２０−１の出力端子から与えられ
るステップデータｒＯＪ〜「１６」及びチャンネル制御
部４０からの信号ＭＡＩＮ／８ＵＢＫより対応するデー
タが読出これる。

即ち、この波形ルＡＭ３０−１は、２（種類）×１６（
ステップ）×３（ビット）＝９６ビツト容量のＲＡＭで
あり、この波形ＲＡＭ３０−１にはアドレス端子として
Ａ　１　、　Ａ　雪、Ａ　ａ　、　Ａ　ｓのほかＭＡＩ
Ｎ／８ＵＢ；１有し、データ入力端子としてＩｓ、Ｉｓ
、Ｉｓ’有し、データ出力端子として０凰、０雪、０容
を有し、リード／ライト端子としてＲ／ＷＦ／有する。

この波形ＲＡＭ３Ｇ−ＩＫ制御部３がら所定の波形を書
き込む際は、先ず、データ入力端子Ｉ　ｓ。

Ｉｓ、ＩｓＫ対し、データバｘ　Ｄ　ｔ　ｖ　「ｔＪ＝
　ｒ２Ｊ。

「４」の重み付けのラインを介して、当骸データな印加
する。そして、制御信号Ｒ／　Ｗ　ｆ　Ｌ　ｏ　ｗレベ
ルとすれば、波形ステップレジスタ２０−１から与えら
れるアドレスで、しかも後述するチャンネル制御部４０
から供給される信号ＭＡＩＮ／８ＵＢにて選択される種
類の波形エリアに上記波形が書き込まれることに表る。

従って、この波形ＲＡＭ３Ｇ−ＩＫ所定のデータな書き
込む際［Ｈ，予め波形ステップレジスタ２０−１の内容
あるいはチャンネル１１ｔＩＩ一部４０内の音色ＩＷ制
御レジスタ４０−１の内容ｖ１１き込みたいエリアを指
定するように制御部３からの制御信号８ＴＷ、Ｍ／ＳＷ
とデータバスＤ！のデータにＬつ書き替えておき、順次
そのデータで上記波形ＲＡＭ３０−１のアドレスを指定
してゆけは良へこのようにして、書き込まれる各ステッ
プ毎のデータＷ１〜Ｗ　ａ　Ｈｓビット構成で、その内
容に第１ビツトＷ　ｓ　、第２ビツトＷ倉が波形の差分
値ケ示し、第３ピツ）　Ｗ　ｓが符号ｒ＋／−Ｊｗ示す
こ°とになる。ただし１編４表に示すように、＠１１ビ
ツト１．第２ビットＷｔの組み合わせにより。

ｒＯＪ、ｒｌＪ、ｒ２Ｊ、　　「ａｊを指示″ｆる工う
になる。

そして、このようにして書き込まれた波形の差分値デー
タは、波形ステップレジスタ２０−１　カら供給これる
波形のステップデータと、音色制御レジスタ４０−１か
ら供給される信号ＭＡＩＮ／８ＵＢとによりアドレス指
定され、対応するデータが順次読み出これることになる
。

チャンネル制御部４０には、上述したように音色制御レ
ジスタ４Ｏ−ＩＶｌｉｒＬ、この音色制御レジスタ４Ｇ
−１ｒＬりａｙり２（第ｓ図（ａｌ参照）　ｖｃ　テシ
フトするシフトレジスタより成り、容量１ビツトで４段
のシフト動作する。

この音色制御レジスタ４０−１は、その内容か論理値「
１」であればＭＡＩＮの特性ケ指定し。

論理値［０丁であれば８ＵＢの特性を指定することにな
る士しかして、この音色制御レジスタ４〇−１の内容を
臀き替える場合は、データバスＤ１の電み付けｒｌＪの
ラインにそのデータを送出ａコントミールパスＣｔから
制御信号Ｍ／５Ｗ７ＬＯＷレベルとして出力する。

上記制御信号Ｍ／８Ｗは、ナンドゲー）ＮＡＮＤ４０−
１１Ｃ供給され、トランス７アゲー）０４０−１ｇ開成
し、−万、音色制御レジスタ４０−１のリサ中ニレード
ループ上にあるトランスファゲートＧ４．Ｏ−２に閉成
する。従って、上記データバスＤＩＫ送出されたデータ
？音色制御レジスタ４Ｇ−ＩＫｍｆｔ！込むことが出来
る。なお、その場合、制御部３では、第５図億）〜０）
に示されるタイミング信吟により、各チャンネルが指定
し得る瓢各チャンネルの判別が出来る。

更に、制御部３では、音色制御レジスタ４〇−１に書込
んだＭＡＩＮ／ＳＵＢの情報？、制御信号Ｍ　７８　Ｒ
ｙ　Ｉ、　ｏ　ｗレベルとすることＫより読み出すこと
が出来、その出力は、データバスＤ１の重み付け「１」
のラインに得られる。

しかして、今、音色制御レジスタ４０−１に第５ｔ＃に
示したデータな書込んだ場合について以下に説明する。

９５表 その結果、音色制御レジスタ４０−１から出力これる信
号ＭＡＩＮ／８ＵＢは第５図の）に示す如くなる。そし
て、その信号は波形ＲＡＭ３Ｇ−１のアドレス端子ＭＡ
ＩＮ／８ＵＢのほか、チャンネル制御部４０内のアント
ゲ−）ＡＮＤ４０−１ブロツクに供給される。また、上
記インバータＩ４０−１の出力は、ＡＤ８Ｒレジスタ部
５０部側０して、上記アンドゲートＡＮＤ４０−１．Ａ
ＮＤ４０−ｚｒｃｉ、第５図（ａ）　（ｎ基本りａｙり
砕が与えられ、アントゲ−）ＡＮＤａｏ−１からは第５
図（Ｃ）　Ｋ示す如きクロックｇｗが出力し、アントゲ
−）ＡＮＤ４Ｇ−２からは第・５図（ｄ）Ｋ示す如きク
ロックの−が出力する。なお、このクロックｙＪ１１゜
クロック２■は、後述する累算部１００などに供給され
る。

５　　ＡＤ８Ｒレジスタ部５０ 部側０ＳＲレジスタ部５０＆Ｃは、アタック時間な決定
するアタッククロック選択データな記憶するラッチ５０
−１．５０−２．ディケイ時間な決定でるディケイクロ
ック選択データを記憶するランチ５０−３．５０−４．
　リリース時間な決定するリリースクロック選択データ
を記憶するラッチ５０−５．５０−１１．サスナインレ
ベルな決定するサスティンレベルデータを記憶するラッ
チ５０−７゜５Ｏ−Ｓを有する。

そして、このラッチ５０−１．　５０−３．５０−５．
５０−７は２種類（ＭＡＩＮ／５ＵＢ）の楽音あうち、
ＭＡ’ＩＮ側の情報を記憶するラッチであり、ランチ５
０−２，５０−４，５Ｇ−６゜５０−８はＳＵＢ側の情
報Ｖ記憶するラッ≠である。

しかして、この各データは、第４図に示すエンベａ−プ
波形の形状な決定することになる。即ち’５ツチ５Ｇ−
１．５０−２に！ｅ［’ＪＲるアタッククロック選択デ
ータにより、アタック時間（発音開始点から最大レベル
点までの時間）が決定ざパラッチ５０−３．５０−４に
記憶されるディケイクロック選択データに工９ディケイ
時間（最大レヘ＃　点カＣ−，サスティンレベルまでの
時間）が決定され、ラッチ５０−５．５０−６に記憶さ
れるリリースクロック選択データにエリリリース時間（
サスティンレベルから発音終了点までの時間）が決定さ
れる。更に、ラッチ５０−７．５０−８に記［されるサ
スティンレベルデータによりサスティンレベルが決定さ
れる。

なお、このサスティンレベルデータナ最大レベルと同じ
にしておけば（後述するようＶＣ，このサスティンレベ
ルデータは、エンベロープカウンタ部７０から出力され
るエンベａ−プデータの上位４ビツトと同じ重み付けが
なされている。）、オルガン音的なエンベロープが付加
し得ることに危り、このサスティンレベルデータを最小
レベル（０レベル）と同じにしておけば、撥弦音的なエ
ンベ、ａ−プを付加し得′ることになり、第４図に示し
たような一レベルにサスティンレベルＹ設ｆＬでおけば
、アタック、ディケイ、サスティン、リリースの各変化
（ステータス）？モつエンベロープを付加し得ることに
なる。

次に、このラッチ５Ｇ−１〜５０−８に、各データな設
定する場合について説明する。先ず、ラッチ５０−１．
５０−２にアタッククロック選択データを入力する場合
、先ず、ＳＵＢのデータ？データバスＤＩＷｃ＊ＩＩＩ
御部３から出力する。そして。

そのデータケクロック鉤ムによりラッチ５Ｇ−１１Ｃセ
ツトする。なお、このりａツクΔ！ムは制御部３から与
えられるクロックで、ラッチ５０−１，５Ｏ−２ＶＣ共
通に供給される。

次に、データバスＤ１に制御部３からＭＡＩＮのデータ
な出力する。そしてクロックσ！ムにニジ。

そのデータケラッチ５０−１にセットし、しかも。

既にラッチ５０−１に入カブれていたＳＵＢのデータケ
ラッチ５Ｏ−２ＶＣセツトする二このようにして、ラッ
チ５０−１［ＭＡＩＮのアタッククロック選択データを
、ラッチ５０−２にＳＵＢのアタッククロック選択デー
タな設定する。

また、ラッチ５Ｇ−８，５０−４にディケイクロック選
択データな設定する場合も、上記同様にして行えるが、
この場合、制御部３からに読込みクロックとして９ｔｗ
がラッチ５０−３．５０−４に供給′されている。

更ｖｃＳラツ千５０−５．５０−６にリリースクロック
選択データを、ランチ５０−７．５０−８にサスティン
レベルデータを設定する場合も、上記同様に行え、制御
部３から、読込みクロックとしてランチ５０−５，５０
−６にクロックＶ！璽乞ラッチ５０−７．５０−８にク
ロックΔ！Ｉ＆供給する。

以上の如くして、各ラッチ５０−１〜５０−８に記憶さ
れたデータは、チャンネル制御部４０から供給これる信
号ＭＡＩＮ／８ＵＢ、後述するステータスレジスタ部８
０から入力する信号Ａ　Ｔ　Ｔ。

ＤＥＣ，ＲＢＬによって選択出力するものである。

即ち、ラッチ５０−１の出カバ、トランス７アゲー）Ｇ
５０−１．Ｇｓｏ−２，Ｇｏｏ−３，０５Ｇ−４１に：
介し、更にトランスファゲートｑ５〇−ｓ、　Ｇｓ　ｏ
−ｓ、　Ｇｓ　Ｏ−７，Ｏｓ　ｏ−ｓｌに：介して、エ
ンベａ−ブークロック発生部６０に与えられる。また、
ラッチ５０−２の出力は、トランス７７ゲー）Ｇ５０−
ｅ、　Ｇ５　ｏ−ｔ　ｏ、　Ｇ５　ｏ’　−１１，０５
０−１２を介し、トランスファゲートＧ５０−５．０ｓ
ｏ−６，ＧＩＳＯ−７，０５０−８ケ介してエンベロー
プクロック発生部６０１Ｃ与えられる。

上記トランスファゲートＧ５ｏ−１〜Ｇ５０−４のゲー
ト信号は、上記信号ＭＡＩＮ／８ＵＢｖインバータ１５
０−１！介して反転された信号であＱ、従って、チャン
ネル制御部４ｏがＭＡＩＮの楽音を指定した場合に、こ
のトランスフアゲ−）０５０−１〜０５０−４は開成す
る。

逆に、トランス７アゲー）０５Ｇ−９〜Ｇｓ。

−１２のゲート信号は、上記信号ＭＡＩＮ／８ＵＢであ
り、従って、チャンネル制御部４０が８ＵＢの楽音を指
定した場合に、このトランスファゲートＧ８０−９　Ｎ
Ｇ５０−１２１！開成１６゜そして、トランスフアゲ−
）ＧＩＳＯ−５〜Ｇｉ。

−８はステータスレジスタ部８ｏから信号人ＴＴが供給
された場合、開成する。

このように、ラッチ５０−１．！ｔｏ−２に記憶京れた
ＭＡＩＮ、ＳＵＢの楽音のアタッククロック選択データ
は、エンベロープステータスがアタックの場合に限ｖ、
しかも、ＭＡＩＮ／ＳＵＢの指定により１選択的にエン
ベａ−プクロック発生部６０に供給されることになる。

次にラッチ５０−３．５０−４に記憶したディケイクロ
ック選択データがエンベロ−プクａツク発生部６０に供
給される場合について説明する。

即ち、ラッチ５０−３の出、力は、トランス７アゲート
Ｇｓｏ−１ｓ、Ｇ５　ｏ−ｔ　４．　Ｇｓ　Ｏ−１５゜
０５０−１８ｔ’介し、更にトランスファゲートＧ５０
−１　？、　Ｇ５０−１８．　Ｇ５　ｏ−１９，０５０
−２０を介して、エンベロープクロック発生部６０に供
給される。また、ラッチ５０−４の出力に。

トランスファゲート０５０−２１．０５０−２２゜０５
　Ｇ−２８，Ｇ５０−２４’ｌ’介し、トランス７アゲ
ー）Ｇ５０−１７．０５０−１８．　Ｇ！ｉ　０−１ｅ
、Ｇ５ｏ−２ｏｖ介してエンベａ−ブクロツク発生部６
０に与えられる。

上記トランスファゲート０５０−１！ｌ〜Ｇｓ。

−１８のゲート信号に、上記信号ＭＡＩＮ／８ＵＢχイ
ンバータｌ５Ｇ−２Ｖ介して反転された信号であり・従
って・チャンネル制御部４０がＭＡＩＮ。

の楽音を指定した場合に、このトランスフアゲ−）０５
０−１ｓ〜０５０−１６は開成する。

一方、トラフＸ７アゲー）　Ｇ　５　Ｇ　−２１−０５
０−２４のゲート信号は、上記信号ＭＡＩＮ７８１７Ｂ
であり、従って、チャンネル制御部４０がＳＵＢの楽ｆ
％−ｆｆｉ定した場合に、このトランスフアゲ−）Ｇ５
０−２１〜Ｑ５０−２４は開成する。

そして、トランスファゲートＧ５０−１７〜Ｇ１５Ｇ−
２０はステータスレジスタ部８ｏから信号ＤＢｅが供給
きれた場合開成する。

コノように、ラッチ５Ｇ−３，５０−４に記憶されたＭ
ＡＩＮ、８ＵＢの楽音のディケイクロック選択データは
、エンベロープステータスがディケイの場合に限り、し
かも、ＭＡＩＮ／ＳＵＢの指定にエク１選択的にエンベ
ａ−プクロツク発生部６０に供給されることになる。

す 次ｒｃ、ラッチ５０−５．５０−６に記憶した手リース
クロック選択データがエンベロープクロック発生部６０
に供給される場合について説明する。

即チ、ラッチ５０−５の出カバ、トランスフアゲ−）０
５　Ｇ−２５，０ｓ　Ｏ−２６，０５０−２７゜０５０
−２８％ｊ介し、更にトランスファゲートＧｓ　Ｏ−２
９，Ｇｓ　ｏ−ｓ　ｏ、Ｇ５　ｏ−ａ　１．　Ｇ５０−
３２を介して、エンベロープクロック発生部６０に供給
−＃１する。また、ラッチ５０−６の出力は。

トランス７丁ゲートＧ５０−３３．　Ｇ！Ｓ　Ｏ−３４
゜Ｇ５０−ｓｒｓ、Ｇ５０−３６を介し、１！にトラン
スファゲート０５０−２９．０５０−３０，０５０−３
１．（１５０−３２’ｉ’介してエンベａ−プククツク
発生部６０に与えられる。

上記）　’）７　Ｘ　７　Ｔブー）０５　Ｇ−２１ｉ　
ＮＧ５０−２８のゲート信号は、上記信号ＭＡＩＮ／８
ＵＢケインバーター５０−３を介して反転された信号で
あり、従って、チャンネル制御部４０がＭＡＩＮの楽音
を指定した場合に、このトランス７アゲ−）０５０−２
５〜Ｇ５Ｇ−２８は開成する。

−万、トランスフアゲ−）０５０−３３〜０５０−３６
のゲート信号は、上記信号ＭＡＩＮ／８ＵＢであり、従
って、チャンネル制御部４０が８０Ｈの楽音？指定した
場合に、このトランス７アゲー）Ｇ５０−ａｓ〜Ｇ５０
−３６は開成する。

そして、トランスファゲート０５０７２９〜ｑ５０−３
２Ｈステ一タスレジスタ部８０から信号ＲＥＬが供給こ
れた場合開成する＠ この工うに、ラッチ５０−５．５０−６に記憶ζｔ’ｔ
たＭＡＩＮ、ＳＵＢの楽音のリリースクロツタ選択デー
タは、エンベａ−プステータスがリリースノ場合ｒｃ＠
ｒ）、Ｌか４ＭＡＩＮ／８ＵＢの指定Ｔ／ｃより１選択
的にエンベロープクロック発生部６０に供給されること
になる。

次に、ラッチ５Ｇ−７，５Ｏ−１１Ｃ記憶したヤスティ
ンレベルデータがステータスレジスタ部８０に供給ζｔ
する場合について説明する。

即ち、ラッチ５０−７の出カバ、トランスファゲートＧ
５０−３７．　　Ｇり　０−３８．　Ｇ５０−３９゜Ｇ
５０−４０ｔ’介してステータスレジスタ部８０に供給
され、ラッチ５０−８の出カニ、トランスファゲートＧ
５０−４１．０５０−４２．Ｇ５０−４３．ＧＩＳＯ−
４４ケ介してステータスレジスタ部８０に供給これる。

そして、上記トランスファゲートＧ５０−３７〜Ｇ５０
−４０のゲート信号は、上記信号ＭＡＩＮ／５ＵＢｖイ
アバーｌｌ５Ｏ−４Ｙ介して反転しｒＳ信号であり、従
って、チャンネル制御部４０がＭＡＩＮの楽音ケ指定し
に場合に、このトランスフアゲ−）Ｇ５０−３７〜Ｇ５
ｏ−４ｏａ開成する。

一方、トランスファゲートＧ５０−４１〜０５０あり、
従って、チャンネル制御部４０がＳＵＢの楽音を指定し
た場合に、このトランスファゲートＧ５０−４１　ＮＧ
５０−４４は開成する。

このように、ラッチ５Ｇ−７，５０−８に記憶したＭＡ
ＩＮ、８ＵＢの楽音のヤスティンレベルデータは１Ｍ人
ＩＮ／８ＵＢの指定により１選択的にステータスレジス
タ部８０に供給されることに゛なる。

旦 本実施例の楽音にエンベロープクロック発生部６０、エ
ンベロ−プカウンタ部７０．ステータスレジスタ部８０
によりエンベａ−プ制御がな寧れるものである。

しかして、エンベロープクロック発生部６０江ＡＤ８Ｒ
レジスタ部ＳＯバら供給これるデータと。

ステータスレジスタ部８０から供給される信号ＡＴＴ、
Ｄｇｃ、ＲＥＬ、８Ｕ８ｖｃｘｒ）対応１６速度のエン
ベロープクロックＥＮＶ　　ｅＬＫを発生しく信号８Ｕ
８が入力する場合にエンベａ−プクａツクＥＮＶ　　Ｃ
ＬＫｒ！発生しない。）エンベロープカウンタ部７０に
供給する。

このエンベロープクロック発生部６０の詳細な回路構成
図は省略するか、他のクロックの４チヤンネルの時分割
動作に対応し、各チャンネル毎−エンペａ−プクａツク
ＢＮＶ　　ＣＬＫｌに発生丁ヘカお、このエンベロープ
クロック発生部６０と同様な回路は本出願人が既に出願
しである特願昭５３−３１３６９号（％開昭５４−１２
３９３７号。

発明の名称［電子楽器に於ける楽音波形設定方式）にも
開示しである。

そして、エンベａ−プクロツク発生８（１６０から発生
したエンベロープクロックＭＮＶ　　ＣＬＫＢ。

エンベロープカウンタ部７０に入力ず゛る。

このエンベロ−プカウンタ部７０＄−ｊ、祥細な回範構
成は省略てる（がお、上記特願昭５３−３１３６９号（
特開昭５４−１２３９３７号、頼明の名称「電子楽器に
於ける楽音波形設定方式」）にも、この部分の技術が開
示これている。）が、加算器、４段の５ビツトパラレル
にシフト動作するシフトレジスタと、その他ゲート回路
とより成る。

なお、上記シフトレジスタはクロックβ（第５図（ａ）
参照）にｘｖシフトする。

また、このエンベロープカウンタ部７０Ｌ／ｃば。

ステータスレジスタ部８０１９倍！ＡＴＴ、ＪＪ１２ζ
ＲＥＬ、８０８が与えられ、アップカウントするか（ア
タック＃）ダウンカウントするか（ディケイ時、リリー
ス時）が指定される。

そして、このエンベロープカウンタ７０の５ビツト出力
は乗算部９０に供給されるほか、サネティンレベルとの
一致検出の為、上位４ビツト（重み付けｒｚＪ、ｒ４Ｊ
、ｒｓＪ、ｒｘｓ、Ｊ　）がステータスレジスタ部６０
のイクスクルーシプノアゲー　ト　ｇＮＵＲｓｏ−１、
ｇＮＯＲｅ　　Ｏ−２，ＢＮＵｉ−１８０−３，ＥＮＯ
Ｒ８０−４に供給’Ｊｔ’ｌ。

マタ、このエンペロ−プカウンタ部７０からのエンペａ
−プキャリー（ボｏ　−）信号ＥＮＶＣ＠は。

エンベロープステータスの変更ｆｔ行’＞為、ｘｙ−−
タスレジスタ部８０円のハーフアダー８０−！の中ヤリ
ー入力端子ＣｉＫ供給される。

次に、ステータスレジスタ部８ｏの詳細にづいて説明す
る。このステータスレジスタ１Ｓ８０ｖｃｔ−Ｘ、ステ
ータスレジスタ８０−２．サスティンステータスレジス
タ８０−３＠薯する。そして、このステータスレジスタ
８Ｇ−２Ｈ，りａツクＯ（第５ルのシフトレジスタであ
り、サスティンステータスレジスタ８０−３は、クロッ
クｅ（＠５図（ａ）参照）にてシフトする１ビツトで４
１１１．ｓ４成のシフトレジスタである。

このステータスレジスタ８０−２の内容と、サスナイン
ステータスレジスタ８０−３の内容と。

エンベロープステータスとの関係は第６表に示すとおり
である。

第　　６　　表 この第６表に示す工うに、ｔた第４図に示す工うに、デ
ィケイ状態とサスティン状態とは、サスティンステータ
スレジスタ８０−３の内容がｒＯＪであるのか「ｌ」で
あるのかによって決定されもしかして、このステータス
レジスタ８０−２の内容？クリア状態からアタック状態
に変更する。

換言すると、楽音の放音を開始するようにするには、制
御部３から制御信号ＫＥＹＯＮをＬｏｗレベル（！＊理
値「０」）とする。なお、この制御信号ＫＥＹＯＮは通
常状態でＨｉｇｈレベル（論理値「１」）である。

そして、その制御信号ＫＥＹＯＮに、インバータｌ５ｏ
−ＩＫ！？）反転−ｇｒｔ、、　オーｒケ−）ＯＲ８Ｇ
−ＩＫ供給さｔｌ、、ステータスレジスタ８ｏ−２の重
み付けｒｌＪの入力端子に論理値「１」の信号Ｙ供給で
ることになる。一方、上記制御信号ＫＥＹＯＮがアント
ゲ−）ＡＮＤ８Ｇ−１に供給ばれる為、ステータスレジ
スタ８０−２の重み付ｆｆ　ｒ２Ｊの入力端子に論理値
ｆＯＪの信号を供給することになる。

その結果、ステータスレジスタ８０−２の内容ａｒｏ、
ｔ」となり、アタック状態に設定される。

そして、この内容は、順次りａツクａでシフトされて、
出力端子からデコーダ８０−４に供給される。いま、こ
のデコーダ８０−４にて、アタック状態であることが検
出されると信号ＡＴＴ＠上述したトランスフアゲ−）０
５０−５〜Ｇ５０−８゜エンペａ−プクロック発生部６
０．エンベロープカウンタ部７０に供給し１、アタック
状態の動作な開始することになる。

また、上記ステータスレジスタ８０−２の出力に、ハー
フアダー８Ｏ−１）ｌ介し、’ｊ！にオアゲー）Ｃ）Ｒ
８０−１あるいにオアゲー）０８８０−２゜アントゲ−
）ＡＮＤ８０−１＋！ｒ介して入力端子にリサキュレー
トすることになる。

しかして、以下、上述の如くアタック状態に設定したチ
ャンネルの動作のみ説明するか、他のチャンネルも全く
独立的にエンペロープ制御の為の動作を行うようになる
。

さて、アタック状態に設定されたチャンネルに対しては
、ヱンペａ−ブクａツク発生部６０から入力するエンベ
ａ−プクａツクＥＮＶ　　ＣＬＫＩＣ応じて順次カウン
トアツプする動作がエンベロープカウンタ部７０にで行
なわれる。

従って、その出力は、　　「０００００Ｊから順次増加
し、第４図に示す如く最大レベル「１１１１１」に達す
る。そして１次のエンベローブクミツクＢＮＶ　　ｅＬ
Ｋが入力すると、エンベロープキャリー信号ｇＮｖｃｅ
ケエンベａ−プヵウンタ部７０ｉ出力し、ハーフアダー
８Ｏ−ＩＫ与える。

その結果、ハーフアダー８０−１で現在までの値「０１
」に対し「＋１」動作が行われて、その内容？　［ｌ　
ＯＪとし、以下この内容をステータスレジスタ８Ｏ−２
ｉｊ循環保持することになる。

そして、デコーダ８ｏ−４では、ディケイ状態であるこ
と？検出し、信号ＤＥＣｆ上述したトランスフアゲ’−
）０５０−１７〜０５０−２０．　！ンベａ−プクロッ
ク発生部６０．エンベロープカウンタ部７０及びステー
タスレジスタ部８０内のアンドゲートＡＮＩ）８Ｇ−２
に供給し、ディケイ状態の動作を開始するようになる。

その結果、ディケイ状態に設定きれたチャンネルに対し
ては、エンベロープ発生部６０から入力するエンベロー
ブクミツクＥＮＶ　　（？ＬＫＫ応じて一次カウントダ
ウンする動作がエンベロープカウンタ部７０にて行なわ
れる。

そして、エンベロープカウンタ部７０の出力は。

乗筐部９０に供給されると共に、上位４ビツト出力がイ
クスクルーシプノアゲートＥＮＯＲ８Ｇ−１〜ＷＮＵＲ
８０−４に与えられる。このイクスクルーシブノアゲー
トＨＮＯＲ８０−１〜ｇＮＯＲ８０−４の他方の入力端
子に４（ＡＤ８Ｒレジスタ部５０からサスティンレベル
データが供給これ。

全ヒラトノ内容が一致した際、このイクスクルーシプノ
アゲートＢＮＵＲｓ　Ｏ−Ｉ　ＮＥＮＯＲ８０−４の出
力が印加これるアンドゲートＡＮＤ８０−３から論理値
「１」か出力することになる◎そして、上記アンドゲー
トＡＮＤ８０−３の出力はアントゲ−）ＡＮＤ８０−２
に供給これ１％Ａま、このアンドゲート人ＮＤｇｏ−２
の他の入力は全て「ｌ」であること（即ち、デコーダ８
〇−４から信号ＤＥＣが論理値「１」で与えられ、サス
ティンステータスレジスタ８ｏ−３の出力がインバータ
Ｉｇｏ−２にて反転して論理値ｒｌＪで与えられる。）
ＶＣより、オアゲートｏｕｓｏ−３ヶ介してその信号が
サスティンステータスレジスタ８０−３に供給されるこ
とになる。

その為、サスティ／ステータスレジスタ８０−３０当核
チヤンネルに論理値ｒｌＪとなり、その出力はエンベロ
ープクロック発生部６Ｏ，エンベａ−プカウンタ部７ｏ
に対し信号８Ｕ８として供給＃ｎ、エンエンベロープタ
ヶサスティンレベルで保持するようにする。また、サス
ティンステータスレジスタ８０−３の出方は、アンドゲ
ートＡＮＤｓＯ−４に供給源れ、このアントゲ−）ＡＮ
Ｄｇｏ−４＃Ｉｃｔ！、デコーダ８０−４＋７）信号Ｒ
ＥＬがインバータｌ８Ｏ−３Ｙ介して供給ブれている為
、その出力が論理値ｒｌＪとなり、オアゲート０８８０
−Ｂｆ介してサスディンステータスレジスタ８０−３の
入力端子に与えられることになる。

従って、サスティンステータスレジスタ８０−３には、
サスティン状態を示す「１」信号が当該チャンネルに循
環記憶されることになる。

そして、このサスティン状態からリリース状態に変化す
るの框、制御部３から制御信号ＫＥＹＯＦ　Ｆ　Ｙ　Ｌ
　ｏ　ｗレベル（論理値「１」）とすること［エリ行が
われる。なお、この制御信号ＫＥＹＯＦＦは１通常状態
でＨｉｇｈレベル（論理値「１」）である。

そＬ７て、この制御信号ＫＥＹ　　ＯＦＦ［、インバー
タｌ５Ｏ−４にエリ反転これでオアゲートＯＲ８０−１
，ＯＲ８０−２に与えられる。従って。

ステータスレジスタ８０−２の内容［「ＩＳｌ」となり
リリース状態とこれ、デコーダ８０一番からに信号ＲＥ
Ｌが出力することになる。

そして、この信号ＲＥＬは上記トランスフアゲ−）Ｇｓ
Ｏ−２９〜０５０−３２に供給されるほか、エンベａ−
プクロック発生ｇｏｏ、エンベａ−プカウンタ部７０に
与えられる。また、上記信号ＲＥＬは、インバータｌ８
Ｇ−３１に：介してアンドゲートＡＮＤ８０−４に印加
される。

ソノ結果、エンベロープクロック発生部６０には、リリ
ースクロック選択データが与えられ、そのデータに応シ
た速度のエンベロープクロックＥＮＶ　　ＣＬＫがエン
ベロープカウンタ部７０に与、ｔられ、エンベａ−プカ
ウンタ部７０ではダウンカウントな開始する。

ｔｒ、：、サスティンステータスレジスタ８０−３の一
内容ハ、アントゲ−）ＡＮＤ８０−４が閉成情しル為、
リサキュレートループが閉じて、論理値「０」が保持こ
れることになる。

そして、エンベロ−プカウンタ部７０からキャリー（ボ
ー−）信号Ｆ、ＮＶＣ・が出力するまで。

ダウンカウントが続けられ、そのデータは乗算部９０に
印加される。そして、上記キャリー信号ＥＮｖＣｏか出
力すると、その信号はハーフアダー’ｇ　ｏ　−ｔのキ
ャリー入力端子に与えられ、ステータスレジスタ８０−
２の当該チャンネルの内容を１０、ＯＪＫ設定する。そ
の結果、そのチャンネルの楽音出力は停止する仁とにな
る、 以上の説明で、アタック、ディケイ、サスティン、リリ
ースの各状態に応じて＠４図に示す如きエンベロープデ
ータが出力でることが理解されるが１％に鍵盤のキーオ
フ状態を検出し、即座に匍制御部３から制御信号ＫＥＹ
ＯＦＦｖ出力した場合。

ステータスレジスタ８０−２がたとえ、アタック状態、
ディケイ状態？示すデータ［０，ＩＪ。

ｒｌ、ＯＪ７記憶していたとしても１強制的に「ｌ、１
」のリリース状態とし＃Ｐ、リリースの動作２行うよう
になる。

なお、上記信号ＫＥＹ（ＪＮ、ＫＥＹＯＦＦは。

マニュアル演奏の場合のキーオン、ｄＰ−オフを示すほ
か、自動演奏の場合１発音開始、リリース状態への移行
を夫々、示すものである。

このように、ステータスレジスタ部８０の制御のもとに
、エンベａ−プクロック発生部６０．エンベロープカウ
ンタ部７０は動作するようになり。

順次−エンベａ−プデータを乗算部９　（ｌｃ４チャン
ネルの時分割動作に応じて出力する工うになる。

また、制、４部３は、ステータスレジスタ８０−２、サ
スティンステータスレジスタ８０−３０内輯１に：ｔＩ
ｅ出して、空チャンネルな検出する等の処理を行なうこ
とが出来る。即ち、制御部３から制御信号ＥＮＶＲ＠Ｌ
ｏｗレベル信号として出力すると、その出力がインバー
タｌ５ｏ−ｓｙ介してトランスファゲートＧｓ　Ｏ−４
５，Ｇｓ　Ｏ−４ｓ。

Ｇ３０−４７に与えられ、このトランスフアゲ−）Ｇ８
０−４５〜Ｇ３０−４７が開成することによす、データ
バスＤＩの重み付け「ｌ」、。「２」のラインにステー
、タスレジスタ８０−２の重み付けｊｌＪ、「２Ｊのデ
ータが、またデータバスＤ！の重み付け「４」のライン
に、サスティンステータスレジスタ８０−３の内容が出
力することになる。

乗算部９０ｄ、デコーダ９０−１とシフト回路９０−２
とを有する。そして、デコーダ９Ｏ−１ＫＨ，波形ＲＡ
Ｍ部３０から出力される波形の差分値データＷ　＊　、
　Ｗ　＊か供給これる。

そして、このデータＷ＊、Ｗｓにより、纂４表に示した
ａ口き４段階の出力な得る。即ち、差分値データＷ１．
Ｗ黛が「ｏ、ＯＪであると、エンベａ−プカウンタ７０
からのエンベロープデータが如何なる値であろうとも１
乗算部９０からは論理＠　ｒＯＪの出カケ得る。

即ち、デコーダ９０−１の「０」の出力にシフト回路９
０−２内のトランスフアゲ−）Ｇ９０−１、Ｇ９０−２
．Ｇ９０−３．Ｇ９０−４．Ｇｑ。

−５，０９０−６，０９０−７に印加これる。このトラ
ンスファゲート０９０−１〜０９０−７の一端はグラン
ドレベル（Ｌｏｗレベル、論理値「０」　）に印加これ
、他端は出カラインＬ１〜Ｌマに供給これる。従って、
デコーダ９０−１から出力「０」を得ると、全ラインＬ
１〜Ｌ？の出力に全て「０」となる。

また、デコーダー９０−１のｒｌＪの出力は、シフト回
路９０　２内のトランスファゲートＧ９０−８．０９０
−９．　Ｇ９０−１０．０９０−１１゜０９　Ｇ−１！
、　Ｇ９０−１１．０９０−１４に印加される。そして
、このトランスフアゲ−）Ｇ９０−８〜Ｇ９Ｇ−１２に
は、エンベａ−プカウンタ部７０のエンベロ−プデータ
が一端に供給され。

またトランス７丁ケートＧ９０−１３．Ｇ９０−１４の
一端Ｖｃσグランドレベルが接ａ＃ｎ、、’他端は出力
ラインＬ１〜Ｌｙに供給される。従って。

デコーダ９０−１から出力「１」を得ると、ラインＬ１
〜Ｌマから、エンベクープデータが直接出力することに
なる。

更に、デコーダ９０−１の「２」の出力は、シフト回路
９０−２内のトランスフアゲ−）０９Ｇ−１５，０９０
−１６，Ｇ９０−１７．　Ｇ９０−１８．０９Ｇ−１９
，０９０−２０，Ｇ９０−２１に印加ブれる。そして、
このトランス７アゲート０９０−１５ｒｔグランドレベ
ルに接続これ、他端がラインＬ１に接続これる。またト
ランス７アゲー）０９０−１６〜０９０−２０は一端が
エンベクープカウンタ部７０のエンベａ−プ出力端子に
接続され、他端がラインＬ黛〜Ｌ＠に接続さｎる。

更にトランス７アゲートＧ９０−２１は一端がグラント
レヘルに接続され、他端がラインＬ　Ｉ　Ｋｇ続これる
。従って、デコーダ９０−１から出力ｒｚＪｖｓると、
９４７５１〜５丁力＼ら、エンベロープデータが２倍（
１ビツトシフト）された値のデータが出力でろことにな
る。

また、デコーダ９０−１の１」の出力は、シフト回路９
Ｏ−２１Ｗのトランスファゲート０９０−２１．Ｇ９０
−２３．Ｇ９０−２４．Ｇ９０−２５、　Ｇｓ　Ｏ−２
６，０９０−２７，Ｇ９０−２８ｆ印加さｊ、る。そし
て、、このトランス７アゲートＧ９Ｑ−２２，Ｇ９０−
２３の一端にグランドルベルに接続これ、他端はライン
Ｌ１．Ｌｍに接続ζｊ、ル。オたトランス７アゲードＧ
９０−２４〜Ｇ９０−２８の一端はエンベロープカウン
タ部７０のエンベａ−プ出力端子に接続これ、他端は、
ラインＬｓ−ＬｙＫ接続これる。従って、デコーダ９０
−１から出力「４」ン得ると、ラインＬ１〜Ｌｖからエ
ンベａ−プデータが４倍（２ビツトシフト）これた僅の
データが出力することになる。

１００６Ｃ送出これる。

なお、この乗算部９０内のトランスファゲートＧｓ　Ｏ
−２ｅ、　Ｇ９　ｏ−ａ　ｏは、音階クロック発生部１
０からスケールクロック８ｅＣＬＫが発生したときのみ
開成し、上記差分値データＷｌ、Ｗｌケデコーダ９０−
１へ供給でるもので、このス←ルクロック８００１．ｆ
の発生時に限Ｖ、この乗算部９０は有効なデータが出力
し、その他のタイミングでは１乗算部９０は「０」を出
力する。

累算部１０Ｇでば、２種類（ＭＡＩＮ／５ＵＢ）のエン
ベａ−プ１１１１＃これた差分値データを累算して、撮
幅憧あるいは複数の楽音が発生しているどきは夫々の振
幅儂の加算ｍｙ、各種１１（Ｍ人ＩＮ／ｓｔＪ］３　）
毎に交互に外部のＤ／Ａ変換器へ出力するものである。

いま、＠５表に示した工うに、チャンネル１を８ＬＴＢ
の楽音として、チャンネル２〜４　ＹＭＡ　ＩＮ　１７
’３　爬音として出力でる場合について以下に説明ｆ心
。

即ち、上記乗算部９０からラインＬ１〜Ｌ丁を介して供
給される７ビツトデータは、加算器１０〇−１のＡ入力
端子のうち屯み付け［ｔＪ、　ｒ２Ｊ。

ｒａｇ、　［」、　Ｆｒｅｅ、　ｒ３ｚＪ、　「ｅ４Ｊ
　の端子へイクスクルーンプオアゲー）、ＨＯＲｌ　０
０−１．　ｇｏｌ（１００−２，ＢＵＲＩ　ＯＯ−３，
ｇＯＲｌｏｏ−４，ＥＵＲｌ　００−５．ＢＯＲＩ　Ｏ
Ｏ−６，Ｈ（ＪＲＩ　Ｏ０−７ｖ介して印加される。′
！に、この各イクス！ルーシブオアゲートＥＵＲｔＯＯ
−１〜Ｅ（ＪＲＩ　００−７の他方の入力端子及びＡ入
力端子の事み付けｒ１２８Ｊ、［２５６Ｊ、ｒｓｔｓｇ
の端子、キャリー入力端子Ｇｉｎには、波形１’ＬＡＭ
３０−１の出力Ｗｓ（符号ビット）がトランス７アゲー
）０１００−Ｉ？介して供給される。

従って、音階クロック発生回路１０−３から。

スケールクロック８ＣＣＬＫが発生した際ｖｃ、波形Ｒ
ＡＭ３０−１の出力データＷ畠が「０」であれば、この
加算器ｔｏｏ−ｔはＢ入力端子（ｔみ付け「ｌＪ　ＮＦ
２１２Ｊの１−θビット）に供給されるデータと、＊鼻
部９０から供給これるテータとを加筆して８出カ端子（
ｔみ付けｒｌＪ″−＋ｒｓｔ２」のｌθピット）から出
力するが、上記データＷｓが「１」であれば１乗算部９
ｏから供給これるデータの論理レベルケ反転し、更にそ
の僅に「＋１」したデータ、換言丁れば乗算部９ｏの出
力データの符号を反転し、負の値としたデータか加算器
１００−１のＡ入力端子及びキャリー入力端子Ｇｉｎに
印加さｎｌ、他方のＢ入力端子からのデータと加算して
Ｓ出力端子から出方する。このようにして。

正、貴いずれの差分値データをも累算部１００にて累算
することが可能である。

そして、加算器Ｚｏｏ−１から出方されるデータハ、ト
ランス７アゲートＧｌ　ｏ　Ｏ−２，Ｇ１００−ｓ、　
０１　ｏ　Ｏ−４，Ｇｔ　ｏ　ｏ−ｓ、　Ｇｔ　ｏ　ｏ
　−６、ＧＩ　ＯＯ−７，Ｇｔ　ＯＯ−８，ＧＩ　ＯＯ
−９゜Ｇｘ　ｏ　ｏ−ｔ　ｏ、Ｇｔ　ｏ　Ｏ−１ｘｖｃ
印加ζし、コのトランス７アゲートＧｔ　ＯＯ−２〜Ｇ
１００−１１１７）出力は、ラッチ１００−２．１００
−：ｌＣ印加される。しかして、上記トランス７アゲー
トＧｌ　００−１〜０１００−１１Ｋｒｌ：、加算器Ｚ
ｏ。

−ｌのキャリー出力端子Ｇｏｕｔの出方と、トランス７
丁ゲートＧｌｏｏ−ｔ２Ｖ介して供給される波形ＲＡＭ
３０−１の波形データＷｓとがイクスクルーシブノアゲ
ートＢＮＵＲＩＧＯ−１に供給され、その出力が印加こ
れる。

即ち、このイクスクルーシプノアゲートＥＮＵＲｔｏｏ
−ＩＨ１力Ｃ算器１０Ｇ−１（ｎ、ｔ−バー７０一時の
処理を行うもので１通常状鰐では、上記トランスファゲ
ートＧｌ　ｏ　Ｏ−２〜ＧＩ　ＯＯ−１１は開成するが
、正塘た框負のオーバーフａ−が生じたときは、このト
ランス７アゲー）ＧＩＧＯ−２〜Ｇ１０Ｏ−１１は閉成
される。

そして、このオーバー７ｃ１一時には、ラッチＺｏｏ−
２またはラッチ１００−３の出方が、再びこのラッーチ
１００−２まｒｓ汀ラッチ１００−３に入力されるよう
に、トランス７アケー）Ｇ１００−１３．Ｇｌ　００−
１４．　Ｇｌ　００−１５．　Ｇ１０Ｏ−１６，Ｇｔｏ
ｏ−１７，０１００−１８゜Ｑｔ　００−１９．　Ｇｌ
　０　Ｇ−２０，Ｇ１０Ｏ−２１゜０１００−２２が開
成する。即ち、このトランスフアゲ−）ＧＩ　ＯＯ−１
ＧＩ　〜ＧＩ　ＯＯ−２２ｔＣＥ、ＪＳ記イクスクルー
シプノアゲートＥＮＯ）ＬＩ　ＯＯ−１の出力がインバ
ータｌ１００−ＩＫで反転さｊ、て印加されている。

そ［て、上記ラッチｔｏｏ−２，１００−３は夫々ｙ　
ａ　ｙりｙｉ　ＩＩＩ、ｆｊ　ｍ　（第５図（Ｃ）、　
（ｄ）参ｆｉ　）　ｆ読込動作ケ行うもので、その紀１
状態げ、第５図（ｅ）、　（ｆ＞Ｋ、示す如く変更これ
ることになる。従つて。

今の場合、チャンネル１のデータはラッチ１０〇−３に
記憶されチャンネル２−４のデータはラッチｔｏｏ−２
に記憶されることになる。

そして、ラッチ１００−２のデータは、チャンネルｎ’
＋ｎｍ部４０からの信号ＭＡＩＮ／８ＵＢ　（第５図（
ｂ）参照）Ｋより開閉ｙｔｒｌｌ　瞬−＃れるトランス
７アゲートＧＩ　Ｇ　Ｏ−２３，０Ｉ　ＯＯ−２４，Ｇ
１０Ｏ−２５，Ｇ１０Ｏ−２６，Ｇｔｏｏ−２７，Ｇ１
０Ｏ−２８，Ｇ１０Ｏ−２９，０１０°ｏ−ｇｏ。

Ｇ１０Ｏ−８１，ＧＩＧゝ東−３２９／介して、加算＠
　ｌ　００−１のＢ入力端子へ供給されると共に。

２チヤンネル毎にレベルを反転するりａツクｔｎ（第５
図（ｋ）参照）が印加されるトランス７アゲー）ＧＩ　
ＯＯ−３３，０Ｉ　ＯＯ−３４，Ｇｌ　００−３５、Ｇ
１０Ｏ−３６，０１００＝３７．Ｇ１０Ｏ−３８，０１
００−３９，’Ｇｔｏｏ−４０，０１００−４１．　Ｇ
Ｉ　ＯＯ−４２％’介してラッチ１００−４に供給され
、クロックａｎ＜第５図（１）参照）にて読込ｆｉする
。

一万、ラッチＺｏｏ−３のデータは、チャンネル制御部
４０からの信号ＭＡＩＮ／８ＵＢ（第５図Φ）参照）が
インバータｌ１００−２が反転これて与えられるトラン
ス７アゲートＧ１０Ｏ−４３゜ＧＩＧＯ−４４，Ｇ１０
Ｏ−４５，０１００−４６゜Ｇｌ　ｏ　Ｏ−４７，Ｇｌ
　ｏ　ｏ−ａ　ｓ、　Ｇｔｏｏ−４９゜０１ｏ　ｏ−ｓ
　ｏ、Ｇｌ　ｏ　ｏ−５１，０１００−５２を介して、
加算器１００−１のＢ入力端子へ供給これると共に、上
記クロックｔｎ（第５図例）参照）カ（ｙバー／Ｉ　１
００−３？介して与えられるトランスフアゲ−）ＧＩ　
ＯＯ−５８，Ｇ１０Ｏ−５４゜Ｇ１０Ｏ−５５、ＧＩ　
ＯＯ−５６ＳＧｌ　０　Ｇ−５７，Ｇｌ　００−５８、
　Ｇｔ　ｏ　ｏ−５９，Ｇｔ　ｏ　Ｏ−６０，０ｔｏ。

−６１，Ｇｔ　ｏ　ｏ−ａ　２Ｙ介シテ、ラッチ１００
−４６Ｃ印加されて読込まれる。

その結果、このラッチ１００−４からは、第５図（ｍ）
ＫｉｊＲＯ＜、ＭＡＩＮ、＝８ＵＢの夫々の楽音が交Ｔ
ＬｖＣクロックａｎ＜第５図（１）参照）に同期してｉ
）／Ａ変換６にパスラインＢｓ（１０ビツトライン）？
介して出力することになる。

ｈお、上述したように、加算器１００−１０オー／（−
７ａ一時に、オーバーフローする以前のデータケラッチ
１００−２あるいはラッチ１００−３に配憶させる為、
上記トランスファゲートＧ１００−２３〜Ｇ１００−３
２ｆ７）出力及びトランス７丁ゲートｑ１００−４３〜
（３１００−５２の出力げ、トランスファゲートＧ１０
Ｏ−１３〜０１００−２２に供給されるようになってい
る。

以上のように、この累算部１００においては。

２種類ＭＡＩＮ／８ＵＢの楽音の振幅データあるいは、
各チャンネルの振幅データの加算値データが、−独立の
ランチ１００−２．ラッチｔｏｏ−３に配憶これＪその
データが交互にＬ）／Ａ変換器４に出力されるようにな
り、このＬＳＩチップｌの外部で汀、この交互に出力さ
れるデータに対し。

更に、独立的にフィルタケかけることや、音量比を楽音
ＭＡＩＮ／ＳＵＢで可変側−することが出来る。

即ち、第５図（ｎ）　Ｋ示す如く、タイミング信号ｔｓ
の出力時においては、サンプルホールド回路５Ｍ１Ｄ／
Ａ変換器４から出力中のアナログ量のＭＡＩＮの楽音信
号なサンプルホールド回路てフィルタ回路６Ｍ、可変抵
抗器ＶｋＬＭへ供給する。他方、第５図（０）に示す如
く、タイミング信号ｔ１の出力時においては、ナンプル
ホール）’［路５８が１）／Ａ変換器４から出力中の了
すａグ量のＳＵて外部スイッチ操作にエリ上ｉＰ！フィ
ルタ回路６Ｍ。

６Ｓや可変抵抗器ＶＲＭ、ＶＢ、８ｐｔ夫々独立的Ｋ　
　　′駆動することに工ｒ）、ＭＡＩＮ／ＳＵＢの各特
性の楽音に対し独立的にフィルタケかけて音色を制御Ｉ
ｌ１丁心０とや、音量比ン可変制御できるものでめる。

その為１例えば、メロディ音と伴奏音あるいはマニュア
ル演奏音と自動演奏音、その他２系統の楽音を夫々独立
的に外部で処理することが出来る。

本実施例においては、上述、した如く、４チヤンネルの
時分割処理ケ行う電子楽器において、各チャンネル’ｋ
ＭＡＩＮ／ＳＵＢの２檀類の楽音のいずれ？発生させる
チャンネルとするかを指定し得るようにし１．また各楽
音毎に波形ある′いは、エンベロープゲ任意に設定出来
るようにして各楽音を同時に発生し得る工うにし、更に
またＭＡＩＮ／ＳＵＢの２種類の楽音９１個のｌ）／Ａ
変換器を介して各種類゛（系統）に対するサンプルホー
ルド回路に夫ｋｄＪ加り、Ｃ７’ＬＶｃｊｌｌ）ＭＡＩ
Ｎ／８ＵＢ（７）各特性の楽音［対して独立的にフィル
タケかけ。

音量比ケ可変１制御可能としたから、極めて少いハード
ウェアで２撞類の楽音ゼＳることかで會、また本実施例
の回路［１チツプのＬＳＩにて構成したから非常にコン
パクトな暖子楽器ｙｘｌｉ造可能であり、しか４Ｌ８　
ｌ化−、際してほぞのビン数が少〈て済み製造が容易で
ある利点もある。更に上述した如く！！Ｉ！ｒ特性の楽
音に対し外部スイッチ操作により独立的にフィルタケか
け、また音量比乞可変制御できるから高度な演奏技術に
も充分対応できる利点もある。

なお、上記実施例でく、４チヤンネルの時分割処理を咎
う電子楽器に本発明を適用したが、それ以上あるいはそ
れ以下の複数チャンネルの時分割処理を行う電子楽器に
も本発明を適用し得る。

また、上記実施例でに２種類の楽音ＭＡＩＮ／８ＵＢ＠
各チャンネル毎に指定出来るようにしたが、如何なるチ
ャンネルがＭＡＩＮで、如何なるチャンネルが８０Ｂで
あるかを固定的に設定しである場合にも１本発明？適用
てることが出来る。

その場合は１例えば全チャンネルｙｉつの楽音で発生す
るか、それとも固定的に設定これたＭＡＩＮ／ＳＵＢの
種類で各チャンネルから楽音を発生するかを選択指定出
来るようにしても良い。

更に、上記実施例でに２樵類（ＭＡＩＮ／８０Ｂ）の楽
音な発生する場合について説明したが、それ以上の種類
の楽音？時分割処理の各チャンネルから選択的に発生す
るようにすることも出来る。

また、上記実施例では、楽音の特性として、波形と、エ
ンベロープ波形とＷＳ択し、これらＹ切替えるようにし
て２種類の楽音を同時に生成する工うＫしたが、その他
、ビブラート効果、トレモロ効果の付加方法ｒ各種類で
変更したり、あるいは、その他の効果を各種類毎Ｋｆ更
したりてるようにすることも可能である＠ この発明は以上説明したように、少くとも２系統の楽音
？時分割処理によって生成し、１個のディジタル／アナ
ログ変換回路に供給するようにした電子楽器を提供した
から、ディジタル／アナログ変換回路等が１個で済んで
ハードウェアが極めて簡単になり、したがってＬＳＩ化
の際には必要なピン数が少くて済むからＬＳＩ化が容易
となり。

極めてコンパクトな電子楽器な得ることができる４ので
ある。また上記ディジタル／アナログ変換回路か、ら出
力する各特性の楽音に対し独立的にフィルタなかけて音
色側＃を行つたり或いは音量比の制御を行った０″ｆる
ことが外部スイッチ操作によって容易に可能となり、高
度な演奏技術に対応できる利点もある。

【図面の簡単な説明】

９司は本発明の一実ｍ剣？示し、第１図は１本実施例の
曜子楽、器に用−られるＬＳＩチップの機能フロックお
よび２系統設けられたサンプルホールド回路等の回路を
図した図、ｆｉｌ、２図（Ａ）〜＜Ｃ＞は同実施例のＬ
　８１．チップの詳細な回路構成図。 第３図は第２図（Ａ）〜ＣＣ）の図−の接続状態な示す
図、第４図は本実施例のエンベロープ波形を示す図、＠
５図に５本実施例の動作ｔ’ａ明する為のタイムチャー
トである。 ！・・・ＬＳＩチップ、　２用楽音生成部。 ３・・・制御部、　　４・・・Ｄ／ＡＲ換器。 ５Ｍ、５８・・・サンプルホールド回路。 ６Ｍ、６８−軸フィルタ回路。 ＶＲＭ、ＶＢ２・・・可変抵抗器。 ７・・・ミキサ、　　８・・・アンプ、　　９・・・ス
ピーカ。 １０・・・音階クロック発生部。 ２０・・・波形ステップカウンタ部。 ３０・・・波形ＲＡＭ部。 ４０・・・チャンネル制御部。 ４０−１・・・音色制御レジスタ ５０・・・ＡＤＳＲレジスタ部。 Ｓ　Ｏ−・・エンベロープクロック発生部。 ７０…エンベａ−プカウンタ部。 ８０・・・ステータスレジスタ部。 ９０・・・乗算部、　　　Ｚｏｏ・・・累算部。 特許出願人 カシオ計算機株式会社 第３図 第５図 （ｄ）φＳ　　　　　　　　　　　　　　　　−（ｆ）
う・ｌチー５ （ｊ）↑４　ゴ］

Claims (1)

【特許請求の範囲】
1. 少くとも２系統の楽音を時分割処理によりディジタル的
   に生成する楽音生成手段と、この楽音生成手段が時分割
   的に出力する各系統のディジタル量の楽音データな夫々
   アナログ量の楽音信号に変換するディジタル／アナログ
   変換手段と、このディジタル／アナログ変換手段の出力
   を系統別にサンプルホールドする複数のサンプルホール
   ド１回路とを具備し、上記複数のサンプルホールド回路
   の出力に基づき２系統以上の楽音Ｙ同時に放音すること
   Ｖ特徴とする電子楽器。