JPH042180A - 超伝導素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は超伝導体と半導体とにより構成される超伝導素
子およびその製造方法に関する。

〔従来の技術〕

従来の超伝導体−半導体結合素子では、例えばティー　
ニシン　ら　（Ｔ、Ｎｌ５ＨＩＮＯｅｔ　　ａｔ、　　
）　　によ　リ　アイ　イーイー　イー　トランザクシ
ョンズ　オン　エレクトロン　デバイシズ　レターズ　
（ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓ　　Ｏｎ　　Ｅｌ
ｅｃｔｒｏｎ　　Ｄｅｖｉｃｅｓ　　Ｌｅｔｔｅｒｓ　
　）１０巻、１９８９年２月号、６１ページに報告され
ているように、２つの超伝導体から半導体へ侵入した超
伝導状態の侵入長程度の領域でスイッチング動作を実行
する。その結果、２つの超伝導体間の距離を上記の侵入
長程度にし、がっ、その間で半導体のキャリア濃度を制
御していた。

半導体内のキャリア濃度の制御は、半導体に電界を印加
した電界効果を使う場合と、ＰＮ接合を使う場合とが考
えられている。いずれの場合も、ゲート電極は、半導体
基板表面に対して超伝導電極と同じ側にあっても反対側
にあってもよい。

〔発明が解決しようとする課題〕

上述の従来の超伝導素子の超伝導状態の侵入長は通常の
半導体を用いた場合０．１μｍ以下であり、ゲート電極
を半導体基板表面に対して超伝導電極と同じ側に設ける
場合には、０．１μｍ程度の間隔の超伝導電極間にこれ
を設けなければならず、現在の微細加工技術ては非常に
困難であった。

また、ゲート電極を半導体基板表面に対して超伝導電極
の反対側に設ける場合には、素子の集積化に必要なプレ
ーナー構造を実現できなかった。

本発明の目的は、従来技術でも充分余裕のある微細加工
技術を適用してプレーナー構造を実現することが可能な
超伝導体−半導体結合素子およびその製造方法を提供す
ることにある。

〔課題を解決するための手段〕

本発明の超伝導素子は、半導体基板の表面の所定領域に
設けられた所定深さを有する凹部に所定深さより小さな
値の所定膜厚を有する第１の超伝導電極が埋め込まれ、
半導体基板の表面に一端が凹部の上端部と一致する第２
の超伝導電極か設けられ、第１の超伝導電極上の一部、
第２の超伝導電極上の一部、並びに凹部側壁表面におい
て第１の超伝導電極および第２の超伝導電極に挟まれて
形成された一定の値の幅を有する間隔領域の表面上を含
めた領域に絶縁層が設けられ、絶縁層上における少なく
とも前記間隔領域上を含めた領域にゲート電極が設けら
れている。

また、本発明の超伝導素子の製造方法は、半導体基板の
表面の所定領域に所定深さを有する凹部を設ける工程と
、凹部を含む半導体基板に超伝導体膜を垂直入射による
電子銃蒸着により所定膜厚堆積して凹部に第１の超伝導
電極を形成する工程と、第１の超伝導電極上を覆い第２
の超伝導電極の形状に対応する形状を有するフォトレジ
スト膜を形成して半導体基板表面上に残留した超伝導膜
をエツチングすることにより前記第２の超伝導電極を形
成する工程と、絶縁層を形成する工程と、絶縁層上にゲ
ート電極を形成する工程とを有している。

〔作用〕

本発明の超伝導素子の構造は、半導体基板表面の一部に
形成された凹部に埋め込まれた第１の超伝導電極と、一
端が凹部の上端部と一致して半導体基板表面に設けられ
た第２の超伝導電極とは、四部側壁表面において分離さ
れている。更に、第１の超伝導電極上の一部、第２の超
伝導電極上の一部、並びに凹部において第１の超伝導電
極および第２の超伝導電極に挟まれて形成された一定の
値を有する間隔領域（この領域は四部側壁表面に形成さ
れる）の半導体基板表面は絶縁層で被覆されており、絶
縁層上に設けられたゲート電極と半導体基板および第１
．第２の超伝導電極とは電気的に絶縁されている。

従って、ゲート電極に電圧を印加することにより生ずる
電界効果により、第１および第２の超伝導電極の間の間
隔領域における半導体基板内のキャリア濃度を制御する
ことができる。その結果、第１および第２の超伝導電極
の間の超伝導状態が制御され、これにより第１および第
２の超伝導電極の連結される状態、連結が切断される状
態を作りだすことができる。

本発明の超伝導素子の構造においては、第１第２の超伝
導電極の形状形成（パターンニング）とは独立に第１お
よび第２の超伝導電極の間の間隔領域の幅（すなわち、
電界効果による超伝導状態を形成、抑制する領域の幅）
を設定することか可能であり、また、ゲート電極の形成
に特殊な微細加工技術を要することなしにプレーナー構
造を実現している。

次に、本発明の超伝導素子の製造方法は、半導体基板表
面の所定領域に所定深さの凹部を形成し、全面に凹部の
深さより薄い膜厚の超伝導膜を垂直入射による電子銃蒸
着により堆積して凹部に第１の超伝導電極を形成し、第
１の超伝導電極上を覆い第２の超伝導電極の形状に対応
する形状を有するフォトレジスト膜を形成して半導体基
板表面上に残留した超伝導膜をエツチングすることによ
り第２の超伝導電極を形成し、絶縁層を形成し、絶縁層
上にゲート電極を形成する。

第１．第２の超伝導電極の０．１μｍ程度の間隔は前述
のように凹部側壁表面に第１の超伝導電極および第２の
超伝導電極に挟まれて形成された一定の値を有する間隔
領域の幅により規定されるが、この領域の形成には特に
高度な微細加工技術は必要としない。また本発明におい
ては、第１゜第２の超伝導電極の間には微細な構造を有
する溝が形成されていないため、ゲート電極の形成には
何ら支障を来たさない。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の超伝導素子の構造を示
す断面図である。

例えばシリコンに５　×ｌ　Ｑ　２５ｍ−３の濃度の砒
素をドープした半導体基板１の表面の所定領域に形成さ
れた深さ４００ｎｍの凹部に、３００ｎｍの膜厚の例え
ばニオブが埋め込まれて第１の超伝導電極３が設けられ
る。この凹部は、３μｍＸ５μｍの大きさとした。この
凹部の上端部と一端が一致して半導体基板１の表面上に
膜厚３００ｎｍのニオブからなる第２の超伝導電極５が
配置される。

凹部の側壁表面に第１の超伝導電極３と第２の超伝導電
極５とにより挟まれて形成される間隔領域の幅は、０．
１μｍとなる。

少なくとも第１の超伝導電極３の表面上の一部、少なく
とも第２の超伝導電極５の表面上の一部、並びに第１の
超伝導電極３と第２の超伝導膜＆５とに挟まれて形成さ
れる間隔領域の凹部側壁表面からなる半導体基板１表面
上を含む領域に、例えば膜厚１０ｎｍの２酸化シリコン
からなる絶縁層６か配置される。

少なくとも第１の超伝導電極３と第２の超伝導電極５と
に挟まれて形成される間隔領域の半導体基板１表面上を
含む絶縁層６上に、例えばアルミニウムを用いたゲート
電極７が設けられている。

第２図（ａ）〜（ｅ）は本発明の第２の実施例の製造方
法を説明するための工程順の断面図である。

まず、シリコンに５　Ｘ　１０２５ｍ−３の濃度の砒素
をドープした半導体基板１の表面の所定領域に、イオン
ミーリング法により深さ４００ｎｍ、大きさ３μｍＸ５
μｍの凹部を形成する〔第２図（ａ）〕。

続いて、ニオブからなる膜厚３００ｎｍの超伝導膜２を
、垂直入射の電子銃蒸着法により堆積する。半導体基板
１とニオブ蒸着源との間を１００ｃｍ離して蒸着したと
ころ、半導体基板１の水平表面上と凹部とで超伝導膜２
は分離して堆積し、凹部においては超伝導膜２からなる
第１の超伝導電極３が形成される〔第２図（ｂ）〕。

次に、第２の超伝導電極の形成予定領域、および第１の
超伝導電極３を覆う領域に、フォトレジスト膜４による
パターンを形成する〔第２図（Ｃ））。このとき、フォ
トレジスト膜４の端部の一部は、第１の超伝導電極３を
覆う領域の端部の一部と一致させるかあるいは内側に設
定することが必要である。

続いて、フォトレジスト膜４をマスクに超伝導膜２をエ
ツチングし、フォトレジスト膜４を剥離することにより
、超伝導膜２からなる膜厚３００ｎｍの第２の超伝導電
極５が、一端を凹部の上端部の一端と一致させて半導体
基板１の表面上に形成される〔第２図（ｄ）〕。

更に、第１の超伝導膜８ｉ！３と第２の超伝導電極５と
の間を含めた領域に例えばＣＶＤ法により堆積した膜厚
１ｃ）ｎｍの２酸化シリコンからなる絶縁層６を形成し
、絶縁層６上の第１の超伝導電極３と第２の超伝導膜ｆ
ｉ５との間を含む領域にアルミニウムからなるゲート電
極７を形成する〔第２図（ｅ）〕。

第３図（ａ）〜（ｃ）は１本発明の第３の実施例の製造
方法を説明するための主要工程の断面図である。

第２図（ｂ）に示した工程までは第２の実施例と同じに
作製な後、全面に例えばネガ型のフォトレジスト膜８を
塗布する〔第３図（ａ）〕。

次に、半導体基板１の表面に堆積した超伝導膜２の表面
が完全に露出するまでフォトレジスト膜８のエッチバッ
クを行なう〔第３図（ｂ）〕。

続いて、第２の超伝導電極の形状に対応した形状を有し
フォトレジスト膜８上に延在した形状の例えばポジ型に
よるフォトレジスト膜９を形成する〔第３図（Ｃ）〕。

更に、フォトレジスト膜８．フォトレジスト膜９をマス
クに超伝導膜２をエツチングし、フォトレジスト膜８．
フォトレジスト膜９を剥離することにより、第２の実施
例における第２図（ｄ）に示した形状となる。以降の工
程は第２の実施例と同じである。

本実施例は、第２の超伝導電極の形成工程が第２の実施
例に比べて容易である。

なお、本発明の第１．第２．第３の実施例では、超伝導
膜にニオブ、半導体基板にシリコンを用いたが、本発明
の主旨はこれらの材料に限定されず、超伝導膜としては
鉛、窒化ニオブ、イツトリウム系超伝導材料、バリウム
系超伝導材料、タリウム系超伝導材料などが、半導体基
板としてはＩｎＡｓ　　ＩｎＧａＡｓ、Ｇｅ等の半導体
材料か適用できる。

〔発明の効果〕

以上説明したように本発明の超伝導素子およびその製造
方法は、超伝導電極間における半導体基板に超伝導状態
を発生させる領域の構造、およびゲート電極の構造が従
来のように複雑な、かつ微細な構造を必要とせず、プレ
ーナー構造を実現できる。また、用いる製造プロセスも
プロセス余裕度の向上の困難な微細加工技術は不要であ
ることから、大きなプロセス余裕度を持って製造するこ
とが可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するための断面図
、第２図（ａ）〜（ｅ）は本発明の第２の実施例を説明
するための工程順の断面図、第３図（ａ）〜（Ｃ）は本
発明の第３の実施例を説明するための主要工程の断面図
である。 １・・・半導体基板、２・・・超伝導膜、３・・・第１
の超伝導電極、４，８．９・・・フォトレジスト膜、５
・・・第２の超伝導電極、６・・・絶縁層、７・・・ゲ
ート電極。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の表面の所定領域に設けられた所定深さ
   を有する凹部に前記所定深さより小さな値の所定膜厚を
   有する第１の超伝導電極が埋め込まれ、前記半導体基板
   の表面に一端が前記凹部の上端部と一致する第２の超伝
   導電極が設けられ、前記第１の超伝導電極上の一部、前
   記第２の超伝導電極上の一部、並びに前記凹部側壁表面
   において前記第１の超伝導電極および前記第２の超伝導
   電極に挟まれて形成された一定の値の幅を有する間隔領
   域の表面上を含めた領域に絶縁層が設けられ、前記絶縁
   層上における少なくとも前記間隔領域上を含めた領域に
   ゲート電極が設けられたことを特徴とする超伝導素子。 ２、請求項１記載の超伝導素子において、前記半導体基
   板の表面の所定領域に所定深さを有する前記凹部を設け
   る工程と、前記凹部を含む前記半導体基板に垂直入射に
   よる電子銃蒸着により所定膜厚の超伝導体膜を堆積して
   前記凹部に前記第１の超伝導電極を形成する工程と、前
   記第１の超伝導電極上を覆い前記第２の超伝導電極の形
   状に対応する形状を有するフォトレジスト膜により前記
   半導体基板表面上の前記超伝導膜をエッチングして前記
   第２の超伝導電極を形成する工程と、前記絶縁層を形成
   する工程と、前記絶縁層上に前記ゲート電極を形成する
   工程とを有することを特徴とする超伝導素子の製造方法
   。