JPH04214685A - 超電導体デバイスおよびその製造方法 - Google Patents

超電導体デバイスおよびその製造方法

Info

Publication number
JPH04214685A
JPH04214685A JP3040834A JP4083491A JPH04214685A JP H04214685 A JPH04214685 A JP H04214685A JP 3040834 A JP3040834 A JP 3040834A JP 4083491 A JP4083491 A JP 4083491A JP H04214685 A JPH04214685 A JP H04214685A
Authority
JP
Japan
Prior art keywords
thin film
oxide
superconductor
transport
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3040834A
Other languages
English (en)
Inventor
Adera Maria Heis Martinus
マルチヌス アデラ マリア ヘイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04214685A publication Critical patent/JPH04214685A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642Vertical transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/128Junction-based devices having three or more electrodes, e.g. transistor-like structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、同一の基本組成を有す
る酸化物超電導材料および酸化物導電材料から超電導体
デバイスを製造する方法に関するものである。また、本
発明は、基板に酸化物超電導材料からなるソース領域お
よびドレイン領域を設け、前記ソース領域と前記ドレイ
ン領域とをトランスポート薄膜によって相互に連結して
なる超電導体デバイスに関するものである。
【0002】本発明は、1個または2個以上の超電導ト
ランジスタ、例えば、電流注入トランジスタおよび/ま
たは電界効果トランジスタを具える超電導体デバイスを
提供する。
【0003】
【従来の技術】欧州特許出願(EP−A)第27674
6号明細書には、酸化物超電導材料および酸化物常導電
材料または酸化物半導電材料からなる超電導体デバイス
が記載されている。これらの酸化物材料は同一の基本組
成を有しているので、これらの材料間の汚染または反応
に起因する問題が種々の酸化物材料の間の界面において
起ることはあり得ない。前記欧州特許出願明細書には、
基板上に薄膜をスパッタリングによって設けた上述のよ
うな超電導体デバイスの製造が記載されている。前記薄
膜にはホトリソグラフィー法およびアルゴンイオン使用
スパッタエッチングによりパターンを設ける。
【0004】残留レジスト材料を例えばアセトンを使用
して除去する際に、超電導薄膜中にカーボンが混入する
危険がある。これはレジスト材料が完全除去されていな
い場合にも起る。その上、アルゴンイオンを使用するエ
ッチングが下側材料に損傷を与えることがある。前記欧
州特許出願に記載された方法では、超電導体を、例えば
、ホトレジスト除去後に酸素雰囲気中で温度を上昇させ
て処理することにより修復するのは困難である。その理
由は、この方法ではデバイスの常電導性部分も酸化され
るからである。ホトリソグラフィー法を使用して、酸化
物超電導材料に2μm より微細なディテイルを有する
構造体を製造するのは極めて困難である。
【0005】基板に酸化物超電導材料からなるソース領
域およびドレイン領域を設け、前記ソース領域と前記ド
レイン領域とをドープされたシリコンのトランスポート
薄膜によって相互に連結してなる超電導体デバイスは「
パテント・アブストラクト・オブ・ジャパン (Pat
ent Abstract of Japan) 」第
13巻、第298 号 (E−784)、第4頁 (1
989) に記載されており、これは特開平1−767
67 号公報に関するものである。トランスポート薄膜
は電気絶縁体中間薄膜を介してゲートで被覆されている
。 近接効果の結果として、ソース領域とドレイン領域との
間にはトランスポート薄膜を介して超電導電流が流れる
ことがある。常電導性状態への変態はゲートを介して電
界を加えることによって達成することができる。上述の
特開平1−76767 号公報で提案されているデバイ
スはいくつかの欠点を有する。このようなデバイスを製
造する際に、半導体(この場合には、シリコン)と超電
導材料との間に望ましくない反応が高温において起り、
その結果絶縁層が界面に形成することがあり、この絶縁
層はデバイスの満足な作動を妨害する。
【0006】
【発明が解決しようとする課題】本発明の第1の目的は
、同一の基本組成を有する酸化物超電導材料および酸化
物導電材料から正確に画成されたデバイスを製造するこ
とができ、かつ例えば1μm のディテイルを有する微
細構造体を製造することができる方法を提供することに
ある。超電導材料は水または有機溶媒と直接接触させな
いのが好ましい。本発明の特定の目的は、超電導ジョセ
フソン回路および超電導トランジスタ、特に電流注入ト
ランジスタおよび電界効果トランジスタを製造すること
ができる方法を提供することにある。
【0007】本発明の第2の目的は、正確に画成された
微細な寸法を有するトランジスタ素子を具え、該トラン
ジスタ素子の種々の領域間の界面に望ましくない中間薄
膜が存在していない超電導体デバイスを提供することに
ある。
【0008】
【課題を解決するための手段】本発明は、冒頭に記載し
た方法において、還元性雰囲気中で焼成処理することに
より、酸化物超電導材料から酸化物導電材料を製造し、
前記デバイスの作動中に超電導性を示す必要のあるデバ
イス部分を前記焼成中に貴金属薄膜によって保護するこ
とにより、本発明の第1の目的を達成する。
【0009】本発明方法の好適例においては、焼成処理
を窒素中で450 〜950 ℃、好ましくは700 
〜950 ℃の温度において行う。
【0010】保護薄膜として貴金属薄膜を使用して、焼
成処理に必要な高温における1個または複数個の下側層
との有害な反応を阻止する。銀はどちらかといえば不適
当な貴金属である。その理由は、銀のなかんずく酸素に
対する透過性が大きすぎるので、焼成処理中に酸素が下
側層から外方に拡散するからである。金は本発明方法に
使用するのに極めて適している。使用する貴金属薄膜の
厚さは実験的に焼成処理の時間および温度に適応させる
ことができ、少くとも100 nmであるのが好ましい
。他の適当な貴金属は例えばパラジウムおよび白金であ
る。
【0011】本発明は、冒頭に記載した超電導体デバイ
スにおいて、前記トランスポート薄膜を酸化物超電導材
料と同一の基本組成を有する酸化物導電材料から製造し
、外側酸化物超電導領域を貴金属薄膜で被覆したことに
より、本発明の第2の目的を達成する。
【0012】このようなデバイスは例えば電流注入トラ
ンジスタを具えることができる。デバイスを電界効果ト
ランジスタとして作動させるのが望ましい場合には、絶
縁体中間薄膜を介してトランスポート薄膜をゲートで被
覆することができる。
【0013】トランスポート薄膜の酸化物導電材料は常
電導性でも半電導性でもよい。この点に関して重要なこ
とは、近接効果の結果として薄膜ににおいて酸化物導電
材料がデバイス作動温度で超電導性を示すことができる
ことである。
【0014】欧州特許出願(EP−A)第355888
号明細書には、薄膜形態の非超電導性出発材料を、温度
を上昇して水および酸素で処理することにより、パター
ンに従って酸化物超電導材料に転化させた超電導体デバ
イスの製造方法が記載されている。この場合には、拡散
障壁、例えば、金の拡散障壁を使用して前記処理中にデ
バイス部分を保護している。一般的に、このようなデバ
イスの非超電導性部分は製造されるデバイスの能動部品
を形成しない。
【0015】次に本発明を図面を参照して実施例につい
て説明する。 実施例1 図1はSrTiO3からなる基板11を示す。あるいは
また、この基板はMgO , ZrO2またはサファイ
ア(Al2O3)から製造することもでき、あるいは使
用した酸化物超電導材料に対して不活性な他の材料から
製造することもできる。 基板11は、例えば薄膜の形態で、半導体基板例えばシ
リコンからなる基板に被着させることができる。
【0016】ソース領域12およびドレイン領域13を
酸化物超電導材料、この例ではYBa2Cu3O7−δ
(ただし、δ=0.1 〜0.3 )の薄膜の形態で被
着させる。所望に応じて、例えば欧州特許出願(EP−
A)第276746号明細書に示されているような他の
酸化物超電導材料を使用することができる。ソース領域
12およびドレイン領域13は厚さ約100 nmの薄
膜からなり、この薄膜はスパッタリングによって製造す
ることができる。あるいはまた、この薄膜はレーザアブ
レーション(ablation)または他の適当な堆積
方法によって製造することができる。
【0017】厚さ10〜20 nm の、例えば、Ba
F2またはCaF2からなる絶縁体薄膜14を、ソース
領域12とドレイン領域13との間に、例えば、スパッ
タリングにより設ける。 この薄膜の厚さによって超電導体デバイスの最も微細な
限界寸法が決まり、この限界寸法は上述の欧州特許出願
明細書に記載されている既知デバイスの場合より容易に
微細にすることができる。
【0018】厚さ100 nmの金薄膜15を、例えば
、真空蒸着により外側酸化物薄膜13上に堆積させる。 この金薄膜15に所望のパターンを、例えば、欧州特許
出願(EP−A)第355888号明細書に記載されて
いるように、ホトリソグラフィー法およびアルゴンイオ
ンを使用するエッチングにより形成する。第1図に示す
ようなメサ構造体を製造するのが好ましく、薄膜12お
よび13には容易に電気接点を設けることができる。
【0019】薄膜12および13は使用したホトレジス
トおよびエッチング剤とは実質的に接触しない。所要に
応じて、エッチング剤と接触した薄膜12および13の
区域の超電導性を、酸素プラズマ中の500 ℃におけ
る処理により修復または改善することができる。
【0020】次いで、酸化物超電導材料からなるトラン
スポート薄膜16を被着させる。これは薄膜12および
13の場合と同じ方法を使用して行うことができる。超
電導性を改善するために使用する上述のプラズマ処理は
、トランスポート薄膜16を設ける前および後の両方で
行うことができる。トランスポート薄膜16は薄膜12
および13と満足に電気的に接触し、これらの界面には
電気絶縁性区域が形成しない。
【0021】このようにして製造されたデバイスを窒素
中で850 ℃の温度において30分間焼成処理する。 あるいはまた、還元性雰囲気として例えば水素または還
元性ガス混合物を使用することができる。焼成処理時間
および使用温度は選定した使用酸化物超電導材料に実験
的に適合させることができる。例えば、薄膜16を式:
YBa2Cu3O7−δ(ただし、δは0.5 より大
、この例では約0.8 )で表わされる組成物からなる
薄膜に還元する。デバイスの作動温度(例えば77K)
において、この薄膜は超電導性を示さない。
【0022】デバイスの作動中に、近接効果によって超
電導電流がソース領域12からトランスポート薄膜16
を経由してドレイン領域13に流れることがある。電流
がトランスポート薄膜16を通って、例えば端子19間
に、流れた場合には、臨界電流を越えることがあるので
、常電導性状態への変態が起り、このデバイスは電流注
入トランジスタとして作動する。
【0023】実施例2 図2に示す超電導体デバイスを実施例1におけると同様
にして製造した。このデバイスは基板21、ソース領域
22およびドレイン領域23を具え、領域22と23と
の間には絶縁体薄膜24が介挿されている。このデバイ
スに金薄膜25および常電導性薄膜26を、実施例1に
記載したと同様にして設ける。
【0024】トランスポート薄膜26の上に絶縁体薄膜
27、例えば、100 nmのMgO 薄膜およびゲー
ト28、例えば100 nmの金のゲートを設ける。
【0025】この例に記載したデバイスでは、ゲート2
8に電位を加えることにより、トランスポート薄膜26
を流れる超電導電流を抑制することができる。生成した
電界はデバイスを常電導性状態にすることができる。こ
れにより、このデバイスは電界効果トランジスタとして
作動する。
【0026】実施例3 図3および図4にはそれぞれ本発明装置の他の例の電流
注入トランジスタおよび電界効果トランジスタを示す。 製造工程は実施例1と実質的に同じである。基板31,
 41の上に、酸化物超電導材料からなる薄膜32, 
33または42, 43を設け、該薄膜を貴金属、例え
ば、パラジウムまたは金の保護薄膜35, 45によっ
て被覆する。この超電導材料薄膜に開口を形成して、薄
膜32, 42を薄膜33, 43から電気的に絶縁す
る。次いで、実施例1に示すように、酸化物超電導材料
からなるトランスポート薄膜36, 46を被着させ、
次いで還元処理する。
【0027】図3に示すデバイスは、トランスポート薄
膜36に電流を通すことにより、電流注入トランジスタ
として作動させることができる。トランスポート薄膜3
6の端子および薄膜32, 33の端子は図示してない
【0028】図4に示すデバイスでは、トランスポート
薄膜46が絶縁体薄膜47、例えば、100 nmのM
gO 薄膜で被覆されているので、このデバイスは電界
効果トランジスタとして作動させることができる。
【0029】一方の薄膜32, 42と他方の薄膜33
, 43との間の距離は、酸化物導電材料のコヒーレン
トな長さ(低温において約10 nm )より短くする
必要がある。このような平坦な構造体を製造するにはサ
ブミクロン技術が必要であり、この技術ではポリメタク
リル酸メチル薄膜を使用し、マスクを電子放射によって
製造する。実施例1および2によれば、薄膜14および
24の膜厚を選択することにより、所要の微細寸法が簡
単に得られる。
【図面の簡単な説明】
【図1】本発明装置の一例である超電導電流注入トラン
ジスタの一例の断面図である。
【図2】本発明装置の他の例である超電導電界効果トラ
ンジスタの一例の断面図である。
【図3】本発明装置の一例である超電導電流注入トラン
ジスタの他の例の断面図である。
【図4】本発明装置の他の例である超電導電界効果トラ
ンジスタの他の例の断面図である。
【符号の説明】
11  基板 12  ソース領域(酸化物超電導材料の薄膜)13 
 ドレイン領域(酸化物超電導材料の薄膜)14  絶
縁体領域(絶縁体薄膜) 15  貴金属薄膜 16  トランスポート薄膜 19  端子 21  基板 22  ソース領域 23  ドレイン領域 24  絶縁体薄膜 25  貴金属薄膜 26  トランスポート薄膜(常電導性薄膜)27  
絶縁体薄膜 28  ゲート 31  基板 32, 33  超電導材料薄膜 35  貴金属薄膜 36  トランスポート薄膜 41  基板 42, 43  超電導材料薄膜 45  貴金属薄膜 46  トランスポート薄膜 47  絶縁体薄膜 48  ゲート

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】  同一の基本組成を有する酸化物超電導
    材料および酸化物導電材料から超電導体デバイスを製造
    するに当り、還元性雰囲気中で焼成処理することにより
    、酸化物超電導材料から酸化物導電材料を製造し、前記
    デバイスの作動中に超電導性を示す必要のあるデバイス
    部分を前記焼成中に貴金属薄膜によって保護することを
    特徴とする超電導体デバイスの製造方法。
  2. 【請求項2】  焼成処理を窒素中で450 〜950
     ℃、好ましくは700 〜950 ℃の温度において
    行うことを特徴とする請求項1記載の方法。
  3. 【請求項3】  貴金属薄膜が金薄膜であることを特徴
    とする請求項1または2記載の方法。
  4. 【請求項4】  金薄膜の厚さが少くとも100 nm
    であることを特徴とする請求項3記載の方法。
  5. 【請求項5】  基板に酸化物超電導材料からなるソー
    ス領域およびドレイン領域を設け、前記ソース領域と前
    記ドレイン領域とをトランスポート薄膜によって相互に
    連結してなる超電導体デバイスにおいて、前記トランス
    ポート薄膜を酸化物超電導材料と同一の基本組成を有す
    る酸化物導電材料から製造し、外側酸化物超電導領域を
    貴金属薄膜で被覆したことを特徴とする超電導体デバイ
    ス。
  6. 【請求項6】  電気絶縁体中間薄膜を介してトランス
    ポート薄膜をゲート電極で被覆したことを特徴とする請
    求項5記載の超電導体デバイス。
  7. 【請求項7】  酸化物導電材料が常電導性であること
    を特徴とする請求項5または6記載の超電導体デバイス
  8. 【請求項8】  酸化物導電材料が半電導性であること
    を特徴とする請求項5または6記載の超電導体デバイス
JP3040834A 1990-02-16 1991-02-14 超電導体デバイスおよびその製造方法 Pending JPH04214685A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9000372A NL9000372A (nl) 1990-02-16 1990-02-16 Supergeleiderinrichting.
NL9000372 1990-02-16

Publications (1)

Publication Number Publication Date
JPH04214685A true JPH04214685A (ja) 1992-08-05

Family

ID=19856611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3040834A Pending JPH04214685A (ja) 1990-02-16 1991-02-14 超電導体デバイスおよびその製造方法

Country Status (2)

Country Link
JP (1) JPH04214685A (ja)
NL (1) NL9000372A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7884360B2 (en) 2006-08-09 2011-02-08 Nec Lcd Technologies, Ltd. Thin-film device and method of fabricating the same
US8420442B2 (en) 2006-08-09 2013-04-16 Nlt Technologies, Ltd. Method of fabricating a thin-film device
US8889480B2 (en) 2006-08-09 2014-11-18 Nlt Technologies, Ltd. Method of fabricating a thin-film device
US9209026B2 (en) 2006-08-09 2015-12-08 Nlt Technologies, Ltd. Method of fabricating a thin-film device

Also Published As

Publication number Publication date
NL9000372A (nl) 1991-09-16

Similar Documents

Publication Publication Date Title
US5481119A (en) Superconducting weak-link bridge
US4933318A (en) Plasma etch of masked superconductor film
US6541789B1 (en) High temperature superconductor Josephson junction element and manufacturing method for the same
US4370359A (en) Fabrication technique for junction devices
JPH04214685A (ja) 超電導体デバイスおよびその製造方法
JPS5978585A (ja) ジヨセフソン集積回路
JPH0590417A (ja) 半導体素子の多層配線の形成方法
JP2002299705A (ja) 微小面積トンネル接合の作製方法
EP0341502A2 (en) A cryoelectronic device including a ceramic superconductor
CA2212827C (en) Superconducting film structure comprising oxide superconductor layer and protective layer and method for preparing the same
JPH02298085A (ja) ジョセフソン素子の製造方法
JPH02194570A (ja) 酸化物超伝導配線の形成方法
JP3212749B2 (ja) 酸化物超伝導薄膜ストリップラインの作製方法
JPH08227743A (ja) 酸化物超電導体用金属電極
JP3190094B2 (ja) 半導体装置の製造方法
JPH01239931A (ja) 炭素膜の形成された電子装置の作製方法
JPH01120051A (ja) 半導体装置
JPH0284732A (ja) 超伝導体素子の製造方法
JP2727648B2 (ja) 超電導素子の製造方法
JPH08124877A (ja) 半導体集積回路の製造方法
JP2986151B2 (ja) 超伝導平面回路の製造方法
JPS60208872A (ja) 超電導コンタクトの製造方法
JPH0410676A (ja) パターン化酸化物超伝導膜形成法
JPH0613666A (ja) Nbジョセフソン接合装置およびその製造方法
JPS63224272A (ja) 超電導スイツチング装置