JPH04211817A - 複数のサブプログラムのいずれかへのアクセスを有するマイクロプロセッサによる、リセットパルスの受信を反映するための方法及び装置 - Google Patents
複数のサブプログラムのいずれかへのアクセスを有するマイクロプロセッサによる、リセットパルスの受信を反映するための方法及び装置Info
- Publication number
- JPH04211817A JPH04211817A JP3012544A JP1254491A JPH04211817A JP H04211817 A JPH04211817 A JP H04211817A JP 3012544 A JP3012544 A JP 3012544A JP 1254491 A JP1254491 A JP 1254491A JP H04211817 A JPH04211817 A JP H04211817A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- data item
- input
- logical data
- reset pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000002618 waking effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサの
システムに関し、より詳しくは、パルスの発生源に従っ
て異なったサブプログラムへのアクセスを有するマイク
ロプロセッサによる、リセットパルスの受信を反映する
ための方法及び装置に関する。
システムに関し、より詳しくは、パルスの発生源に従っ
て異なったサブプログラムへのアクセスを有するマイク
ロプロセッサによる、リセットパルスの受信を反映する
ための方法及び装置に関する。
【０００２】
【従来の技術】特に自動車工業においては、できるだけ
少ない電力を消費するマイクロプロッセサを装備した電
子装置が、その製造業者によって要望されている。その
理由としては、その様なマイクロプロセッサは一般に、
何らかのオペレーション実行を要求されない限りは、優
位な状態に置かれている。その様な状態でのその電力消
費量は極端に低い（約１０マイクロアンペア）。
少ない電力を消費するマイクロプロッセサを装備した電
子装置が、その製造業者によって要望されている。その
理由としては、その様なマイクロプロセッサは一般に、
何らかのオペレーション実行を要求されない限りは、優
位な状態に置かれている。その様な状態でのその電力消
費量は極端に低い（約１０マイクロアンペア）。
【０００３】加えて、不揮発性メモリ（ＲＯＭ）に含ま
れる異なった特定のサブプログラムを呼び出すことによ
って複数の機能を実行させる様に、そういったマイクロ
プロセッサを使用することは通例である。
れる異なった特定のサブプログラムを呼び出すことによ
って複数の機能を実行させる様に、そういったマイクロ
プロセッサを使用することは通例である。
【０００４】所与のサブプログラムをランさせるべくマ
イクロプロセッサを「目覚め」させるために、マイクロ
プロセッサのリセット入力端子「ＲＥＳＥＴ」、又はそ
の割り込み入力端子「ＩＮＴ」のいずれかにパルスが供
給される。多くの場合、マイクロプロセッサのオペレー
ションを実行するための、外部からアクセス可能な端子
は２個だけである。
イクロプロセッサを「目覚め」させるために、マイクロ
プロセッサのリセット入力端子「ＲＥＳＥＴ」、又はそ
の割り込み入力端子「ＩＮＴ」のいずれかにパルスが供
給される。多くの場合、マイクロプロセッサのオペレー
ションを実行するための、外部からアクセス可能な端子
は２個だけである。
【０００５】全く従来の方法では、システムがスイッチ
・オンされると、常時リセットパルスがマイクロプロセ
ッサに供給される。
・オンされると、常時リセットパルスがマイクロプロセ
ッサに供給される。
【０００６】従って理論的には、外部からマイクロプロ
セッサのオペレーションを実行するためには、端子「Ｉ
ＮＴ」のみがアクセス可能である。
セッサのオペレーションを実行するためには、端子「Ｉ
ＮＴ」のみがアクセス可能である。
【０００７】
【発明が解決しようとする課題】システム内の複数のユ
ニットがマイクロプロセッサと協働し、それを「目覚め
」させることが可能である必要がある場合には、それら
は端子「ＲＥＳＥＴ」と「ＩＮＴ」へのアクセスを従っ
て共有しなければならない。どのユニットがマイクロプ
ロセッサを「目覚め」させたかによって、適切なサブプ
ログラムに時間のロス無しに分岐することが望ましいが
、マイクロプロッセッサが「目覚め」させられたときに
、この特定の「目覚め」の種々の可能な発生源からその
いずれかを即時に見分けることは、不幸にしてできない
。
ニットがマイクロプロセッサと協働し、それを「目覚め
」させることが可能である必要がある場合には、それら
は端子「ＲＥＳＥＴ」と「ＩＮＴ」へのアクセスを従っ
て共有しなければならない。どのユニットがマイクロプ
ロセッサを「目覚め」させたかによって、適切なサブプ
ログラムに時間のロス無しに分岐することが望ましいが
、マイクロプロッセッサが「目覚め」させられたときに
、この特定の「目覚め」の種々の可能な発生源からその
いずれかを即時に見分けることは、不幸にしてできない
。
【０００８】本発明の目的は、上で述べた欠点を解消し
、かつマイクロプロセッサが、スイッチをオンされたシ
ステムに関連するリセットパルスと、異なった発生源を
有するリセットパルスとを識別することを可能とする方
法を供給し、又それを全く簡単にしかも安価に行うこと
である。
、かつマイクロプロセッサが、スイッチをオンされたシ
ステムに関連するリセットパルスと、異なった発生源を
有するリセットパルスとを識別することを可能とする方
法を供給し、又それを全く簡単にしかも安価に行うこと
である。
【０００９】
【課題を解決するための手段】本発明によれば、リセッ
トパルスがマイクロプロセッサを「目覚め」させる目的
でスイッチ・オンされたマイクロプロセッサを含む装置
に関連するものか、あるいは、それが、装置内の他のユ
ニット（１００）からきた要請を構成するものであるか
により、複数のサブプログラム（ＩＮＩＴ１、ＩＮＩＴ
２）のいずれかへのアクセスを有するマイクロプロセッ
サによるリセットパルス（ＲＥＳＥＴ）の受信を反映す
るための方法において、スイッチがオンされた時に、そ
のスイッチ・オンからある時間間隔（δｔ）の経過後に
のみ、マイクロプロセッサによってアクセス可能な論理
データ項目を第１の状態から第２の状態へ変更させる段
階と、リセットパルスが受信される度毎に、その時間間
隔が経過する前に、その論理データ項目を読み取る段階
と、論理データ項目が第１の状態にあるか、又は第２の
状態にあるかによって、スイッチオンに適切な初期設定
サブプログラム（ＩＮＩＴ１）か、又はその要請処理に
適切なサブプログラム（ＩＮＩＴ２）かのいずれかに分
岐を行う段階とを有することを特徴とする方法が提供さ
れる。
トパルスがマイクロプロセッサを「目覚め」させる目的
でスイッチ・オンされたマイクロプロセッサを含む装置
に関連するものか、あるいは、それが、装置内の他のユ
ニット（１００）からきた要請を構成するものであるか
により、複数のサブプログラム（ＩＮＩＴ１、ＩＮＩＴ
２）のいずれかへのアクセスを有するマイクロプロセッ
サによるリセットパルス（ＲＥＳＥＴ）の受信を反映す
るための方法において、スイッチがオンされた時に、そ
のスイッチ・オンからある時間間隔（δｔ）の経過後に
のみ、マイクロプロセッサによってアクセス可能な論理
データ項目を第１の状態から第２の状態へ変更させる段
階と、リセットパルスが受信される度毎に、その時間間
隔が経過する前に、その論理データ項目を読み取る段階
と、論理データ項目が第１の状態にあるか、又は第２の
状態にあるかによって、スイッチオンに適切な初期設定
サブプログラム（ＩＮＩＴ１）か、又はその要請処理に
適切なサブプログラム（ＩＮＩＴ２）かのいずれかに分
岐を行う段階とを有することを特徴とする方法が提供さ
れる。
【００１０】本発明の第１の実施例において、論理デー
タ項目を変更させる段階は、マイクロプロセッサのため
の電力供給電圧源と、そのマイクロプロセッサの入力／
出力端子とに接続され、又その時間間隔が経過した後に
のみ、低い論理レベルから高い論理レベルへと進む信号
を、端子に供給するために配設された回路によって実行
される。
タ項目を変更させる段階は、マイクロプロセッサのため
の電力供給電圧源と、そのマイクロプロセッサの入力／
出力端子とに接続され、又その時間間隔が経過した後に
のみ、低い論理レベルから高い論理レベルへと進む信号
を、端子に供給するために配設された回路によって実行
される。
【００１１】本発明の第２の実施例において、論理デー
タ項目を変更させる段階が、マイクロプロセッサのため
の電力供給電圧源（ＶＤＤ）と、そのマイクロプロセッ
サの入力／出力端子（Ｉ／Ｏ３）とに接続され、又その
時間間隔（δｔ）が経過した後にのみ、高い論理レベル
から低い論理レベルへと進む信号を、端子に供給するた
めに配設された回路（Ｒ、Ｃ）によって実行される。
タ項目を変更させる段階が、マイクロプロセッサのため
の電力供給電圧源（ＶＤＤ）と、そのマイクロプロセッ
サの入力／出力端子（Ｉ／Ｏ３）とに接続され、又その
時間間隔（δｔ）が経過した後にのみ、高い論理レベル
から低い論理レベルへと進む信号を、端子に供給するた
めに配設された回路（Ｒ、Ｃ）によって実行される。
【００１２】本発明の第３の実施例において、論理デー
タ項目の第１の状態が、マイクロプロセッサに関連する
読み取り／書き込みメモリ内のロケーションのスイッチ
・オンすぐ後のその内容によって与えられ、又、論理デ
ータ項目を変更する段階が、スイッチ・オンに関連する
初期設定サブプログラムが走行を終了した後のみに、そ
のロケーションの異なった内容を与えることによって完
遂される。
タ項目の第１の状態が、マイクロプロセッサに関連する
読み取り／書き込みメモリ内のロケーションのスイッチ
・オンすぐ後のその内容によって与えられ、又、論理デ
ータ項目を変更する段階が、スイッチ・オンに関連する
初期設定サブプログラムが走行を終了した後のみに、そ
のロケーションの異なった内容を与えることによって完
遂される。
【００１３】本発明は又上記方法を実行するために、マ
イクロプロセッサのための電力供給電圧源と、そのマイ
クロプロセッサの入力／出力端子とに接続され、又その
時間間隔が経過した後にのみ、論理データ項目の第２の
状態を構成する低い論理レベルから高い論理レベルへと
進む信号を、端子に供給するために配設された回路を備
えることを特徴とする装置が提供される。
イクロプロセッサのための電力供給電圧源と、そのマイ
クロプロセッサの入力／出力端子とに接続され、又その
時間間隔が経過した後にのみ、論理データ項目の第２の
状態を構成する低い論理レベルから高い論理レベルへと
進む信号を、端子に供給するために配設された回路を備
えることを特徴とする装置が提供される。
【００１４】この回路は、マイクロプロセッサの電力供
給電圧源とそのマイクロプロセッサの入力／出力端子と
の間に接続された抵抗器と、入力／出力端子と接地との
間に接続されたキャパシタとから構成するのがよい。
給電圧源とそのマイクロプロセッサの入力／出力端子と
の間に接続された抵抗器と、入力／出力端子と接地との
間に接続されたキャパシタとから構成するのがよい。
【００１５】更に本発明は、上記の方法を実施するため
に、マイクロプロセッサの電力供給電圧源と、そのマイ
クロプロセッサの入力／出力端子とに接続され、またそ
の時間間隔が経過した後にのみ、論理データ項目の第２
の状態を構成する高い論理レベルから低い論理レベルへ
と進む信号を、端子に供給するために配設された回路を
有することを特徴とする装置が提供される。
に、マイクロプロセッサの電力供給電圧源と、そのマイ
クロプロセッサの入力／出力端子とに接続され、またそ
の時間間隔が経過した後にのみ、論理データ項目の第２
の状態を構成する高い論理レベルから低い論理レベルへ
と進む信号を、端子に供給するために配設された回路を
有することを特徴とする装置が提供される。
【００１６】この回路は、マイクロプロセッサの電力供
給電圧源と、そのマイクロプロセッサの入力／出力端子
との間に接続されたキャパシタと、入力／出力端子と接
地との間に接続された抵抗器とから構成するのがよい。
給電圧源と、そのマイクロプロセッサの入力／出力端子
との間に接続されたキャパシタと、入力／出力端子と接
地との間に接続された抵抗器とから構成するのがよい。
【００１７】
【実施例】本発明の他の特徴、目的及び利点は、これに
制限されるものではないが、添付の図面による好適な実
施例の説明によって、より明らかになることと思う。
制限されるものではないが、添付の図面による好適な実
施例の説明によって、より明らかになることと思う。
【００１８】まず、図１に示すように、マイクロプロセ
ッサ（ＭＰ）は、通常、中央処理ユニット（ＣＰＵ）、
読み取り／書き込みメモリ（ＲＡＭ），プログラムを含
む不揮発性メモリ（ＲＯＭ）、入力／出力ポート（ＩＯ
Ｐ）を含む。マイクロプロセッサは、例えば、１つのパ
ッケージの中に、これらの種々のユニットを含むことも
可能である。マイクロプロセッサは、外部との交信のた
め、特に、リセット入力（ＲＥＳＥＴ）と割り込み入力
（ＩＮＴ）とを含んでいる。
ッサ（ＭＰ）は、通常、中央処理ユニット（ＣＰＵ）、
読み取り／書き込みメモリ（ＲＡＭ），プログラムを含
む不揮発性メモリ（ＲＯＭ）、入力／出力ポート（ＩＯ
Ｐ）を含む。マイクロプロセッサは、例えば、１つのパ
ッケージの中に、これらの種々のユニットを含むことも
可能である。マイクロプロセッサは、外部との交信のた
め、特に、リセット入力（ＲＥＳＥＴ）と割り込み入力
（ＩＮＴ）とを含んでいる。
【００１９】また、いくつかの入力／出力端子（Ｉ／Ｏ
）がある（この場合、（Ｉ／Ｏ０）から（Ｉ／Ｏ３）で
示される４つの端子があり、それらは、パッケージの中
に含まれる入力／出力ポート（ＩＯＰ）に接続されてい
る。）。
）がある（この場合、（Ｉ／Ｏ０）から（Ｉ／Ｏ３）で
示される４つの端子があり、それらは、パッケージの中
に含まれる入力／出力ポート（ＩＯＰ）に接続されてい
る。）。
【００２０】この場合、これらの端子の１つである端子
（Ｉ／Ｏ３）は、抵抗器（Ｒ）の第１の端子と、キャパ
シタ（Ｃ）の第１の端子とに接続されている。キャパシ
タの他の端子は、接地（０Ｖ）に接続されており、抵抗
器の他の端子は、マイクロプロセッサ用電力供給電圧（
ＶＤＤ）（例えば＋５Ｖ）に接続されている。
（Ｉ／Ｏ３）は、抵抗器（Ｒ）の第１の端子と、キャパ
シタ（Ｃ）の第１の端子とに接続されている。キャパシ
タの他の端子は、接地（０Ｖ）に接続されており、抵抗
器の他の端子は、マイクロプロセッサ用電力供給電圧（
ＶＤＤ）（例えば＋５Ｖ）に接続されている。
【００２１】本実施例では、リセット端子（ＲＥＳＥＴ
）は、装置のスイッチがオンされた時、又ドアの１つの
ロックにキーが差し込まれることによって施錠と開錠が
車両にアクセスされた時に、マイクロプロセッサを「目
覚め」させるのに使用される。この場合、受信した命令
を確認するために（本当の命令と偶発的な混信信号とを
識別するために）、サブプログラムに分岐することによ
り、マイクロブロセッサが開始し、その有効性が確認さ
れると、次に命令を実行する。対応するユニットは、符
号（１００）で示されており、マイクロプロセッサに適
したリセットパルスを発生する回路（１１０）を含んで
いる。
）は、装置のスイッチがオンされた時、又ドアの１つの
ロックにキーが差し込まれることによって施錠と開錠が
車両にアクセスされた時に、マイクロプロセッサを「目
覚め」させるのに使用される。この場合、受信した命令
を確認するために（本当の命令と偶発的な混信信号とを
識別するために）、サブプログラムに分岐することによ
り、マイクロブロセッサが開始し、その有効性が確認さ
れると、次に命令を実行する。対応するユニットは、符
号（１００）で示されており、マイクロプロセッサに適
したリセットパルスを発生する回路（１１０）を含んで
いる。
【００２２】マイクロプロセッサが、その入力（ＲＥＳ
ＥＴ）にリセットパルスを受信する度に、次の目的のた
めに、入力／出力端子（Ｉ／Ｏ３）にある情報の読み取
りを、（非常に早く、又如何なる他のオペレーションを
実行する前に）実行する。
ＥＴ）にリセットパルスを受信する度に、次の目的のた
めに、入力／出力端子（Ｉ／Ｏ３）にある情報の読み取
りを、（非常に早く、又如何なる他のオペレーションを
実行する前に）実行する。
【００２３】加えて、赤外線アクセス施錠／開錠信号が
適正な受信器（図示せず）によって受信されると、いか
なる時でも、入力端子（ＩＮＴ）がマイクロプロセッサ
を「目覚め」させる信号を受信し、赤外線信号の中の受
信されたコードを読み取り／書き込みメモリ又は不揮発
性メモリに記憶されているコードと比較、確認する目的
のために、通常の方法でサブプログラムを呼び出す。
適正な受信器（図示せず）によって受信されると、いか
なる時でも、入力端子（ＩＮＴ）がマイクロプロセッサ
を「目覚め」させる信号を受信し、赤外線信号の中の受
信されたコードを読み取り／書き込みメモリ又は不揮発
性メモリに記憶されているコードと比較、確認する目的
のために、通常の方法でサブプログラムを呼び出す。
【００２４】上記の回路の操作を、図２のタイミング図
を参照して説明する。
を参照して説明する。
【００２５】始めに、装置がｔ０でスイッチ・オンされ
ると、電圧（ＶＤＤ）は突然０Ｖから＋５Ｖへ変わる。 対照的に、端子（Ｉ／０３）の電圧（Ｖ１）は適用され
たＲＣ回路の時定数によって、図示のように、もっとゆ
っくりと、０Ｖから＋５Ｖへ増加する。
ると、電圧（ＶＤＤ）は突然０Ｖから＋５Ｖへ変わる。 対照的に、端子（Ｉ／０３）の電圧（Ｖ１）は適用され
たＲＣ回路の時定数によって、図示のように、もっとゆ
っくりと、０Ｖから＋５Ｖへ増加する。
【００２６】結果として、この入力に存在する論理信号
（Ｄ１）は、（ｔ０）の場合より著しく遅い（ｔ２）の
場合のみ、（δｔ）で表される（ｔ０）に比較して（ｔ
２）の遅延をもって、低いレベル「０」から高いレベル
「１」へと変化する。
（Ｄ１）は、（ｔ０）の場合より著しく遅い（ｔ２）の
場合のみ、（δｔ）で表される（ｔ０）に比較して（ｔ
２）の遅延をもって、低いレベル「０」から高いレベル
「１」へと変化する。
【００２７】加えて、（ｔ０）でパルスがマイクロプロ
セッサのリセット入力に供給される。
セッサのリセット入力に供給される。
【００２８】このように、スイッチオンされた後に、マ
イクロプロセッサは、（ｔ２）になる前に行われる様に
設計されたプログラムの間に選択された（ｔ１）での（
Ｉ／０３）のデータを読み取り、このデータは、論理値
「０」と認められる。
イクロプロセッサは、（ｔ２）になる前に行われる様に
設計されたプログラムの間に選択された（ｔ１）での（
Ｉ／０３）のデータを読み取り、このデータは、論理値
「０」と認められる。
【００２９】このように、「０」が読み取られると、そ
のリセットパルスは、スイッチ・オン・リセットパルス
であることがマイクロプロセッサに伝えられる。従って
、マイクロプロセッサがスイッチ・オンされた時、従来
実行されるパラメータ初期設定、メモリ・クリア等のた
めのサブプログラムに分岐する。
のリセットパルスは、スイッチ・オン・リセットパルス
であることがマイクロプロセッサに伝えられる。従って
、マイクロプロセッサがスイッチ・オンされた時、従来
実行されるパラメータ初期設定、メモリ・クリア等のた
めのサブプログラムに分岐する。
【００３０】その後、マイクロプロセッサが、その入力
（ＲＥＳＥＴ）に他のリセットパルスを受信した時（ｔ
３で）には、前と同様に、入力（Ｉ／Ｏ３）にある論理
値の状態を、この場合は（ｔ４）で、再び読み取る。こ
の短い時間の間に電圧（ＶＤＤ）に何の変化も起こらな
い場合には、読み取られたデータは、（ｔ４）の読み取
りオペレーションの間、論理レベル「１」に留まる。
（ＲＥＳＥＴ）に他のリセットパルスを受信した時（ｔ
３で）には、前と同様に、入力（Ｉ／Ｏ３）にある論理
値の状態を、この場合は（ｔ４）で、再び読み取る。こ
の短い時間の間に電圧（ＶＤＤ）に何の変化も起こらな
い場合には、読み取られたデータは、（ｔ４）の読み取
りオペレーションの間、論理レベル「１」に留まる。
【００３１】マイクロプロセッサが、スイッチオンによ
る（又特に、キーによって車両に施錠又は開錠アクセス
を試みたことによる）もの以外の他の発生源から発信さ
れているリセットパルスであることを確認することがで
きるのは、この様に論理値「１」を読み取ることによっ
てである。
る（又特に、キーによって車両に施錠又は開錠アクセス
を試みたことによる）もの以外の他の発生源から発信さ
れているリセットパルスであることを確認することがで
きるのは、この様に論理値「１」を読み取ることによっ
てである。
【００３２】従って、簡単、安価でプログラミング容易
（ポート読み取り、及び条件付分岐実行）なこの手段は
、スイッチ・オンされるシステムに関連するリセットと
、システムのある部分がマイクロプロセッサに実行を要
請する他の命令に関連したリセットとを、完全に信頼性
の高い方法で、マイクロプロセッサが識別可能にするの
に役立つ。
（ポート読み取り、及び条件付分岐実行）なこの手段は
、スイッチ・オンされるシステムに関連するリセットと
、システムのある部分がマイクロプロセッサに実行を要
請する他の命令に関連したリセットとを、完全に信頼性
の高い方法で、マイクロプロセッサが識別可能にするの
に役立つ。
【００３３】上述のように、図１に示す抵抗器の位置と
、キャパシタの位置とは、互いに交換可能である。その
様な状況では、入力（Ｉ／Ｏ３）に供給される電圧は、
定常下では常に０Ｖに留まるが、システムがスイッチ・
オンの間では、ゆっくりと＋５Ｖから０Ｖへと進む。次
に、スイッチ・オンされた後の高いレベルから低いレベ
ルへの変化に関連した遅延が、他のタイプのリセットと
スイッチ・オン・リセットとを識別するのに役立つ。
、キャパシタの位置とは、互いに交換可能である。その
様な状況では、入力（Ｉ／Ｏ３）に供給される電圧は、
定常下では常に０Ｖに留まるが、システムがスイッチ・
オンの間では、ゆっくりと＋５Ｖから０Ｖへと進む。次
に、スイッチ・オンされた後の高いレベルから低いレベ
ルへの変化に関連した遅延が、他のタイプのリセットと
スイッチ・オン・リセットとを識別するのに役立つ。
【００３４】図３に本発明の別の実施例を示す。
【００３５】この第２の実施例において、マイクロプロ
セッサ（段階１０）の入力（ＲＥＳＥＴ）にリセットパ
ルスが受信されると、特定のサブプログラムに即時分岐
する。そのサブプログラムにおいて、マイクロプロセッ
サの読み取り／書き込みメモリ（ＲＡＭ）の特定のロケ
ーションの内容を検査し（段階２０）、もし、この内容
が論理値Ｋと異る場合には、システムがスイッチ・オン
された時には、常にマイクロプロセッサが実行すべき操
作（パラメータ設定、メモリクリア、レジスタ等）に対
応するサブプログラム（ＩＮＩＴ１）に分岐を行い、又
、サブプログラム（ＩＮＩＴ１）がそのオペレーション
を完了した時（段階３０）には、論理値（Ｋ）が、特定
のメモリロケーション（Ｍ）（段階３５）にロードされ
る（段階３５）。
セッサ（段階１０）の入力（ＲＥＳＥＴ）にリセットパ
ルスが受信されると、特定のサブプログラムに即時分岐
する。そのサブプログラムにおいて、マイクロプロセッ
サの読み取り／書き込みメモリ（ＲＡＭ）の特定のロケ
ーションの内容を検査し（段階２０）、もし、この内容
が論理値Ｋと異る場合には、システムがスイッチ・オン
された時には、常にマイクロプロセッサが実行すべき操
作（パラメータ設定、メモリクリア、レジスタ等）に対
応するサブプログラム（ＩＮＩＴ１）に分岐を行い、又
、サブプログラム（ＩＮＩＴ１）がそのオペレーション
を完了した時（段階３０）には、論理値（Ｋ）が、特定
のメモリロケーション（Ｍ）（段階３５）にロードされ
る（段階３５）。
【００３６】（Ｍ）の内容が（Ｋ）と等しい場合には、
（ＩＮＩＴ２）で示される異なったサブプログラムに分
岐が行われ、それは、リセットパルスの発生源がスイッ
チオンされた装置以外のものであった時実行されるべき
操作に対応する（段階４０）。上述の例では、これは、
車両への施錠又は開錠アクセスへの命令確認のためと、
それが適正であった場合の命令実行のためのサブプログ
ラムであることが可能である。
（ＩＮＩＴ２）で示される異なったサブプログラムに分
岐が行われ、それは、リセットパルスの発生源がスイッ
チオンされた装置以外のものであった時実行されるべき
操作に対応する（段階４０）。上述の例では、これは、
車両への施錠又は開錠アクセスへの命令確認のためと、
それが適正であった場合の命令実行のためのサブプログ
ラムであることが可能である。
【００３７】上記のプログラムは、次のように実行され
る。リセットパルスがシステムのスイッチ・オンに関連
している時には、その構成からシステムがスイッチ・オ
フされた時には読み取り／書き込みメモリがクリアされ
るため、ロケーション（Ｍ）は、値（Ｋ）と異なった値
を含む。次に初期設定がシステムのスイッチ・オンに対
応する（ＩＮＩＴ１）を使って実行され、値（Ｋ）がロ
ケーション（Ｍ）にロードされる。
る。リセットパルスがシステムのスイッチ・オンに関連
している時には、その構成からシステムがスイッチ・オ
フされた時には読み取り／書き込みメモリがクリアされ
るため、ロケーション（Ｍ）は、値（Ｋ）と異なった値
を含む。次に初期設定がシステムのスイッチ・オンに対
応する（ＩＮＩＴ１）を使って実行され、値（Ｋ）がロ
ケーション（Ｍ）にロードされる。
【００３８】その間、システムがスイッチ・オフされる
ことなく、次のリセットパルスが入力（ＲＥＳＥＴ）に
供給された時は常に、段階２０で分かるように、メモリ
ロケーション（Ｍ）が実際に（Ｋ）を含み、又、この第
２のタイプのリセットを制御するためにサブプログラム
に分岐が実行される。
ことなく、次のリセットパルスが入力（ＲＥＳＥＴ）に
供給された時は常に、段階２０で分かるように、メモリ
ロケーション（Ｍ）が実際に（Ｋ）を含み、又、この第
２のタイプのリセットを制御するためにサブプログラム
に分岐が実行される。
【００３９】この第２の実施例を適正に実施するために
、システムがスイッチオンの状態であると考えられる場
合には、値（Ｋ）は、メモリロケーション（Ｍ）に含ま
れる値と異なるということに注意しなければならない。 スイッチ・オンの状態で、メモリが完全に論理値ゼロを
有する構成によって占められている場合には、実際には
、値（Ｋ）にゼロと異なったものを選び、何か任意の数
のビットを持つようにすることで十分である。同様に、
スイッチ・オンの時、メモリが論理レベル「１」のみを
含む場合には、丁度ワン・ゼロ・ビットの制限の中で、
少なくとも１つの論理値ゼロを含むワードによって、値
（Ｋ）が構成されるべきである。
、システムがスイッチオンの状態であると考えられる場
合には、値（Ｋ）は、メモリロケーション（Ｍ）に含ま
れる値と異なるということに注意しなければならない。 スイッチ・オンの状態で、メモリが完全に論理値ゼロを
有する構成によって占められている場合には、実際には
、値（Ｋ）にゼロと異なったものを選び、何か任意の数
のビットを持つようにすることで十分である。同様に、
スイッチ・オンの時、メモリが論理レベル「１」のみを
含む場合には、丁度ワン・ゼロ・ビットの制限の中で、
少なくとも１つの論理値ゼロを含むワードによって、値
（Ｋ）が構成されるべきである。
【００４０】対照的に、もしメモリ（ＲＡＭ）の内容が
論理値「０」と「１」のランダムな分布によって構成さ
れている場合には、（Ｍ）の内容がスイッチ・オンされ
たときに偶発的に予め定められた値（Ｋ）を取ることを
避けて、（Ｋ）はできるだけ大きな数のビットを有する
ワードの形式とすべきである。
論理値「０」と「１」のランダムな分布によって構成さ
れている場合には、（Ｍ）の内容がスイッチ・オンされ
たときに偶発的に予め定められた値（Ｋ）を取ることを
避けて、（Ｋ）はできるだけ大きな数のビットを有する
ワードの形式とすべきである。
【００４１】当然のことではあるが、本発明は、上述の
実施例及び添付の図面に限られるものではなく、本発明
の範囲内で、当業者が変更、改変を行うことが可能であ
る。
実施例及び添付の図面に限られるものではなく、本発明
の範囲内で、当業者が変更、改変を行うことが可能であ
る。
【００４２】特に、マイクロプロセッサがスイッチオン
されて「目覚め」た場合、あるいはアクセスの遠隔施錠
／開錠のために「目覚め」た場合と、キーの制御の下で
施錠／開錠アクセスのために「目覚め」た場合とを識別
することが要求されている適用例として、本発明は記述
されたものである。従って本発明は、任意の型又は種類
の識別を行う時に適用できることが、当然理解できる。 例えば、マイクロプロセッサが新しい遠隔制御コードを
教えられている間、又はエンジンのための電子噴射コン
ピュータがマイクロプロセッサに接続されて、そのコン
ピュータとの間でデータの交換を行う時に、リセットパ
ルス又は割り込みパルスに適用することが可能である。
されて「目覚め」た場合、あるいはアクセスの遠隔施錠
／開錠のために「目覚め」た場合と、キーの制御の下で
施錠／開錠アクセスのために「目覚め」た場合とを識別
することが要求されている適用例として、本発明は記述
されたものである。従って本発明は、任意の型又は種類
の識別を行う時に適用できることが、当然理解できる。 例えば、マイクロプロセッサが新しい遠隔制御コードを
教えられている間、又はエンジンのための電子噴射コン
ピュータがマイクロプロセッサに接続されて、そのコン
ピュータとの間でデータの交換を行う時に、リセットパ
ルス又は割り込みパルスに適用することが可能である。
【００４３】より一般的には、本発明は、自動車の補助
機能のためのマイクロプロセッサシステムに関して記述
されているが、スイッチ・オンの状態であるマイクロプ
ロセッサに関するリセットと、システムの他のユニット
によって供給されるリセットとを識別することを要求さ
れる、つまり最優先割り込みの実際の効果を有する如何
なる型のマイクロプロセッサにも当然有利に適用できる
。
機能のためのマイクロプロセッサシステムに関して記述
されているが、スイッチ・オンの状態であるマイクロプ
ロセッサに関するリセットと、システムの他のユニット
によって供給されるリセットとを識別することを要求さ
れる、つまり最優先割り込みの実際の効果を有する如何
なる型のマイクロプロセッサにも当然有利に適用できる
。
【図１】本発明の方法を実行するための回路の主要図で
ある。
ある。
【図２】図１の回路の振舞いを示すタイミング図である
。
。
【図３】本発明がいかに実行されるかを示すフローチャ
ートである。
ートである。
（ＭＰ）マイクロプロセッサ
（ＣＰＵ）中央処理ユニット （ＲＡＭ）読み取り／書き込みメモリ （ＲＯ
Ｍ）不揮発性メモリ （ＩＯＰ）入力／出力ポート
（ＲＥＳＥＴ）リセット入力 （ＩＮＴ）割り込み入力
（Ｉ／Ｏ）入力／出力端子 （Ｃ）キャパシタ
（Ｒ）抵抗器（ＶＤＤ）電力供給電圧
（１００） ユニット （１１０）回路
（Ｖ１）電圧（ＩＮＩＴ１）（ＩＮＩＴ
２）サブプログラム （Ｍ）ロケーション （Ｋ）値
（ＣＰＵ）中央処理ユニット （ＲＡＭ）読み取り／書き込みメモリ （ＲＯ
Ｍ）不揮発性メモリ （ＩＯＰ）入力／出力ポート
（ＲＥＳＥＴ）リセット入力 （ＩＮＴ）割り込み入力
（Ｉ／Ｏ）入力／出力端子 （Ｃ）キャパシタ
（Ｒ）抵抗器（ＶＤＤ）電力供給電圧
（１００） ユニット （１１０）回路
（Ｖ１）電圧（ＩＮＩＴ１）（ＩＮＩＴ
２）サブプログラム （Ｍ）ロケーション （Ｋ）値
Claims (8)
- 【請求項１】 リセットパルスがマイクロプロセッサ
を「目覚め」させる目的でスイッチ・オンされたマイク
ロプロセッサを含む装置に関連するものか、あるいは、
それが、装置内の他のユニット（１００）からきた要請
を構成するものであるかにより、複数のサブプログラム
（ＩＮＩＴ１、ＩＮＩＴ２）のいずれかへのアクセスを
有するマイクロプロセッサによるリセットパルス（ＲＥ
ＳＥＴ）の受信を反映するための方法であって、スイッ
チがオンされた時に、そのスイッチオンからある時間間
隔（δｔ）の経過後にのみ、マイクロプロセッサによっ
てアクセス可能な論理データ項目を第１の状態から第２
の状態へ変更させる段階と、リセットパルスが受信され
る度毎に、その時間間隔が経過する前に、その論理デー
タ項目を読み取る段階と、論理データ項目が第１の状態
にあるか、又は第２の状態にあるかによって、スイッチ
オンに適切な初期設定サブプログラム（ＩＮＩＴ１）か
、又はその要請処理に適切なサブプログラム（ＩＮＩＴ
２）かのいずれかに分岐を行う段階とを有することを特
徴とする複数のサブプログラムのいずれかへのアクセス
を有するマイクロプロセッサによる、リセットパルスの
受信を反映するための方法。 - 【請求項２】 論理データ項目を変更させる段階が、
マイクロプロセッサのための電力供給電圧源（ＶＤＤ）
と、そのマイクロプロセッサの入力／出力端子（Ｉ／Ｏ
３）とに接続され、又その時間間隔（δｔ）が経過した
後にのみ、低い論理レベルから高い論理レベルへと進む
信号を、端子に供給するために配設された回路（Ｒ、Ｃ
）によって実行される請求項１記載の方法。 - 【請求項３】 論理データ項目を変更させる段階が、
マイクロプロセッサのための電力供給電圧源（ＶＤＤ）
と、そのマイクロプロセッサの入力／出力端子（Ｉ／Ｏ
３）とに接続され、又その時間間隔（δｔ）が経過した
後にのみ、高い論理レベルから低い論理レベルへと進む
信号を、端子に供給するために配設された回路（Ｒ、Ｃ
）によって実行される請求項１記載の方法。 - 【請求項４】 論理データ項目の第１の状態が、マイ
クロプロセッサに関連する読み取り／書き込みメモリ内
のロケーション（Ｍ）のスイッチ・オンすぐ後のその内
容によって与えられ、又、論理データ項目を変更する段
階が、スイッチ・オンに関連する初期設定サブプログラ
ム（ＩＮＩＴ１）が走行を終了した後のみに、そのロケ
ーションの異なった内容（Ｋ）を与えることによって完
遂される請求項１記載の方法。 - 【請求項５】 請求項１に記載の方法を実施するため
の装置であって、マイクロプロセッサのための電力供給
電圧源（ＶＤＤ）と、そのマイクロプロセッサの入力／
出力端子（Ｉ／Ｏ３）とに接続され、又その時間間隔（
δｔ）が経過した後にのみ、論理データ項目の第２の状
態を構成する低い論理レベルから高い論理レベルへと進
む信号を、端子に供給するために配設された回路（Ｒ、
Ｃ）を備えることを特徴とする装置。 - 【請求項６】 回路が、マイクロプロセッサの電力供
給電圧源（ＶＤＤ）と、そのマイクロプロセッサの入力
／出力端子（Ｉ／Ｏ３）との間に接続された抵抗器（Ｒ
）と、入力／出力端子と接地との間に接続されたキャパ
シタ（Ｃ）とを有する請求項５記載の装置。 - 【請求項７】 請求項１に記載の方法を実施するため
の装置であって、マイクロプロセッサの電力供給電圧源
（ＶＤＤ）と、そのマイクロプロセッサの入力／出力端
子（Ｉ／Ｏ３）とに接続され、またその時間間隔が経過
した後にのみ、論理データ項目の第２の状態を構成する
高い論理レベルから低い論理レベルへと進む信号を、端
子に供給するために配設された回路（Ｒ、Ｃ）を備える
ことを特徴とする装置。 - 【請求項８】 回路が、マイクロプロセッサの電力供
給電圧源（ＶＤＤ）とそのマイクロプロセッサの入力／
出力端子（Ｉ／Ｏ３）との間に接続されたキャパシタと
、入力／出力端子と接地との間に接続された抵抗器とを
有する請求項７記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9000344A FR2657181A1 (fr) | 1990-01-12 | 1990-01-12 | Procede et dispositif pour associer a la reception d'impulsions de reinitialisation par un microprocesseur l'acces a des sous-programmes differents. |
| FR9000344 | 1990-01-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04211817A true JPH04211817A (ja) | 1992-08-03 |
Family
ID=9392728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3012544A Pending JPH04211817A (ja) | 1990-01-12 | 1991-01-11 | 複数のサブプログラムのいずれかへのアクセスを有するマイクロプロセッサによる、リセットパルスの受信を反映するための方法及び装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5386576A (ja) |
| EP (1) | EP0437400B1 (ja) |
| JP (1) | JPH04211817A (ja) |
| DE (1) | DE69102658T2 (ja) |
| ES (1) | ES2060309T3 (ja) |
| FR (1) | FR2657181A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08132992A (ja) * | 1994-11-10 | 1996-05-28 | Mitsubishi Electric Corp | 車載用制御装置 |
| JP3434934B2 (ja) * | 1995-06-07 | 2003-08-11 | 株式会社デンソー | ワイヤレス車両制御システム |
| DE19755259A1 (de) * | 1997-12-12 | 1999-06-17 | Kostal Leopold Gmbh & Co Kg | Elektronische Schaltungsanordnung zum Beaufschlagen eines Mikroprozesses mit Weck- und Aktionssignalen |
| US8051282B2 (en) * | 2008-04-02 | 2011-11-01 | S.C. Johnson & Son, Inc. | Low voltage reset determination and operational flow modification for microprocessor-controlled devices |
| WO2010074677A1 (en) * | 2008-12-26 | 2010-07-01 | Thomson Licensing | Method and apparatus for configurating devices |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4030073A (en) * | 1975-11-05 | 1977-06-14 | Digital Equipment Corporation | Initialization circuit for establishing initial operation of a digital computer |
| US4228502A (en) * | 1977-06-29 | 1980-10-14 | Hitachi, Ltd. | Electronic computer system |
| US4432049A (en) * | 1978-09-05 | 1984-02-14 | Pern Shaw | Programmable mode select by reset |
| EP0009862B1 (en) * | 1978-09-05 | 1982-09-15 | Motorola, Inc. | Programmable mode of operation select by reset and data processor using this select |
| US4427464A (en) * | 1981-12-31 | 1984-01-24 | Bell Telephone Laboratories, Incorporated | Liquid phase epitaxy |
| JPS58127262A (ja) * | 1982-01-25 | 1983-07-29 | Toshiba Corp | マイクロコンピユ−タ |
| US4489394A (en) * | 1982-04-21 | 1984-12-18 | Zenith Electronics Corporation | Microprocessor power on reset system |
| US4590557A (en) * | 1983-09-12 | 1986-05-20 | Pitney Bowes Inc. | Method and apparatus for controlling software configurations in data processing systems |
| US4812677A (en) * | 1987-10-15 | 1989-03-14 | Motorola | Power supply control with false shut down protection |
| US5018062A (en) * | 1987-10-23 | 1991-05-21 | A.I. Architects, Inc. | Method and apparatus for overriding a ROM routine in response to a reset |
| JPH03503689A (ja) * | 1988-04-14 | 1991-08-15 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | リセツト信号識別装置を有するマイクロコンピユーター |
| FR2638867A1 (fr) * | 1988-11-04 | 1990-05-11 | Sgs Thomson Microelectronics | Procede et circuit de reinitialisation du fonctionnement d'un circuit |
| US5073943A (en) * | 1988-12-27 | 1991-12-17 | Ford Motor Company | Automotive audio system having active controls in reduced power state |
| US4965550A (en) * | 1989-10-30 | 1990-10-23 | Chrysler Corporation | Automatic wake-up circuit arrangement for a single wire multiplex switch monitoring system |
| US5081586A (en) * | 1990-02-20 | 1992-01-14 | Eaton Corporation | Multiplexing of accessories in a vehicle |
| US5134580A (en) * | 1990-03-22 | 1992-07-28 | International Business Machines Corporation | Computer with capability to automatically initialize in a first operating system of choice and reinitialize in a second operating system without computer shutdown |
| US5159217A (en) * | 1991-07-29 | 1992-10-27 | National Semiconductor Corporation | Brownout and power-up reset signal generator |
-
1990
- 1990-01-12 FR FR9000344A patent/FR2657181A1/fr active Granted
-
1991
- 1991-01-10 ES ES91400040T patent/ES2060309T3/es not_active Expired - Lifetime
- 1991-01-10 EP EP91400040A patent/EP0437400B1/fr not_active Expired - Lifetime
- 1991-01-10 DE DE69102658T patent/DE69102658T2/de not_active Expired - Fee Related
- 1991-01-11 JP JP3012544A patent/JPH04211817A/ja active Pending
-
1993
- 1993-04-19 US US08/049,051 patent/US5386576A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69102658D1 (de) | 1994-08-04 |
| EP0437400A1 (fr) | 1991-07-17 |
| US5386576A (en) | 1995-01-31 |
| DE69102658T2 (de) | 1994-10-13 |
| ES2060309T3 (es) | 1994-11-16 |
| FR2657181B1 (ja) | 1994-08-19 |
| FR2657181A1 (fr) | 1991-07-19 |
| EP0437400B1 (fr) | 1994-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0329725B1 (en) | Microcomputer with on-board chip selects and programmable bus stretching | |
| US6198303B1 (en) | Configuration eprom with programmable logic | |
| US7020764B2 (en) | Semiconductor processing device | |
| US5495593A (en) | Microcontroller device having remotely programmable EPROM and method for programming | |
| US4237534A (en) | Bus arbiter | |
| JP2682700B2 (ja) | Ｉｃカード | |
| US6601130B1 (en) | Memory interface unit with programmable strobes to select different memory devices | |
| JPS61121149A (ja) | 初期設定装置 | |
| JPH04211817A (ja) | 複数のサブプログラムのいずれかへのアクセスを有するマイクロプロセッサによる、リセットパルスの受信を反映するための方法及び装置 | |
| EP0395377B1 (en) | Status register for microprocessor | |
| US6584540B1 (en) | Flash memory rewriting circuit for microcontroller | |
| US7219167B2 (en) | Accessing configuration registers by automatically changing an index | |
| US6438686B1 (en) | Method and apparatus for eliminating contention with dual bus masters | |
| JPH11259195A (ja) | バスノイズ防止回路 | |
| KR100247377B1 (ko) | 상위 콘트롤러에서 수신된 데이타에 의한 피엘디의 자체 프로그램방법 | |
| US5748909A (en) | Interface board and instruction processing device without a local CPU | |
| JPS6235958A (ja) | マイクロ・コンピユ−タ | |
| JP2001273274A (ja) | 半導体集積回路およびそのテストモード設定回路 | |
| JPS59116866A (ja) | 計算機システムの記憶装置 | |
| JPS6227423B2 (ja) | ||
| JP2767794B2 (ja) | マイクロコンピュータ | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPH1083384A (ja) | マイクロコンピュータ | |
| JPH09311849A (ja) | ワンチップマイクロコンピュータ | |
| JPS6155764A (ja) | アドレス設定制御方式 |