JPH04208881A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH04208881A JPH04208881A JP2400144A JP40014490A JPH04208881A JP H04208881 A JPH04208881 A JP H04208881A JP 2400144 A JP2400144 A JP 2400144A JP 40014490 A JP40014490 A JP 40014490A JP H04208881 A JPH04208881 A JP H04208881A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- measurement
- digital
- analog
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000005259 measurement Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000012360 testing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
[0001]
【産業上の利用分野】本発明は半導体集積回路に関し、
特にバイ・CMOSプロセスで設計された半導体集積回
路に関する。 [0002]
特にバイ・CMOSプロセスで設計された半導体集積回
路に関する。 [0002]
【従来の技術】従来のバイ・CMOSプロセスを用いた
デジタル・アナログ混在の集積回路では、回路規模が大
きくなり、図2に示すようなデジタル回路1aとアナロ
グ回路2とを独立に測定したり、特に測定の為の回路を
入れるとか又は測定しやすくする為に、本来の機能を実
現する為の回路とは別に回路を付加することはせずデジ
タルの入カバターンでテスティングを行なっている。 [0003]
デジタル・アナログ混在の集積回路では、回路規模が大
きくなり、図2に示すようなデジタル回路1aとアナロ
グ回路2とを独立に測定したり、特に測定の為の回路を
入れるとか又は測定しやすくする為に、本来の機能を実
現する為の回路とは別に回路を付加することはせずデジ
タルの入カバターンでテスティングを行なっている。 [0003]
【発明が解決しようとする課題】この従来の半導体集積
回路の測定では、バイ・CMOSプロセスを用いたデジ
タル・アナログ混在回路のように回路規模が大きくなっ
てくると、デジタル回路とアナログ回路を独立にテスト
を行なうことが困難になってくる。たとえばデジタル回
路の出力がアナログ回路の入力に直結しているデジタル
回路の故障を検出する為に、デジタルパターンを入力し
てもデジタルの出力が端子に出てないために故障が検出
できない。 [0004]さらにアナログ回路の方では、入力にアナ
ログ信号を入力できない為に不良を検出するのが困難に
なる。さらに回路規模が大きくなるとテストパターン数
も増大しテスティングに時間がかかるという問題もある
。 [0005]
回路の測定では、バイ・CMOSプロセスを用いたデジ
タル・アナログ混在回路のように回路規模が大きくなっ
てくると、デジタル回路とアナログ回路を独立にテスト
を行なうことが困難になってくる。たとえばデジタル回
路の出力がアナログ回路の入力に直結しているデジタル
回路の故障を検出する為に、デジタルパターンを入力し
てもデジタルの出力が端子に出てないために故障が検出
できない。 [0004]さらにアナログ回路の方では、入力にアナ
ログ信号を入力できない為に不良を検出するのが困難に
なる。さらに回路規模が大きくなるとテストパターン数
も増大しテスティングに時間がかかるという問題もある
。 [0005]
【課題を解決するための手段】本発明は半導体集積回路
は、バイ・CMOSプロセスを用いて設計されたアナロ
グ回路及びデジタル回路を有する半導体集積回路におい
て、前記アナログ回路の入力端に接続するとともに前記
デジタル回路の内部測定点に接続する測定端子と、該測
定端子と前記内部測定点との間を電気的に接続するため
に前記デジタル回路内に設けられたP型MOSおよびN
型MOSの並列回路とそのゲートに接続するインバータ
とを有する測定用アナログスイッチと、該測定用アナロ
グスイッチ同じ構成で前記デジタル回路とアナログ回路
間の信号ラインを電気的に切り離す為に信号ラインに直
列に挿入された信号用アナログスイッチと、前記測定用
及び信号用のアナログスイッチを制御するために制御端
子からデジタルパターン信号を入力するデコーダとを有
して構成されている。 [0006]
は、バイ・CMOSプロセスを用いて設計されたアナロ
グ回路及びデジタル回路を有する半導体集積回路におい
て、前記アナログ回路の入力端に接続するとともに前記
デジタル回路の内部測定点に接続する測定端子と、該測
定端子と前記内部測定点との間を電気的に接続するため
に前記デジタル回路内に設けられたP型MOSおよびN
型MOSの並列回路とそのゲートに接続するインバータ
とを有する測定用アナログスイッチと、該測定用アナロ
グスイッチ同じ構成で前記デジタル回路とアナログ回路
間の信号ラインを電気的に切り離す為に信号ラインに直
列に挿入された信号用アナログスイッチと、前記測定用
及び信号用のアナログスイッチを制御するために制御端
子からデジタルパターン信号を入力するデコーダとを有
して構成されている。 [0006]
【実施例】次に本発明について図面を参照して説明する
。図1は本発明の一実施例の半導体チップ上の模式図で
、デジタル回路1の出力端がチップ12内でアナログ回
路2の入力端に接続されている。デジタル回路1内の内
部測定点3にP型MOS4,N型MOS5,インバータ
6で構成された測定用アナログスイッチ13が接触され
ており、測定端子11とも電気的に接続されている。 [0007]デコーダ7は、デジタルパターン入力端子
10より入力されたコードに従って測定用のアナログス
イッチ13をオン・オフ制御して測定点3と測定端子1
1とを電気的に接続したり離したりできる。又信号ライ
ンに入っている信号用のアナログスイッチ14は、内部
回路を一時的に信号ラインから切り離し、各回路間の途
中に信号を入力したりすることを可能にする。 [00081本実施例によれば、外部に出ている測定端
子11から直接的に内部のデジタル回路1の測定点3を
測定できたり、デジタル回路1内部の測定点3を出力と
して良、不良の判定に使用したりする。従ってデジタル
回路1では従来に比べて少ないデジタルパターンで故障
を検出できる。 [0009]さらにアナログ回路2では信号用アナログ
スイッチ14をオフしておいて直接アナログ回路2の入
力端に測定端子11から入力信号を入れられることで、
従来よりテスティングが行いやすくなる。 [00101 【発明の効果]従って本発明は、バイ・CMOSプロセ
スのデジタル・アナログ混在の大規模な半導体集積回路
内の回路の一部を判定しやすい様に測定場所と端子との
間をP型MOS−N型MOSインバータで構成する測定
用アナログスイッチで接続することで、半導体集積回路
の内部のデジタル回路内の測定が容易にできる効果があ
る。さらに信号用アナログスイッチと測定端子を用いて
アナログ回路の測定も容易になる。
。図1は本発明の一実施例の半導体チップ上の模式図で
、デジタル回路1の出力端がチップ12内でアナログ回
路2の入力端に接続されている。デジタル回路1内の内
部測定点3にP型MOS4,N型MOS5,インバータ
6で構成された測定用アナログスイッチ13が接触され
ており、測定端子11とも電気的に接続されている。 [0007]デコーダ7は、デジタルパターン入力端子
10より入力されたコードに従って測定用のアナログス
イッチ13をオン・オフ制御して測定点3と測定端子1
1とを電気的に接続したり離したりできる。又信号ライ
ンに入っている信号用のアナログスイッチ14は、内部
回路を一時的に信号ラインから切り離し、各回路間の途
中に信号を入力したりすることを可能にする。 [00081本実施例によれば、外部に出ている測定端
子11から直接的に内部のデジタル回路1の測定点3を
測定できたり、デジタル回路1内部の測定点3を出力と
して良、不良の判定に使用したりする。従ってデジタル
回路1では従来に比べて少ないデジタルパターンで故障
を検出できる。 [0009]さらにアナログ回路2では信号用アナログ
スイッチ14をオフしておいて直接アナログ回路2の入
力端に測定端子11から入力信号を入れられることで、
従来よりテスティングが行いやすくなる。 [00101 【発明の効果]従って本発明は、バイ・CMOSプロセ
スのデジタル・アナログ混在の大規模な半導体集積回路
内の回路の一部を判定しやすい様に測定場所と端子との
間をP型MOS−N型MOSインバータで構成する測定
用アナログスイッチで接続することで、半導体集積回路
の内部のデジタル回路内の測定が容易にできる効果があ
る。さらに信号用アナログスイッチと測定端子を用いて
アナログ回路の測定も容易になる。
【図1】本発明の一実施例の半導体チップ上の模式図で
ある。
ある。
【図2】従来の半導体集積回路の一例の模式図である。
1 デジタル回路
2 アナログ回路
内部測定点
P型MOS
N型MOS
インバータ
デコーダ
デジタル入力端子
アナログ出力端子
デジタルパターン入力端子
測定端子
チップ
測定用アナログスイッチ
信号用アナログスイッチ
Claims (1)
- 【請求項1】バイ・CMOSプロセスを用いて設計され
たアナログ回路及びデジタル回路を有する半導体集積回
路において、前記アナログ回路の入力端に接続するとと
もに前記デジタル回路の内部測定点に接続する測定端子
と、該測定端子と前記内部測定点との間を電気的に接続
するために前記デジタル回路内に設けられたP型MOS
およびN型MOSの並列回路とそのゲートに接続するイ
ンバータとを有する測定用アナログスイッチと、該測定
用アナログスイッチ同じ構成で前記デジタル回路とアナ
ログ回路間の信号ラインを電気的に切り離す為に信号ラ
インに直列に挿入された信号用アナログスイッチと、前
記測定用及び信号用のアナログスイッチを制御するため
に制御端子からデジタルパターン信号を入力するデコー
ダとを有することを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2400144A JPH04208881A (ja) | 1990-12-03 | 1990-12-03 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2400144A JPH04208881A (ja) | 1990-12-03 | 1990-12-03 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04208881A true JPH04208881A (ja) | 1992-07-30 |
Family
ID=18510059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2400144A Pending JPH04208881A (ja) | 1990-12-03 | 1990-12-03 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04208881A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350061A (ja) * | 1993-06-11 | 1994-12-22 | Nec Corp | Eclゲートアレイ |
JPH0798359A (ja) * | 1993-09-30 | 1995-04-11 | Nec Corp | 半導体装置 |
-
1990
- 1990-12-03 JP JP2400144A patent/JPH04208881A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350061A (ja) * | 1993-06-11 | 1994-12-22 | Nec Corp | Eclゲートアレイ |
JPH0798359A (ja) * | 1993-09-30 | 1995-04-11 | Nec Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970062714A (ko) | 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템 | |
JPH04208881A (ja) | 半導体集積回路 | |
JPH045576A (ja) | 接触抵抗の試験装置 | |
US20020149387A1 (en) | Test circuit and test method | |
JPH03185744A (ja) | 半導体素子 | |
JPH0222707Y2 (ja) | ||
JPS6371667A (ja) | プリント基板断線短絡検査方法 | |
JPS55160866A (en) | Device for deciding short-circuit and disconnection | |
JP3174895B2 (ja) | 信号選択回路のテスト方法 | |
KR970007077Y1 (ko) | 웨이퍼의 에지칩 테스트회로 | |
JPS629276A (ja) | 半導体集積回路検査装置 | |
JPH10223711A (ja) | 半導体集積回路装置とその試験方法 | |
KR910006945Y1 (ko) | 웨이퍼 자동 감지장치 | |
KR0139931Y1 (ko) | 전자 렌지 | |
JPH05196699A (ja) | 半導体集積回路 | |
JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
JPH054034B2 (ja) | ||
JPH05264633A (ja) | 試験ボード配線導通試験回路 | |
JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
JPH02186281A (ja) | 半導体装置 | |
JPS61171146A (ja) | 電気特性測定用センサ | |
JPH023146B2 (ja) | ||
JPH0541419A (ja) | 検査装置の評価方法 | |
JPH0613441A (ja) | 半導体集積回路装置の検査測定方法 | |
JPS5442701A (en) | Automatic vehicle testing apparatus |