JPH04208068A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御装置から到来するスイッチング同期用のパ
ルスについて、パルスが存在する時と、しない時との両
者について電力変換効率を良好に維持できるスイッチン
グ電ａｉ回路に関する。

〔従来の技術〕

第３図は複数のスイッチング電源回路を制御装置、即ち
制御ユニットにより制御することの構成を示す図である
。第３図において、１は制御ユニット、２−１．２−２
は同期パルス伝送線、３−１．３−２は電圧調整信号伝
送線、４１．４−２は全スイッチング電源回路の共運直
流出力端子、５゜６・・・ｎは第１電源ユニツト、第２
電源ユニツト・・・第ｎ電源ユニットで夫々スイッチン
グ電源回路に相当する。１１〜２２は該第１＠、源ユニ
ット５の構成要素を示し、１１は直流電源、１２はスイ
ッチ素子、１３は変圧器、１４は整流平滑回路、１５は
出力電圧可変用抵抗素子で、固定抵抗素子’１５１゜１
５−３及び可変抵抗素子１５−２から成る。１６は基準
電圧源を示し電圧をＶＲとするもの、１７は切換スイッ
チ、１８は比較増幅器、１９は同期回局、２゜は三角波
発振回路、２１は波形比較器、２２はスイッチ素子の駆
動回路を示す。

該第２電源ユニット６乃至該第ｎ電源ユニットｎは、そ
れぞれ該第１を源ユニット５と同一の構成であって、且
つ該第１電源ユニツト５と共に該制御ユニットから共通
的に制御されている。又そ、れらの出力側は該端子４−
１，４７２に接続される負荷（図示せず）に対し全て並
列接続されている。そのため該制御ユニット１から各電
源ユニット５．６・・・ｎに対し一対の該同期パルス伝
送線２−１．２−２と、一対の該電圧調整信号線３−１
．３−２とが接続されている。同期パルスは各ＴｒｂＲ
ユニットの三角波発振回路２０を同期発振させるために
使用され、該電圧調整信号伝送線３−１．３−２は各電
源ユニットの出力電圧をバランスさせるために、出力電
圧を微調整す−ることに使用している。各電源ユニット
間に発振周波数のずれがあると、出力電圧にビート（唸
り）を生じハンチングを起こすことがある。そのため電
源ユニットにおいては該同期パルス伝送線２−１゜２−
２を介して取り込んなパルスを該同期回路１９によって
波形整形し、パルス立上りの時刻に該三角波発振回路２
０において三角波の発振を開始させて、三角波形を立上
げさせる。コンデンサなどの電荷蓄積手段か充分に電荷
を蓄積したことを検知して、三角波は立下がる。後述す
る該比較増幅器１８の出力と三角波形とを該波形比較器
２１で比較し、例えば所定値に達するまでの時間だけ該
比較増幅器１８の出力を得て、該駆動回路２２を駆動す
る。該駆動回路２２の出力は同期パルスに同期した信号
であるから、該スイッチ素子１２をオン・オフさせる。

その繰り返しにより所定電圧が該変圧器１３の出力に得
られる。該変圧器１３の出力は該整流平滑回＆＠１４に
より直流とされ、該出力端子４−１．４−２に達し、出
力電圧■。が得られる。

尚、出力電圧Ｖ０を一定に保つなめに、該比較増幅器１
８を使用する。即ち出力電圧Ｖ０に比例する電圧を該抵
抗素子１５から取り出し、通常は該基準電圧源１６の電
圧ｖＲと比較する。該比較増幅器１８は図示しない負帰
還接続かなされているため、一端子と十端子の電圧か等
しくさせるように該比較増幅器１８の出力を得て、帰還
増幅動作をしている。該比較増幅器１８の出力は前述の
ように該波形比較器２１に印加される。従って出力電圧
を意図的に調整するなめには、該電圧源１６の電圧値Ｖ
Ｒを変化させて行う。

以上の説明における同期パルスと該三角波発振回路２０
の出力波形について第４図により更に説明する。第４図
Ａは同期パルス波形を示し、繰り返し周期をＴとする。

第４図Ｂは同期パルスによって四期発、振した三角波形
を示す。発振回路の動作は、第４図Ａに示す同期パルス
の立上りに同期して三角波形が発振しているため、三角
波の発振時間Ｔ１がパルス周期Ｔよりも短くなり、 Ｔ＝Ｔ１＋７２ の関係がある。Ｔ２は三角波形が発振しない時間を示す
。同期パルスによって三角波が発振しているとき、何等
かの理由でパルスが伝送されなくなったり、或いは電源
ユニットを単独運転することで同期信号を入力させない
ときは、三角波が連続的に発振し、自走発振状態に戻る
。

三角波の発振時間Ｔ１は常に一定である。スイッチング
電源回路のうち特にフォワード方式に、よる回路では使
用する変圧器の飽和による悪影響を防止するため、スイ
ッチング素子の駆動パルスについてデユーティ比の最大
値を設定している。そのため第３図における該波形比較
器２１に印加する信号ＶＤの最大値を設けている。その
時は該比較増幅器１８の出力を直接ＶＤとはせずに、電
圧Ｖ。の電圧源の出力と該比較増幅器１８の出力とをオ
アゲートに印加し、その出力を該波形比較器２１に印加
する。そのため該比較増幅器１８の出力がＶＤを下回っ
たときは、ｖｃｌの電圧が該波形比較器２１に印加され
るようになる。

そのため第４図Ｂに示すように発振三角波形に対し制限
電圧ＶＤの値が保たれるから、波形比較器２１の出力波
形Ｔ、は、第４図Ｃに示す波形となる。即ち、自走状態
で見ると、デューティ比ＩかＴ、、、／Ｔ、　、同期発
振状態で見るとチューティ比２がＴ、／　（Ｔ、−↑−
１゛２）となって、チューティ比１〉チューティ比２で
ある。

一般に該変圧Ｆ：１１３について、その−次・二次の捲
線比はできるだけ小さい値とすることが、−次電流が小
さくなって変換効率か上昇する。

そのためには第４図Ｃに最大デユーティ比として示すパ
ルス幅Ｔ、の信号を大きな値、即ちデユーティ比の値を
できるだけ大きく設定することが良い。

〔発明か解決しようとする課題〕

上記の従来技術に示す構成ではパルス幅を大きく採るた
め、自走状態に合わせて変圧器を設計すると、同期発振
状態のとき得られるデユーティ比か小さく最大出力が得
られなくなる６逆に同期発振状態に合わせて変圧器を設
定すると、自走状態のとき一次電流が過大となって変圧
器が飽和することとなった。従って、従来技術では自走
・同期発振の両状態に同時に適合するように変圧器の設
定を行うことができす、最良効率を得ることかできなか
った。

本発明は前述の従来の欠点を改善し、同期パルスの存在
・不存在に拘らず、スイッチング素子を好適に駆動する
ためのパルス波形デユーティ比を大きく選定できるよう
にしたスイッチング電源回路を提供することにある。

〔課題を解決するための手段〕

本発明は、前述の目的を達成するためになされたスイッ
チング電源回路を提供するもので、制御装置からの同期
パルスに同期した周期で直流をスイッチングして、得ら
れた交流を整流し、整流出力の一方端に制御電圧を印加
して直流出力電圧をＭ御するスイッチング電Ｗ回路にお
いて、伝送された同期パルスの有無を検出するパルス検
出器と、該パルス検出器出力によって開閉されるスイッ
チと、該スイッチと直列接続された抵抗素子とを具備し
、該スイッチ・抵抗素子の直列回路を、直流をスイッチ
ングする素子を駆動するための波形比較器に対する電圧
印加回路に挿入したことを特徴とする。

〔作　用〕

該パルス検出器によって、伝送された同期パルスの有無
を検出する。一方、該スイッチング素子のスイッチング
を定めるための該波形比較器は同期パルスに同期して発
振する三角波と、電圧印加回路の出力とを比較する。該
電圧印加回路にはスイッチ・抵抗素子の直列回路を有し
、スイッチは前記パルス検出器によって開閉される。即
ち、同期パルスの無いときスイッチが開き、抵抗素子か
電圧印加回路に挿入されないときのスイッチング素子駆
動波形のデユーティ比と、同期パルスが存在しスイッチ
か閉じたときのスイッチング素子の駆動波形のデユーテ
ィ比とが等しくなるように抵抗素子の値を選定すること
である。従って、スイッチング電源回路の変圧器を最良
効率で動作させることが可能となる。

〔実施例〕

第１図は本発明の実施例の具体的構成を示す図、第２図
はその動作波形図である。第１図において、１９は同期
回路、２０は三角波発振回路、２１はＰＷＭコンパレー
タとしての波形比較器、２３はパルス検出器、２４は該
パルス検出器２３の出力によって開閉されるスイッチ、
２５はスイッチ２４と直列接続された抵抗素子、２６．
２７は抵抗分圧回路を構成する抵抗素子Ｒ、、、Ｒ２−
２８は基準電圧■。の端子、２９は制限電圧■１の端子
、３０は波形比較器２１の出力端子を示す。該パルス検
出器２３と該同期回路１９には、第２図Ａに示す同期パ
ルスか並列印加される。該同期回路１９は従来の第３図
における同期回路と同様に動作し、該三角波発振回路２
０において三角波を発振する。

第２図Ｂは発振三角波を示している。該パルス検出器２
３は例えばフィルタで構成され、同期パルス到来のとき
直流を出力する。そのため該スイッチ２４は例えば閉じ
るように動作する。そのとき該抵抗素子２５は該抵抗素
子２７と並列接続される。基準電圧源■８の該端子２８
の電圧は該スイッチ２７が開いているとき、該抵抗素子
２６と２７との分圧回路で分圧され、該端子２９に制＠
電圧Ｖ　ｏ　＋を発生する。第２図ＢにおいてＶ。ｌと
して示す電圧と発振三角波との電圧関係か図示されてい
る。ここでＶ　ｃ＋　＋の値はＶ　Ｒ−Ｒｔ　／　（Ｒ
＋十Ｒ２）で示される。但しＲ１は該抵抗素子２６、Ｒ
２は該抵抗素子２１の抵抗値である。

このとき該コンパレータ２１の出力端子に得られるパル
ス波形のデユーティ比１は第２図りに示すようにＴ、　
／　Ｔで与えられる。ここでＴは三角波の繰り返し周期
である。第２図Ｃはスイッチ２４のＯＦＦ・ＯＮ状態を
示している。

今同期パルスが到来したとき該スイッチ２４は閉じるか
ら、該抵抗素子２５．２７が並列に接続される。そのた
め制限電圧Ｖ１）２は ■。２＝ＶＩＩ　−Ｒ３／　（Ｒ＋　＋Ｒｓ　）となる
、ここでＲ３は該抵抗素子２５と２７との並列合成値を
いう、この値は当然に該抵抗素子２７の値よりは小さい
、そのためＶ　ｏ　＋　＞　Ｖ　Ｄ　２である。

同期パルスが到来して同期発振状態におけるデユーティ
比２は、第２図りに示すデユーティ比１と同様にＴ、’
／Ｔ’で与えられる。そして本発明において、チューテ
ィ比１とデユーティ比２とを等しくさせて、変圧器の動
作効率を向上させるには、デユーティ比１とデユーティ
比２とを等しくするために、該抵抗素子２５．２６．　
’２７の値を上述の式に従って適宜選定することにより
得られる６ 従って、このようなデユーティ比の信号によってスイッ
チング素子を駆動できるから、最も効率の良い変圧器を
設計してスイッチングを動作させるとき、同期パルスの
有無に関係なく動作か継続できる。

このように、同期発振状態と自走状態とを区別して考え
る必要がないため、椿線比を従来より下げることができ
、−時電流から従来よりも減少するから、スイッチング
素子のスイッチング損失を減少させるような動作をさせ
て効率を向上し得られる。

〔発明の効果〕

このように本発明のスイッチング＠源回路によれば、同
期パルスの有無に関係なくスイッチング素子を動作させ
ることか出来て、変圧器の設計が最も効率の良い状態に
設計できる効果を有する。

【図面の簡単な説明】

第１図は本発明の実施例の構成を示す図、第２図は第１
図の動作波形図、第３図は従来のスイッチング電源回路
の構成を示す図、第４図は第３図の動作波形図である。 ２１・・・波形比較器　　　２３・・・パルス検出器２
４・・・スイッチ ２５、２６．２７・・・抵抗素子

Claims (1)

【特許請求の範囲】
1. １、制御装置からの同期パルスに同期した周期で直流を
   スイッチングして、得られた交流を整流し、整流出力の
   一方端に制御電圧を印加して直流出力電圧を制御するス
   イッチング電源回路において、伝送された同期パルスの
   有無を検出するパルス検出器と、該パルス検出器出力に
   よって開閉されるスイッチと、該スイッチと直列接続さ
   れた抵抗素子とを具備し、該スイッチ・抵抗素子の直列
   回路を、直流をスイッチングする素子を駆動するための
   波形比較器に対する電圧印加回路に挿入したことを特徴
   とするスイッチング電源回路。