JPH04206825A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04206825A JPH04206825A JP33809290A JP33809290A JPH04206825A JP H04206825 A JPH04206825 A JP H04206825A JP 33809290 A JP33809290 A JP 33809290A JP 33809290 A JP33809290 A JP 33809290A JP H04206825 A JPH04206825 A JP H04206825A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- oxide film
- side wall
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 20
- 241000293849 Cordylanthus Species 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明ｉｉトランジスタ等の素子間分離の形成に関する
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
従来の技術
第２図に従来の方法による素子分離形成工程の構造断面
図を本場１ まず第２図（ａ）に示すようなシリコン基
板１」二に第２図（ｂ）のように酸化膜２を形成し 続
いて窒化膜３を形成する。フォトリソグラフィの技術を
用いてレジストの素子分離パターンを形成し ドライエ
ツチング技術を用いて窒化膜３だけを第２図（Ｃ）のよ
うにエツチングする。その後レジストを除去して素子分
離用の酸化膜４を第２図（ｄ）のように形成する。窒化
膜３は酸化されにくいため、窒化膜３のない部分が酸化
されて第２図（ｅ）のような酸化膜４の構造がつくられ
この酸化膜４で素子分離を行う。このような素子分離
形成法はｒ−ａ ｃ ｏ ｓ法とよばれている。
図を本場１ まず第２図（ａ）に示すようなシリコン基
板１」二に第２図（ｂ）のように酸化膜２を形成し 続
いて窒化膜３を形成する。フォトリソグラフィの技術を
用いてレジストの素子分離パターンを形成し ドライエ
ツチング技術を用いて窒化膜３だけを第２図（Ｃ）のよ
うにエツチングする。その後レジストを除去して素子分
離用の酸化膜４を第２図（ｄ）のように形成する。窒化
膜３は酸化されにくいため、窒化膜３のない部分が酸化
されて第２図（ｅ）のような酸化膜４の構造がつくられ
この酸化膜４で素子分離を行う。このような素子分離
形成法はｒ−ａ ｃ ｏ ｓ法とよばれている。
発明が解決しようとする課題
このような従来の半導体装置の製造方法で（よｒ−ａ
ｃ ｏ ｓ法で素子分離用の酸化膜４を形成すると、酸
化は等方面に起こるために窒化膜３の下も酸化される。
ｃ ｏ ｓ法で素子分離用の酸化膜４を形成すると、酸
化は等方面に起こるために窒化膜３の下も酸化される。
そのときの酸化膜の入り込みをバーズビークと呼」兎
このバーズビークにより、素子が微細化してくると設計
通りの寸法が得られ’？１″′。
このバーズビークにより、素子が微細化してくると設計
通りの寸法が得られ’？１″′。
素子特性の悪化またはそれを避けるためにヂップザイズ
の増加という問題が生じてくる。
の増加という問題が生じてくる。
本発明は上記課題を解決するものて 設計寸法通りの素
子分離酸化膜を有する半導体装置を提供することを目的
とする。
子分離酸化膜を有する半導体装置を提供することを目的
とする。
課題を解決するための手段
本発明は上記目的を達成するために シリコン基板の表
面に第１の酸化膜を形成する工程と、その酸化膜」二の
所定領域上に第１の窒化膜をパターン形成する工程と、
その窒化膜および前記第１の酸化膜にポリシリコン膜を
形成する工程と、そのポリシリコン膜上に第２の窒化膜
を形成する工程と、 その第２の窒化膜に異方性ドライエツチングを施し 前
記第１の窒化膜の開口部側装置 前記ポリシリコン膜を
介して第２の窒化膜の側壁残部よりなるサイドウオール
を形成する工程と、そのサイドウオールおよび前記第１
の窒化膜をマスクとして素子分離領域となる第２の酸化
膜を形成する工程とを少くとも有する構成よりなる。
面に第１の酸化膜を形成する工程と、その酸化膜」二の
所定領域上に第１の窒化膜をパターン形成する工程と、
その窒化膜および前記第１の酸化膜にポリシリコン膜を
形成する工程と、そのポリシリコン膜上に第２の窒化膜
を形成する工程と、 その第２の窒化膜に異方性ドライエツチングを施し 前
記第１の窒化膜の開口部側装置 前記ポリシリコン膜を
介して第２の窒化膜の側壁残部よりなるサイドウオール
を形成する工程と、そのサイドウオールおよび前記第１
の窒化膜をマスクとして素子分離領域となる第２の酸化
膜を形成する工程とを少くとも有する構成よりなる。
作用
本発明は上記した構成により、窒化膜のサイドウオール
を形成することにより、素子分離用酸化膜を形成したと
きにバーズビークができてもサイドウオールにより寸法
が短くなっているために素子分離領域の長さがマスクサ
イズより大きくなることはない。さらに 中間のポリシ
リコン膜が窒化膜のエツチングストッパーになり、膜厚
のばらつきエツチングの不均一性によるサイドウオール
のばらつきが減少し サイドウオール形成が安定する。
を形成することにより、素子分離用酸化膜を形成したと
きにバーズビークができてもサイドウオールにより寸法
が短くなっているために素子分離領域の長さがマスクサ
イズより大きくなることはない。さらに 中間のポリシ
リコン膜が窒化膜のエツチングストッパーになり、膜厚
のばらつきエツチングの不均一性によるサイドウオール
のばらつきが減少し サイドウオール形成が安定する。
さらに ポリシリコン膜が酸化されるために バーズビ
ーク長が短くなることによりシリコン基板にはいるスト
レスか増大することか緩和される。
ーク長が短くなることによりシリコン基板にはいるスト
レスか増大することか緩和される。
実施例
第１図は本発明の第１の実施例における半導体装置の製
造方法の各工程における断面図を示すものである。第１
図（ａ）〜（ｃ）は従来例の第２図（ａ）〜（ｃ）と同
様である。すなわちシリコン基板１を酸化して約１０ｎ
ｍの酸化膜２を形成しその上に減圧ＣＶＤ法により窒化
膜３を約１５０ｎｍ形成した後、フォトリソグラフィ技
術を用いてレジストパターンを形成し ドライエツチン
グ技術を用いて窒化膜３だけをエツチングし その後レ
ジストはアッシングにより除去している。
造方法の各工程における断面図を示すものである。第１
図（ａ）〜（ｃ）は従来例の第２図（ａ）〜（ｃ）と同
様である。すなわちシリコン基板１を酸化して約１０ｎ
ｍの酸化膜２を形成しその上に減圧ＣＶＤ法により窒化
膜３を約１５０ｎｍ形成した後、フォトリソグラフィ技
術を用いてレジストパターンを形成し ドライエツチン
グ技術を用いて窒化膜３だけをエツチングし その後レ
ジストはアッシングにより除去している。
その後本発明の特徴とする工程に入るわけである万丈
まず第１図（ＣＩ）に示すように酸化膜２および窒化膜
３が形成されたシリコン基板１の全表面に減圧ＣＶＤ法
によりポリシリコン膜１１を約５０ｎｍ堆積する。さら
にその上に第１図（ｅ）に示すように減圧ＣＶＤ法によ
り窒化膜１２を約２００ｎｍ形成し 続いて第１図（ｆ
）に示すように異方性ドライエツチングにより窒化膜１
２をエツチングし 窒化膜３の開口部に窒化膜のサイド
ウオール１２ａを形成する。このときポリシリコン膜１
１がエツチングストッパーになるために膜厚のばらつき
、エツチングのばらつきがあっても多めにオーバエツチ
ングを行うことによりばらつきを抑えることができる。
まず第１図（ＣＩ）に示すように酸化膜２および窒化膜
３が形成されたシリコン基板１の全表面に減圧ＣＶＤ法
によりポリシリコン膜１１を約５０ｎｍ堆積する。さら
にその上に第１図（ｅ）に示すように減圧ＣＶＤ法によ
り窒化膜１２を約２００ｎｍ形成し 続いて第１図（ｆ
）に示すように異方性ドライエツチングにより窒化膜１
２をエツチングし 窒化膜３の開口部に窒化膜のサイド
ウオール１２ａを形成する。このときポリシリコン膜１
１がエツチングストッパーになるために膜厚のばらつき
、エツチングのばらつきがあっても多めにオーバエツチ
ングを行うことによりばらつきを抑えることができる。
その後、第１図（ｇ）に示すように素子分離領域となる
酸化膜１３を６００ｎｍ形成する。その時ポリシリコン
膜１１も酸化されて、ポリシリコン酸化膜１４となる。
酸化膜１３を６００ｎｍ形成する。その時ポリシリコン
膜１１も酸化されて、ポリシリコン酸化膜１４となる。
この後第１図（ｈ）に示すように熱燐酸で窒化膜３、サ
イドウオール１２ａを除去する。酸化膜１３を形成する
１１飯酸化は等方面に起こるたるにザイドウォール］、
２ａ下も酸化される戟 サイドウオール１２ａにより寸
法が減少しているた敦 サイドウオール１２ａの大きさ
を最適化することによりマスク寸法通りの素子分離領域
が形成できる。ＬＯＣＯ３酸化時に酸化膜からなるサイ
ドウオール（１２ａ）のストレスのためにシリコン基板
ｌに欠陥が生じやすい万丈 欠陥の入りやすいサイドウ
オール１２ａの下にはポリシリコン膜１１が形成されて
いるために応力の緩和ができて欠陥が生じることはない
。またサイドウオール１２ａの形状も緩やかに増加して
いるためにサイドウオール（１２ａ）の下に形成される
酸化膜１３にかかるストレスも減少させることができる
。さらに ポリシリコン膜１１が酸化されてからシリコ
ン基板１が酸化されるために直接シリコン基板１が酸化
されてバーズビーク長が短くなることによりＬＯＧＯ８
端にストレスがかかることを防げる。
イドウオール１２ａを除去する。酸化膜１３を形成する
１１飯酸化は等方面に起こるたるにザイドウォール］、
２ａ下も酸化される戟 サイドウオール１２ａにより寸
法が減少しているた敦 サイドウオール１２ａの大きさ
を最適化することによりマスク寸法通りの素子分離領域
が形成できる。ＬＯＣＯ３酸化時に酸化膜からなるサイ
ドウオール（１２ａ）のストレスのためにシリコン基板
ｌに欠陥が生じやすい万丈 欠陥の入りやすいサイドウ
オール１２ａの下にはポリシリコン膜１１が形成されて
いるために応力の緩和ができて欠陥が生じることはない
。またサイドウオール１２ａの形状も緩やかに増加して
いるためにサイドウオール（１２ａ）の下に形成される
酸化膜１３にかかるストレスも減少させることができる
。さらに ポリシリコン膜１１が酸化されてからシリコ
ン基板１が酸化されるために直接シリコン基板１が酸化
されてバーズビーク長が短くなることによりＬＯＧＯ８
端にストレスがかかることを防げる。
発明の効果
以上の実施例から明らかなように本発明によれは シリ
コン基板の表面に第１の酸化膜を形成する工程と、その
酸化膜上の所定領域上の第１の窒化膜をパターン形成す
る工程と、その窒化膜および前記第１の酸化膜にポリシ
リコン膜を形成する工程と、そのポリシリコン膜上に第
２の窒化膜を形成する工程と、 その第２の窒化膜に異方性ドライエッヂングを施し 前
記第１の窒化膜の開口部側壁に 前記ポリシリコン膜を
介して第２の窒化膜の側壁残部よりなるサイドウオール
を形成する工程と、そのサイドウオールおよび前記第１
の窒化膜をマスクとして素子分離領域となる第２の酸化
膜を形成する工程とを少くとも有する構成よりなるので
セルファラインでマスクザイズが変更可能で、バーズビ
ークを気にすることなくマスク寸法通りに素子分離がで
き、さら（・二 第１と第２の窒化膜の間にポリシリコ
ン膜を形成することで窒化膜のエツチング均一性が向」
二し さらにシリコン基板酸化時に窒化膜によるストレ
スをポリシリコンの酸化により緩和でき、安定した素子
分離領域を有する半導体装置を提供できる。
コン基板の表面に第１の酸化膜を形成する工程と、その
酸化膜上の所定領域上の第１の窒化膜をパターン形成す
る工程と、その窒化膜および前記第１の酸化膜にポリシ
リコン膜を形成する工程と、そのポリシリコン膜上に第
２の窒化膜を形成する工程と、 その第２の窒化膜に異方性ドライエッヂングを施し 前
記第１の窒化膜の開口部側壁に 前記ポリシリコン膜を
介して第２の窒化膜の側壁残部よりなるサイドウオール
を形成する工程と、そのサイドウオールおよび前記第１
の窒化膜をマスクとして素子分離領域となる第２の酸化
膜を形成する工程とを少くとも有する構成よりなるので
セルファラインでマスクザイズが変更可能で、バーズビ
ークを気にすることなくマスク寸法通りに素子分離がで
き、さら（・二 第１と第２の窒化膜の間にポリシリコ
ン膜を形成することで窒化膜のエツチング均一性が向」
二し さらにシリコン基板酸化時に窒化膜によるストレ
スをポリシリコンの酸化により緩和でき、安定した素子
分離領域を有する半導体装置を提供できる。
第１図（ａ）〜０］）は本発明における一実施例の半導
体装置の製造方法を説明するための工程断面１第２図（
ａ）〜（，３）は従来の半導体装置の製造方法を説明す
るための工程断面図である。 ■・・・・シリコン基板、 ２・・・・酸化膜（第１の
酸化膜）、 ３・・・・窒化膜（第１の窒化膜）、１１
・・・・ポリシリコン肱１２・・・・窒化膜（第２の窒
化膜）、１２ａ・・・・ザイドウォーノに１３・・・・
素子分離領域となる酸化膜（第２の酸化膜）。 ’Ｊ リ＼ノ
＼ノ（−
））Ｌ：ｖ
体装置の製造方法を説明するための工程断面１第２図（
ａ）〜（，３）は従来の半導体装置の製造方法を説明す
るための工程断面図である。 ■・・・・シリコン基板、 ２・・・・酸化膜（第１の
酸化膜）、 ３・・・・窒化膜（第１の窒化膜）、１１
・・・・ポリシリコン肱１２・・・・窒化膜（第２の窒
化膜）、１２ａ・・・・ザイドウォーノに１３・・・・
素子分離領域となる酸化膜（第２の酸化膜）。 ’Ｊ リ＼ノ
＼ノ（−
））Ｌ：ｖ
Claims (2)
- （１）シリコン基板の表面に第１の酸化膜を形成する工
程と、その酸化膜上の所定領域上に第１の窒化膜をパタ
ーン形成する工程と、その窒化膜および前記第１の酸化
膜にポリシリコン膜を形成する工程と、そのポリシリコ
ン膜上に第２の窒化膜を形成する工程と、その第２の窒
化膜に異方性ドライエッチングを施し、前記第１の窒化
膜の開口部側壁に、前記ポリシリコン膜を介して第２の
窒化膜の側壁残部よりなるサイドウォールを形成する工
程と、 そのサイドウォールおよび前記第１の窒化膜をマスクと
して素子分離領域となる第２の酸化膜を形成する工程と
を少くとも有する半導体装置の製造方法。 - （２）シリコン基板上の所定領域にポリシリコン膜を形
成し、そのポリシリコン膜の酸化を介して前記シリコン
基板の所定領域に酸化膜を形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33809290A JPH04206825A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33809290A JPH04206825A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04206825A true JPH04206825A (ja) | 1992-07-28 |
Family
ID=18314832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33809290A Pending JPH04206825A (ja) | 1990-11-30 | 1990-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04206825A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100281036B1 (ko) * | 1993-03-20 | 2001-03-02 | 김영환 | 필드산화막 제조방법 |
-
1990
- 1990-11-30 JP JP33809290A patent/JPH04206825A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100281036B1 (ko) * | 1993-03-20 | 2001-03-02 | 김영환 | 필드산화막 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4927780A (en) | Encapsulation method for localized oxidation of silicon | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPH10303291A (ja) | 半導体装置及びその製造方法 | |
| JPH10223747A (ja) | 半導体装置の製造方法 | |
| JP3933746B2 (ja) | 半導体装置の素子分離方法 | |
| JPH04206825A (ja) | 半導体装置の製造方法 | |
| JP3127893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0458532A (ja) | 半導体装置の製造方法 | |
| JPH0437132A (ja) | 半導体装置の製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JPH0268929A (ja) | 半導体装置の製造方法 | |
| JPS63136548A (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH0536680A (ja) | 半導体装置とその製造方法 | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| US5641705A (en) | Device isolation method of semiconductor device | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| JPH03138936A (ja) | 半導体装置の製造方法 | |
| JPH06291113A (ja) | 半導体装置の製造方法 | |
| JPH08330413A (ja) | 半導体装置の製造方法 | |
| JPH07201839A (ja) | 半導体装置の製造方法 | |
| JPH0697129A (ja) | 半導体装置の製造方法 | |
| JPH0737873A (ja) | 半導体装置の素子分離領域形成方法 | |
| JPH02250350A (ja) | 半導体装置の製造方法 |