JPH04206655A - セラミックパッケージおよびその製造方法 - Google Patents

セラミックパッケージおよびその製造方法

Info

Publication number
JPH04206655A
JPH04206655A JP33481390A JP33481390A JPH04206655A JP H04206655 A JPH04206655 A JP H04206655A JP 33481390 A JP33481390 A JP 33481390A JP 33481390 A JP33481390 A JP 33481390A JP H04206655 A JPH04206655 A JP H04206655A
Authority
JP
Japan
Prior art keywords
layer
tungsten
ceramic substrate
layer made
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33481390A
Other languages
English (en)
Other versions
JPH0732212B2 (ja
Inventor
Kazuo Ishikawa
和夫 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP33481390A priority Critical patent/JPH0732212B2/ja
Publication of JPH04206655A publication Critical patent/JPH04206655A/ja
Publication of JPH0732212B2 publication Critical patent/JPH0732212B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、セラミック基板にリード線を接続する際に好
適なセラミックパッケージおよびその製造方法に関する
[従来の技術] フラットPKG、CCD等のリード線をセラミック多層
配線基板に接合する場合、リード線接合部位に、タング
ステン、あるいはモリブデンのペーストを印刷・塗布し
た後、そのペースト上に銀ろうをのり易くするた約にニ
ッケル狛っきが施され、その後、銀ろうによりリード線
が接合される。
[発明が解決しようとする課題] 然しなから、従来のセラミック基板では、接合されたリ
ード線に何らかの衝撃が加えられると、セラミック基板
、あるいはそのセラミック基板上にメタライズされた金
属薄膜にその応力の集中が生じ、その結果、リード線が
剥離してしまい、リード線自体の接合強度が十分でない
という不都合が指摘されている。
本発明の目的は、セラミック多層配線基板に接合される
リード線の接合強度を向上させたセラミックパッケージ
およびその製造方法を提供することにある。
[課題を解決するための手段] 前記の目的を達成するために、本発明に係るセラミック
パッケージは、 所望のパターンに対応してセラミック基板上に形成され
たタングステンからなる第1層と、リード線接合部位に
対応し且つ前記第1層のセラミック基板に対する端部位
置と異なる端部位置を占めるとともに前記第1層に積層
されるタングステンまたはモリブデンからなる第2の層
と、 前記第2層とリード線を接合する銀ろうからなる第3の
層とを有し、 前記第3層は前記具なる端部位置により露呈している第
1層または第2層の一部を介してセラミック基板に積層
されること、 を特徴とする。
また、本発明に係るセラミックパッケージの製造方法は
、 セラミック基板上に所望のパターンで且つ前記セラミッ
ク基板の端部位置よりも退位した位置にタングステンか
らなる第1の層を形成する第1の工程と、 前記セラミック基板上から第1の層にかけ且つこの第1
の層の一部を包被することにより段差を有するようにタ
ングステンまたはモリブデンからなる第2の層を形成す
る第2の工程と、前記第2層上にリード線を位置決めし
てセラミック基板に対して加熱加圧しながら銀ろうから
なる第3の層を前記第2層とリード線との間に形成する
第3の工程と、 からなることを特徴とする。
さらに、本発明に係るセラミックパッケージの製造方法
は、 セラミック基板上に所望のパターンで且つ前記セラミッ
ク基板の端部まで延在するタングステンからなる第1の
層を形成する第1の工程と、前記セラミック基板上にあ
って前記第1層よりも退位した位置に段差を有するよう
にタングステンまたはモリブデンからなる第2の層を形
成する第2の工程と、 前記第2層上にリード線を位置決めしてセラミック基板
に対して加熱加圧しながら銀ろうからなる第3の層を前
記第1層および第2層の段差部とリード線との間に形成
する第3の工程と、からなることを特徴とする。
[作用] 本発明に係るセラミックパッケージおよびその製造方法
では、タングステンからなる第1層と銀ろうとの間に、
タングステンまたはモリブデンからなる第2層が形成さ
れ、且つこの第1層の端部位置と第2層の端部位置とが
異なり、これによって段差が形成されるとともに、この
段差部分に銀ろうが回り込む。従って、銀ろうのリード
線に対する溶着面積が拡大し、接合強度が増大する。
「実施例」 次に、本発明に係るセラミックパッケージおよびその製
造方法について好適な実施例を挙げ、添付の図面に基づ
いて以下詳細に説明する。
第1図から理解されるように、第1工程では、セラミッ
ク基板10上に、配線パターン等の所望パターンに対応
させて、タングステンからなる第1の層12を印刷・形
成する。
ここで、第1層12を印刷・形成する際には、図に示す
ように、第1層12の端部がセラミック基板10の端部
より内側になるように形成する。この場合、第2図に示
すように、第1層13の端部とセラミック基板11の端
部とを合わせて形成してもよい。以下、この二側につい
て並列的に説明する。なお、第1層12.13の形成パ
ターンは、必ずしも配線パターンに対応させる必要はな
く、要はリード線接合部位に形成すればよい。
第2工程では、第3図、第4図に示すように、第1層1
2.13上に、タングステンまたはモリブデンからなる
第2層14.15を印刷・形成する。
そして、第3図および第4図から理解されるように、第
1層12.13の端部位置と第2層14.15の端部位
置とが異なる位置となるように、換言すれば、第1層1
2と第2層14とが段差Hを有するように、また、第1
層13と第2層15とが段差Hを有するように形成する
この場合、図示の如く、第2層14.15はセラミック
基板10上へその一部を重畳させておく。
第3工程では、ニッケルめっき16.17を施し、その
上にリード線18.19の端部を載置する。次に、リー
ド線18.19の上に銀ろう20.21を載置した状態
で、リード線18.19とセラミック基板10.11と
が相互に圧着されるように熱を加えると、銀ろう20.
21は自重によりリード線18.19の下部位置に回り
込み、所謂、銀ろう溜まりが形成され、これにより、リ
ード線18.19の接合が終了する。
以上説明したように、本実施例では、第1層12.13
上に、第2層14.15が段差Hを有するように形成さ
れる。従って、この段差Hの存在により銀ろう20.2
1がリード線18.19の下部に回り込み、銀ろう溜ま
りが形成される、これによって銀ろう20.21のリー
ド線18.19に対する溶着面積が拡大されので、セラ
ミック基板10.11あるいはセラミック基板10.1
1上に施されるメタライズに応力集中が生じない。その
結果、リード線18.19の接合強度が向上する。
また、第1層12.13としてタングステンが使用され
ることにより、配線パターンの酸化防止が行なえるとと
もに、第2層14.15としてモリブデンを使用するこ
とにより、リード線18の接合強度がさらに向上すると
いう利点をも有する。
[発明の効果] 以上の説明で理解されるように、本発明に係るセラミッ
クパッケージおよびその製造方法は、タングステンから
なる第1層と銀ろうとの間に、タングステンまたはモリ
ブデンからなる第2層が形成される。そして、第2層の
端部位置は第1層の端部位置と異なるので、リード線の
ろう接時においては、銀ろうがリード線の下部位置に回
り込むことができる。
すなわち、リード線接合部において、所謂、銀ろう溜ま
りが形成され、これによって銀ろうのリード線に対する
溶着面積が拡大するため、メタライズ、あるいはセラミ
ック基板に対する応力集中がなくなり、その結果、リー
ド線の接合強度が向上される。
【図面の簡単な説明】
第1図は本発明に係るセラミックパッケージおよびその
製造方法の好適な実施例における第1工程を示す第1層
の構造説明図、 第2図は本発明に係るセラミックパッケージおよびその
製造方法の他の実施例における第1工程を示す第1層の
構造説明図、 第3図および第4図は第1層上に形成される第2層の説
明図、 第5図および第6図はリード線が接合された状態を示す
構造説明図である。 10.11・・・セラミック基板 12.13・・・第1層 14.15・・・第2層 16.17・・・ニッケルめっき 18.19・・・リード線 20.21−・・銀ろう 特許出願人   日本碍子株式会社 出願人代理人   弁理士  千葉 測方(他2名)

Claims (4)

    【特許請求の範囲】
  1. (1)所望のパターンに対応してセラミック基板上に形
    成されたタングステンからなる第1層と、リード線接合
    部位に対応し且つ前記第1層のセラミック基板に対する
    端部位置と異なる端部位置を占めるとともに前記第1層
    に積層されるタングステンまたはモリブデンからなる第
    2の層と、 前記第2層とリード線を接合する銀ろうからなる第3の
    層とを有し、 前記第3層は前記異なる端部位置により露呈している第
    1層または第2層の一部を介してセラミック基板に積層
    されること、 を特徴とするセラミックパッケージ。
  2. (2)請求項1記載のセラミックパッケージにおいて、 タングステンまたはモリブデンからなる第2の層上にさ
    らにニッケル層を形成し、このニッケル層上に銀ろうか
    らなる第3の層を積層することを特徴とするセラミック
    パッケージ。
  3. (3)セラミック基板上に所望のパターンで且つ前記セ
    ラミック基板の端部位置よりも退位した位置にタングス
    テンからなる第1の層を形成する第1の工程と、 前記セラミック基板上から第1の層にかけ且つこの第1
    の層の一部を包被することにより段差を有するようにタ
    ングステンまたはモリブデンからなる第2の層を形成す
    る第2の工程と、前記第2層上にリード線を位置決めし
    てセラミック基板に対して加熱加圧しながら銀ろうから
    なる第3の層を前記第2層とリード線との間に形成する
    第3の工程と、 からなることを特徴とするセラミックパッケージの製造
    方法。
  4. (4)セラミック基板上に所望のパターンで且つ前記セ
    ラミック基板の端部まで延在するタングステンからなる
    第1の層を形成する第1の工程と、 前記セラミック基板上にあって前記第1層よりも退位し
    た位置に段差を有するようにタングステンまたはモリブ
    デンからなる第2の層を形成する第2の工程と、 前記第2層上にリード線を位置決めしてセラミック基板
    に対して加熱加圧しながら銀ろうからなる第3の層を前
    記第1層および第2層の段差部とリード線との間に形成
    する第3の工程と、からなることを特徴とするセラミッ
    クパッケージの製造方法。
JP33481390A 1990-11-30 1990-11-30 セラミックパッケージおよびその製造方法 Expired - Lifetime JPH0732212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33481390A JPH0732212B2 (ja) 1990-11-30 1990-11-30 セラミックパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33481390A JPH0732212B2 (ja) 1990-11-30 1990-11-30 セラミックパッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH04206655A true JPH04206655A (ja) 1992-07-28
JPH0732212B2 JPH0732212B2 (ja) 1995-04-10

Family

ID=18281507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33481390A Expired - Lifetime JPH0732212B2 (ja) 1990-11-30 1990-11-30 セラミックパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0732212B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296904B1 (ko) * 1998-07-29 2001-10-26 최현두 세라믹패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296904B1 (ko) * 1998-07-29 2001-10-26 최현두 세라믹패키지

Also Published As

Publication number Publication date
JPH0732212B2 (ja) 1995-04-10

Similar Documents

Publication Publication Date Title
KR930020640A (ko) 배선기판 조립체와 그 전기적 접합부 형성방법
JP2915888B1 (ja) 配線基板及びその製造方法
JPH10135267A (ja) 実装基板の構造及びその製造方法
JPH0888470A (ja) 電子部品実装用セラミック多層基板及びその製造方法
JPH01319993A (ja) プリント回路基板の接続方法
JPH04206655A (ja) セラミックパッケージおよびその製造方法
JP4012527B2 (ja) 電子部品の製造方法
JPH01220494A (ja) 多層配線基板
JPH04336490A (ja) リフローハンダの形成方法
JPH04139894A (ja) 多層セラミック基板
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JP3343963B2 (ja) 多層セラミック配線基板
JPH10139560A (ja) セラミック基板
JP2668558B2 (ja) 積層基板
JPH07297558A (ja) 回路基板及び回路基板への端子接合方法
JPH08181449A (ja) 電子回路基板の接続電極とその製造方法
JPH07240420A (ja) バンプ電極付き半導体装置およびその形成方法
JPS5898951A (ja) 電子部品の外部引出用端子
JPH03171745A (ja) ハイブリッド集積回路のマウント構造
JPH077817B2 (ja) 複合リードフレームの製造方法
JPH07106489A (ja) 半導体装置およびその製造方法
JPS624331A (ja) ワイヤボンデイング方法
JPS62115836A (ja) 混成集積回路の製造方法
JPS6276744A (ja) 集積回路用容器
JPH02252250A (ja) 半導体チップ端子接続用フィルムおよび半導体チップ端子接続方法