JPH04205675A - 画素密度変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は、ディザ画像の画素密度変換を高画質で行なう
画素密度変換装置に関する。

（従来の技術） 従来、ディザ画像における画素密度変換を高画質で行な
う方式としては、変換画像を構成する各画素、すなわち
変換画素に対応する原画像内の位置を求め、その位置に
おける局所的な濃度をｒ測し、その予測値をもとに再デ
ィザ処理を行なうというものがある。この方式を用いる
ことにより、原画像の階調性を保存し、かつ、モアレの
発生を防くことかできる。

しかし、この方式を用いた場合、次のような問題が生じ
る。いま、たとえば８×８のディザマトリクスを用いて
疑似階調表現された画像を等倍のままで横８画素、縦４
画素分すらしてコピーするという処理を考える。また、
この画像は濃度値か一様に「３２」であるとする。ディ
ザ閾値の設定か第９図（Ａ）のようになっているとする
と、この画像を表現するディザパターンは第９図（Ｂ）
のようになる。従来の技術では、変換画素を再ディザ化
によって求めることは、変換画像が書き込まれる画像メ
モリのアドレス情報を用いずに行なわれるため、変換画
像の書き込みアドレスとは無関係に常にデイ→ノ゛７ト
リクス内の一定の位置に設定されている閾値から参照か
開始され、例えば、ディザマトリクスの左上端の閾値か
ら参照するような場合には、その処理結果は第１０図（
Ａ）のようになる。第１０図（Ａ）を見ると、原画像と
それに上書きされた変換画像との境界部分においてディ
ザパターンの位相のずれが生じ、境界線が現れているこ
とが判る。しかるに、本来は第１０図（Ｂ）に示すよう
に境界線は現れるべきてはなく、第１０図（Ａ）の結果
は明らかに画質低下を起こしているといえる。

（発明か解決しようとする課題） 上記したように、従来は、変換画素を再ディザ化によっ
て求める場合、変換画像か書込まれる画像メモリのアド
レス情報を用いずに行なわれるため、変換画像の書込み
アドレスとは無関係に常にディザマトリクス内の一定の
位置に設定されている閾値から参照が開始される。その
結果、原画像とそれに上書きされた変換画像との境界部
分においてディザパターンの位相のずれか生じて境界線
か現れ、画質低下を起こしてしまうという問題があった
。

そこで、本発明は、ディザて表現された原画像に対して
画素密度変換を行なった後、再ディザ処理を施して得ら
れる変換画像を書込む際の、境界におけるディザパター
ンの位相のずれをなくし、より高画質な処理結果が得ら
れる画素密度変換装置を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） 本発明の画素密度変換装置は、ディザ画像に対して画素
密度変換を行なう際に、変換画像の各画素に対応する原
画像内の位置における局所濃度を予ΔＩＩ　Ｌ、その予
４１す値とディザ閾値との比較結果を用いて再ディザ化
を行なうことにより変換画素値を求める画素密度変換装
置において、変換画素の画像メモリへの書き込みアドレ
スから、ディザ閾値が格納されているメモリのディザ閾
値読み出しアドレスを求めて出力するアドレス発生手段
を具備している。

（作用） 画像メモリの各アドレスに対してディザマトリクスの１
個の要素、すなわちディザ閾値が固有に割り当てられ、
変換画素を書き込むアドレスに対応して適切なディザ閾
１直を選択し、再ディザ化に用いることにより、原画像
とそれに上書きされた変換画像との境界部分におけるデ
ィザパターンの位相のずれが生じず、高画質なディザ画
像処理ができる。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

−５＝ 第１図は、本発明に係る画素密度変換装置全体の構成を
示すものである。すな゛わち、この画素密度変換装置は
、Ｓｒｃアドレス発生回路］と、Ｄｓｔアドレス発生回
路２と、マルチプレックスセレクタ（ＭＵＸ）３と、画
像メモリ４と、画素密度変換回路５とから構成されてい
る。

Ｓｒｃアドレス発生回路１は、画素密度変換後の画像に
おける各変換画素に対応する原画像内の位置（以下、変
換画素位置と記述する）を算出し、その位置に対応する
アドレス（以下、Ｓｒｃアドレスと記述する）を出力す
る。Ｄｓｔアドレス発生回路２は、変換画素を格納する
メモリのアドレス（以下、Ｄｓｔアドレスと記述する）
を発生する。なお、以下では、Ｓｒｃアドレス、Ｄｓｔ
アドレスおよび後述のディザ閾値読出しアドレスは全て
Ｘ方向成分とｙ方向成分とからなる２次元アドレスとし
て説明する。

画素密度変換回路５は、濃度ｒ側蓋６、ディザ閾値を格
納した内部ＲＡＭ７、再ディザ部８および内部アドレス
発生回路９から構成されている。

濃度予測器６は、画像メモリ４のＳｒｃアドレスおよび
その周囲から読み出された被参照原画素群をもとに変換
画素位置における局所濃度を予測する。内部アドレス発
生回路９は、内部ＲＡＭ７からのディザ閾値読出しアド
レスを発生するもので、Ｄｓｔアドレス発生回路２と同
等の回路構成をとる。再ディザ部８には比較器か用いら
れ、読み■されたディザ閾値と、濃度予測器６から出力
された濃度予測値とを比較し、その比較の結果、次のよ
うに変換画素値を出力する。

濃度予７Ｉｌｌｌ値〉閾値のとき、変換画素値＝「１」
濃度予測値≦閾値のとき、変換画素値−ｒＯＪ変換画素
は画像メモリ４のＤｓｔアドレスに書き込まれる。

次に、第１図の各構成要素について詳細に説明する。

第２図は、前記Ｄｓｔアドレス発生回路２を示すもので
ある。また、第３図は、変換画像が画像メモリ４に書き
込まれるときのスキャン模式図を示すものである。なお
、ｘｉｎｉはＸアドレス初期値、Δｘｍは主走査方向ア
ドレスステップのＸ成分、ΔＸＳは副走査方向アドレス
ステップのＸ成分である。

第２図（Ａ）は、Ｘ方向アドレス呻出部である。

すなわち、加算器１０は、現在のアドレスＸにΔｘｍを
加え、フリップフロップ］］は、画素更新クロックによ
り変換画素更新の度に加算器］０の出力をラッチする。

セレクタ１２では、主走査開始ステータス信号により主
走査開始時のみ主走査開始アドレスｘｍｉか選択され、
それ以外の時はフリップフロップ１１のラッチ出力が選
択され、更新後のアドレスＸとして出力される。加算器
１３は、現在の主走査開始アドレスｘｍｉにΔＸＳを加
え、フリップフロップ１４は、ライン更新クロックによ
り主走査ライン更新の度に加算器１３の出力をラッチす
る。セレクタ１５は、副走査開始ステータス信号により
副走査開始時のみアドレス初期値ｘｉｎｉを選択し、そ
れ以降はフリップフロップ１４のラッチ出力を選択する
ようになっている。

第２図（Ｂ）は、ｙ方向アドレス算出部である。

すなわぢ、加算器１６は、現在のアドレスｙにΔｙｍを
加え、フリップフロップ１７は、画素更新クロックによ
り変換画素更新の度に加算器］６の出力をラッチする。

セレクタ１８では、主走査開始ステータス信号により主
走査開始時のみ主走査開始アドレスｙｍｉか選択され、
それ以外の時はフリップフロップ１７のランチ出力が選
択され、更新後のアドレスｙとして出力される。加算器
１９は、現在の主走査開始アドレスｙｍｉにΔｙｓを加
え、フリップフロップ２０は、ライン更新クロックによ
り主走査ライン更新の度に加算器１９の出力をラッチす
る。セレクタ２１は、副走査開始ステータス信号により
副走査開始時のみアドレス初期値ｙｉｎｉを選択し、そ
れ以降はフリップフロップ２０のラッチ出力を選択する
ようになっている。

次に、画素密度変換回路５の各構成要素について説明す
る。

内部アドレス発生回路９は、第２図に示したＤｓｔアド
レス発生回路２と同等の回路構成をとり、Ｄｓｔアドレ
スの初期値とアドレスステップを用いて、Ｄｓｔアドレ
スのうちのＸ成分３ビツトおよびｙ成分３ビットからな
る二１６ビツトのアドレスを問直読出しアドレスとして
発生する。たたし、内部アドレス発生回路９は、ディザ
マトリクスの行および列の数がそれぞれ２″および２“
であるとき、ｙ方向ｍビット以上、Ｘ方向ｎビット以上
、計（ｍ十ｎ）以上の情報量のアドレスをＤｓｔアドレ
スに対応して発生できるものであればよい。

第４図は、ディザ閾値を格納する内部ＲＡ　Ｍ　７の構
成を示すものである。この内部ＲＡＭ７は、２″′Ｘ２
ｎのディザマトリクスを用いる場合、（ｍ＋ｎ）ビット
／ワードＸ　２　Ｌ　ｍ“０ゝワードの（構成をとる。

本実施例では、第４図（Ａ）に示すように内部ＲＡＭ７
は、内部アドレス発生回路９が発生した６ビツトのアド
レスを入力し、そのアドレスに格納されているディザ閾
値を出力する。内部ＲＡＭ７の構成は、第４図（Ｂ）に
示すように６ビツト／ワード×６４ワードとなっている
。

第５図は、濃度予１１１１１器６の構成を示すものであ
る。この濃度予測器６の濃度予測は、変換画素位置を中
心としてディザマトリクスと同一の８×８の開口で囲ま
れた領域の黒画素の数をカウントし、その値を予測値と
する。第６図は、このときの濃度予測の様子を＞Ｊ＜シ
ている。第５図（Ａ）は、濃度予測器６の構成例であり
、黒画素を表現する値が「１」であるとすると、１段［
Ｉのデコーダ３０〜３７は、入力された８ビツトの中の
「］」の個数を出力するロジック回路である。デコーダ
３０〜３７の出力は、２段１」以降の加算器４０〜４６
によって加算され、結局６４ビツトの入力データの中の
「１」のカウント値が出力される。

または、第５図（Ｃ）に示すように開口の移動に伴い、
開口に入る８画素中の黒画素数から開口の外に出る８画
素中の黒画素数を差し引いた値を増分として順次加算し
ていく方法を用いてもよい。

この場合の回路構成は第５図（Ｂ）に示すが、デコーダ
５０，５］は第５図（Ａ）と同じものてあ−］］− る。減算器５３からの出力が増分であり、フリップフロ
ップ５４からの出力が濃度予１１１１＋値である。

フリップフロップ５４へのクロックは開口の移動に伴っ
て発生するクロックである。

次に、本発明の特徴を具体例を用いて説明する。

本実施例では、ディザマトリクスは８×８で、閾値の分
布は第９図（Ａ）の設定を用いている。また、変換率は
１　（等倍）とする。

いま、濃度値が「３２」で、−様な原画像を画素密度変
換し、第８図に示すように変換画像を原画像の位置から
Ｘ方向に８画素、ｙ方向に４画素ずれた位置に上書きす
る場合を考える。まず、現在求めようとしている変換画
素が原画像中のどの位置に対応するかをＳｒｃアドレス
発生回路］によって求める。その際、原画素の並んでい
る間隔を「１」とすると、変換率がｒのとき変換画素は
１　／　ｒの間隔で原画像内に分布することを用いる。

ここで、揚げている例では等倍、すなわちｒ＝１である
から、変換画素も原画像中において間隔「１」て分布し
ていることになる。

次に、求められたＳｒｃアドレスおよびその周囲の被参
照原画素群から濃度予測器６を用いて変換画素位置にお
ける局所濃度値を予測する。本実施例では、原画像は一
様に濃度「３２」となっているので、この方法によれば
変換画素の濃度予測値も「３２」となる。

最後に、再ディザ化処理によって変換画素値を求め、画
像メモリ４のＤｓｔアドレス上に書き込む。１１ｆディ
ザ化処理では、ディザマトリクス中の１つの閾値と濃度
ｒ測値の大小を比較するか、その際、どの閾値を用いる
かによって得られる画像か変わってくる。本実施例では
、第７図に示すように画像メモリ４内にディザマトリク
スが敷き詰められているものと考える。これは、画像メ
モリ４のアドレスに対してＮａにデイ→ノ゛閾値を割り
当てることと等価である。さらに、本実施例では、８Ｘ
８のディザマトリクスを用いていることから、画像メモ
リ４のアドレス［ｘ、ｙ］に対応するディザ閾値は、デ
ィザマトリクス内のアドレス（Ｘ　％　８、　ｙ　％　
８）に設定された閾値である。ここで、（ｘ　　％　８
）は、Ｘを８で割ったときの余りを表すものである。

最初の変換画素値を求めるとき、原画像がアドレス［０
，０］から始まるものとすると、変換画像はアドレス［
８，４］から始まるので、濃度予測値「３２」は、内部
アドレス発生回路９が出力した閾値読み出しアドレス（
８％　８、４％　ｇ）＝　（０，４）の閾値と比較され
る。第９図（Ａ）により、ディザマトリクス内のアドレ
ス（０，４）にある閾値は「３８」であるから、比較の
結果、最初の変換画素値として「０」が［８，４コに書
き込まれる。

このようにして、変換画素が逐次求められ、画像メモリ
４に書き込まれていき、最終的に第１０図（Ｂ）に示し
た画像が得られる。

以上説明したように」二記実施例によれば、画像メモリ
のアドレスに対応してディザ閾値を選択し、再ディザ処
理に用いているので、原画像とそれに上書きされた変換
画像との境界部分におけるディザパターンの位相のずれ
が生じず、高画質なディザ画像処理結果か得られる。

［発明の効果］ 以上詳述したように本発明によれば、ディザで表現され
た原画像に対して画素密度変換を行なった後、再ディザ
処理を施して得られる変換画像を書込む際の、境界にお
けるディザパターンの位相のずれをなくし、より高画質
な処理結果か得られる画素密度変換装置を提供すること
ができる。

【図面の簡単な説明】

図は本発明の一実施例を説明するためのもので、第１図
は全体的な構成を概略的に示すブロック図、第２図はり
、ｓｔアドレス発生回路の構成を示すブロック図、第３
図は変換画像が画像メモリに書き込まれる際のスキャン
模式図、第４図は内部ＲＡＭの構成を説明するための図
、第５図（Ａ）。 （Ｂ）はそれぞれ濃度予測器の構成例を示す図、第５図
（Ｃ）は第５図（Ｂ’）の回路構成を説明するための図
、第６図は濃度予測を説明するための模式図、第７図は
変換画像、原画像およびディザマトリクスの位置関係を
説明するための図、第８図は変換画像と原画像との位置
関係を説明するための図、第９図はディザ閾値を説明す
るための図、第１０図はディザパターンの位相ずれによ
る画質劣化を説明するための図である。 １・・・Ｓｒｃアドレス発生回路、２・・・Ｄｓｔアド
レス発生回路、３・・・マルチプレックスセレクタ（Ｍ
ＵＸ）　、４・・・画像メモリ、５・・・画素密度変換
回路、６・・・濃度予測器、７・・・内部ＲＡＭ、８・
・再ディザ部、９・・内部アドレス発生回路。 出願人代理人　弁理土　鈴江武ｒ ｒ−）　　　　　＼ °ε 呼 己 ヌ 区　０−へｍ＜罰の・・・・０ Δ　　　　　　　　　　　　　　　　　　　　　　　　
　　　　ψト （Ａ） 第１ ’Ｆ［平４−１（Ｄｂｌ：Ｊ（カ フ （Ｂ） 〕図

Claims (2)

【特許請求の範囲】
1. （１）ディザ画像に対して画素密度変換を行なう際に、
   変換画像の各画素に対応する原画像内の位置における局
   所濃度を予測し、その予測値とディザ閾値との比較結果
   を用いて再ディザ化を行なうことにより変換画素値を求
   める画素密度変換装置において、 変換画素の画像メモリへの書き込みアドレスから、ディ
   ザ閾値が格納されているメモリのディザ閾値読み出しア
   ドレスを求めて出力するアドレス発生手段を具備するこ
   とを特徴とする画素密度変換装置。
2. （２）前記アドレス発生手段は、ディザマトリクスの行
   および列の数がそれぞれ２＾ｍおよび２＾ｎであるとき
   、縦方向ｍビット以上、横方向ｎビット以上、計（ｍ＋
   ｎ）ビット以上の情報量のアドレスを変換画素書き込み
   アドレスから求めて出力することを特徴とする請求項１
   記載の画素密度変換装置。