JPH04205576A - ワンチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、ワンチップマイクロコンピュータに関し、
詳しくは、その内部に設けられた算術演算回路（以下Ａ
ＬＵ）とデータレジスタ、アキュムレータ、Ｉ／Ｏバッ
ファ等のと間でバスを介してデータ転送を行う場合にお
いて、転送データのゼロ検出回路をバスに接続しなくて
もゼロ検出ができるようなワンチップマイクロコンピュ
ータに関する。

［従来の技術］ ワンチップマイクロコンピュータは、カメラや家庭用電
気器具、その他の電ｒ機器に制御回路として多く使用さ
れ、４ビツトや８ビツト制御のものが多数作られている
。

この種のワンチップマイクロコンピュータは、汎用のマ
イクロプロセッサと異なり、■チップの内部に多数のレ
ジスタやアキュムレータとＡＬＵとが相互にバス接続さ
れた形であらかじめ内蔵され、外部に対しての信号の授
受は、同様にバス接続されたＩ／Ｏバッファで行い、こ
れら回路をコントローラ（ＣＰＵを含む意味で）が制御
して、Ｉ／Ｏバッファを介して外部回路とデータの授受
を行うように設計されている。

また、４ビツトのように少ないビット情報で制御を行う
ワンチップマイクロコンピュータでは、制御を効率的に
行うために、各種の命令が組み込まれていて、その中の
一つにレジスタ間やレジスタとＡＬＵ１アキュムレータ
等、そしてＩ／Ｏバッファとの間でバスを経由してデー
タを転送するデータ転送命令がある。

［解決しようとする課題］ 従来の４ビツト等のワンチップマイクロコンピュータに
おいて、データ転送命令が実行されてレジスタ間やＩ／
Ｏバッファとの間でデータ転送が行われた場合には、そ
のデータかゼロか否かを判定してそれに応してコントロ
ーラの処理を変えるようなことが行われている。そこで
、この種のワンチップマイクロコンピュータにあっては
、パスラインに結合してゼロ検出回路が設けられていて
、これにより転送データについてゼロ検出を行い、状態
レジスタ等にゼロフラグをセントするように構成されて
いる。

ところで、ビット数の少ないワンチップマイクロコンピ
ュータでも種々の機能付加が要求され、各種の回路を限
られたエリアの中に集積しなければ、求められる仕様を
実現できない状況にある。

多くの機能要求に応え、集積度を向上させるためには、
不要な回路を極力排除することが必要になる。

この発明は、このような要請に応え、従来技術の問題点
を解決するものであって、前記のゼロ検出回路を用いな
くても済むワンチップマイクロコンピュータを提供する
ことを目的とする。

［課題を解決するための手段］ このような目的を達成するためのこの発明のワンチップ
マイクロコンピュータの構成は、ＡＬＵとデータレジス
タとＩ／Ｏバッフγとがバスを介して接続され、コント
ローラによりＡＬＵとデータレジスタ及びＩ／Ｏバッフ
ァのいずれがとが選択され、選択されたものとＡＬＵと
の間でデータが転送されるものであって、ＡＬＵがらデ
ータレジスタ及びＩ／Ｏバッファのうち選択されたいず
れかにデータを送出する第１のバスと、データレジスタ
及びＩ／Ｏバッファのうち選択されたいずれかからＡＬ
Ｕにデータを送出する第２のバスとの２系統のデータバ
スがバスに設けられ、データレジスタとＩ／Ｏバッファ
とのいずれか一方がらいずれか他方へデータを転送する
ときにその転送データがＡＬＵを介して転送され、転送
されたデータがゼロか否かをコントローラが参照すると
きにＡＬＵと結合されている状態レジスタを１！′鰯す
るものである。

［作用コ このように、データレジスタとＩ／Ｏバッファとの間に
おけるデータの転送をＡＬＵを介して行うようにすれば
、コントローラの処理プログラムの流れを単にＡＬＵを
媒介するように変えるだけで済み、ＲＯＭ等により制御
されるものでは、単にＲＯＭ等のマトリックス状のデー
タ変更で対応できる。また、その他のものでもＡＬＵと
の間の転送処理は内蔵されている。このようなことから
ＡＬＵを介してデータ転送を行っても実質的なハードウ
ェアの増加はなく、かつ、バスに設けられるゼロ検出回
路やそれについての配線、ゼロフラグ設定処理等が不要
になり、その分だけ他の回路をより多く集積することが
できる。また、これにより回路設計のレイアウトの自由
度も増加する。

［実施例コ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用したワンチップマイクロコン
ピュータのブロック図であり、第２図は、そのデータ転
送命令処理におけるデータ転送のタイミングチャートで
ある。

第１図において、／Ｏは、４ピントのワンチ。

プマイクロコンピュータであって、チップの内部には、
コントローラ１とＡｌＯ２とを有し、ＡｌＯ２が内部バ
ス６を介してアキュムレータ３、データを記憶するレジ
スタ４ａ、４ｂ、４ｃ及びＩ／Ｏバッファ５と相互に接
続されている。また、７は、ＡｌＯ２に接続されたゼロ
フラグ検出回路であり、８がＡｌＯ２と一体で動作する
状態レジスタであって、ＡｌＯ２の演算結果データ値が
ゼロのときにそれがゼロフラグ検出回路７により検出さ
れ、その検出信号を受けてそのある桁位置にゼロフラグ
がセットされ、記憶される。

コントローラ１は、マイクロプログラム等が格納されて
いるＲＯＭ１ａ（このＲＯＭ１ａはコントローラ１の外
部回路として配置されていてもよい）と、このＲＯＭ１
ａからデータを受けて制御動作をする、デコーダやプロ
グラムカウンタ等で構成され、ＡｌＯ２、アキュムレー
タ３、レジスタ４　ａｔ　４　ｂ＋　４　ｃ及びＩ／Ｏ
バッファ５に各種の制御信号をコントロールバス６３を
介して送出し、かつ、これらを個別に選択する制御をす
る。

ここで、内部バス６は、Ｕバス６１とＬバス６２とから
なるデータバスと、そしてコントロールバス６３等とか
ら構成されている。Ｕバス６１は、４ビツトの制御を行
うものであるのでここでは４本であるが、８ビツトの制
御を行うものであれば、８本の線からなっていて、Ａｌ
Ｏ２に対し、そこからデータを外部に送出する、いわゆ
るアンロードバスである。これは、ＡｌＯ２からのデー
タがこのバスに送出される専用バスであり、レジスタ４
　ａ　＋　４　ｂ　＋　　４　ｃやＩ／Ｏバッファ５に
対しテハデータを受入れる専用バスとなっている。

Ｌバス６２も同様に４ビツトの制御を行うものであるの
で４本であるが、８ビツトの制御を行うものであれば８
本の線であって、ＡｌＯ２に対し、データをこれに外部
からロードする、いわゆるロードバスである。これは、
レジスタ４ａ、４ｂ。

４ＣやＩ／Ｏバッファ５のデータがこのバスに送出され
る専用バスであり、ＡｌＯ２に対してはデータを受入れ
る専用バスとなっている。

ここでは、Ｕバス６１とＬバス６２とで構成されるデー
タバスは、通常のバスの２倍の数となっていて、この２
系統のバスを利用することにより、ＡｌＯ２は、２マシ
ンサイクル（例えば、■マシンサイクルが６クロツク）
でレジスタ４ａ、４ｂ。

４ｃやＩ／Ｏバッファ５との間でデータ転送を行う。

このデータ転送は、コントローラ１の制御により行われ
、その制御は、ＲＯＭ１ａに記憶されたデータに応じて
決定される。そのうちデータ転送の転送相手としてＡＬ
Ｕ２以外（ここでは、ＡｌＯ２は常にデータ転送の対象
になる）を対象とする場合について、コントローラ１に
よるそのデータ転送の処理動作について第２図に従って
説明する。例えば、レジスタ４ａからＩ／Ｏバッファ５
へのデータ転送命令がコントローラ１でデコードされた
とすると、第２図において、ある１マシンサイクルの第
２番目のクロックに応じてコントロールバス６３の信号
線上に転送元のレジスタ４ａの選択信号／Ｏａと転送先
としてＡｌＯ２の選択信号／Ｏｂとが送出される。この
とき同時にＬバス６２上には転送データ９ａが送出ぎれ
、ＡｌＯ２の選択信号／Ｏｂの立下がりでＡｌＯ２がＬ
バス６２上の転送データ９ａを受入れる。

次に、このマシンサイクルに続く次の１マシンサイクル
で、今度は、その第２番目のクロックに応じてコントロ
ールバス６３のそれに対応する信号線上に転送元のＡｌ
Ｏ２の選択信号／Ｏｂと転送先としてＩ／Ｏバッファ５
の選択信号／Ｏｃが送出されるとともに転送データ９ａ
と同じ転送データ９ｂがＡｌＯ２からＵバス６１上に送
出される。そこで、Ｉ／Ｏバッファ５の選択信号／Ｏｃ
の立下がりでＩ／Ｏバッファ５は、Ｕバス６１上の転送
データ９ｂを受入れる。このようにしてレジスタ４ａか
らＩ／Ｏバッファ５へのデータ転送が行われるが、これ
と同様に他のレジスタ４ｂ。

４ｃやアキュムレータ３相互及びこれらとＩ／Ｏバッフ
ァ５との間においても同じ処理でデータ転送が行われる
。その相違は、単に選択する対象が異なるだけである。

なお、第２図において、１１は、内部バス６に対するプ
リチャージ期間である。

さて、このようなデータ転送処理を行ったときには、転
送データが−ＨＡＬＵ２を通ることから、その転送デー
タがゼロとなっているときには、ＡＬＵ２に接続された
ゼロフラグ検出回路７がそれを検出する。そして、状態
レジスタ８の所定の位置のゼロフラグをゼロを示す状態
にセットする。

その結果、転送データがゼロのときにコントローラ１の
処理を変えるような場合には、コントローラ１は、この
状態レジスタ８のゼロフラグを参照すればよい。したが
って、従来のように特別にＵバス６１やＬバス６２にゼ
ロ検出回路を設ける必要がない。その結果、ハードウェ
アが軽減され、それだけ多くの回路を集積化できる。

以上、この実施例では、説明の都合上、２マシンサイク
ルでデータ転送を行っているが、転送元レジスタ等の選
択信号とＡＬＵの選択信号により転送元レジスタ等から
Ｌバス経由でＡＬＵに転送してこの状態で転送先レジス
タ等を選択してＡＬＵからＵバス経由で転送先レジスタ
等に転送するようにしてもよい。このようにすれば１マ
ンンサイクルでデータを転送することが可能になる。

なお、実施例では、１７／ンサイクルを６クロンクとし
ているが、これは、−例であって、データの保持する期
間を２クロツク分採る必要がなければ、１マシンサイク
ルが４クロツクで構成されていてもよい。また、多くの
クロックで１マシンサイクルを構成して、１マシンサイ
クル内でデータの転送が終わるようにしてもよい。

実施例のコントローラは、いわゆるＣＰＵであってもよ
く、ＣＰＵの内部レジスタが、Ｘ＋スに接続されていて
もよい。さらに、バスに接続されたさらに多（のレジス
タ群やＩ／Ｏバ・ソファが設けられていてもよい。

実施例では、ＡＬＵとアキュムレータとが独立になって
いるが、アキュムレータはＡＬＵの一部としてＡＬＵに
内蔵されていてもよい。

［発明の効果コ 以上の説明から理解できるように、この発明にあっては
、データレジスタとＩ／Ｏバッファとの間におけるデー
タの転送をＡＬＵを介して行うようにすれば、コントロ
ーラの処理プログラムの流れを単にＡＬＵを媒介するよ
うに変えるたけで済み、ＡＬＵを介してデータ転送を行
っても実質的なハードウェアの増加はなく、かつ、バス
に、ｆｆ１Ｇｔられるゼロ検出回路やそれについての配
線、ゼロフラグ設定処理等が不要になり、その分たけ他
の回路をより多く集積することができる。また、これに
より回路設計のレイアウトの自由度も増加する。

【図面の簡単な説明】

第１図は、この発明を適用したワンチップマイクロコン
ピュータのブロック図、第２図は、そのデータ転送命令
処理におけるデータ転送のタイミングチャートである。 １・・・コントローラ、１ａ・・・ＲＯＭ。 ２・・・算術演算回路（ＡＬＵ）　、３・・・アキュム
レータ、４ａｓ　　４ｂ、４ｃｍ・・レジスタ、５・・
・Ｉ／Ｏバッファ、６・・・内部バス、７・・・ゼロ検
出回路、８・・・状態レジスタ、／Ｏ・・・ワンチップ
マイクロコンピュータ、６１・・・Ｕバス、６２・・・
Ｌバス、６３…コントロールバス。

Claims (1)

【特許請求の範囲】
1. （１）算術演算回路と、この算術演算回路の演算結果デ
   ータがゼロであることを検出してゼロフラグとしてそれ
   を記憶する状態レジスタと、データを記憶するデータレ
   ジスタと、Ｉ／Ｏバッファと、コントローラとを備え、
   前記算術演算回路と前記データレジスタと前記Ｉ／Ｏバ
   ッファとがバスを介して接続され、前記コントローラに
   より前記算術演算回路と前記データレジスタ及び前記Ｉ
   ／Ｏバッファのいずれかとが選択され、選択されたもの
   と前記算術演算回路との間でデータが転送されるもので
   あって、前記算術演算回路から前記データレジスタ及び
   Ｉ／Ｏバッファのうち選択されたいずれかにデータを送
   出する第１のバスと、前記データレジスタ及びＩ／Ｏバ
   ッファのうち選択されたいずれかから前記算術演算回路
   にデータを送出する第２のバスとの２系統のデータバス
   が前記バスに設けられ、前記データレジスタと前記Ｉ／
   Ｏバッファとのいずれか一方からいずれか他方へデータ
   を転送するときにその転送データが前記算術演算回路を
   介して転送され、転送されたデータがゼロか否かを前記
   コントローラが参照するときに前記状態レジスタを参照
   することを特徴とするワンチップマイクロコンピュータ
   。