JPH04199913A - インタフェース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野］ 本発明は受信された伝送信号をクロック信号、ＮＲＺデ
ータ信号、フレーム同期信号に変換し、またその逆の変
換を行なうインタフェース回路に関し、例えば、伝送装
置及び交換機間のＣＭＩ信号のインタフェースモジュー
ルに適用し得るものである。

［従来の技術］ 従来、２．０４８Ｍｂ／ｓの２値ＮＲＺデータ及びフレ
ーム同期信号をＭＤ（ｍｏｄｉｆｉｅｄ　＋ｔｉｌ）ｕ
ｌｓｅ）符号であるＣＭＩ信号に符号変換して、伝送装
置及び交換機間で伝送させるためのインタフェース回路
を有したインタフェースモジュールとして第２図に示す
ものがある。

第２図において、このインタフェースモジュールは送信
部１０及び受信部２ｏとでなる。

送信部１０は、コーダ回路１１、ドライバ回路１２及び
送信トランス１３とが縦続接続されて構成されている。

コーダ回路１１には、ＮＲＺデータ、フレーム同期信号
及びクロック信号が与えられ、コーダ回路１１は、クロ
ック信号に同期したＮＲＺデータをＣＭＩ信号に変換す
ると共に、フレーム同期信号によりＣＭＩバイオレーシ
ョンを付加する。このようにして得られたバイオレーシ
ョン付きＣＭ■信号がドライバ回路１２に与えられてレ
ベル変換された後、送信トランス１３を介して平衡伝送
路に送出される。

受信部２０は、受信トランス２１、イコライザ回路２２
、コンパレータ回路２３、パルス整形回路２４、デコー
ダ回路２５、信号検出図８２６及びクロック再生回路３
０から構成されている。

平衡伝送路から入力された正負のＣＭＩ信号は受信トラ
ンス２１を介してイコライザ回路２２に与えられ、この
イコライザ回路２２によって波形等化された後、コンパ
レータ回路２３に与えられる。コンパレータ回路２３は
、平衡なＣＭＩ信号を比較することで一本化されたＣＭ
Ｉ信号、従って、増幅されたＣＭＩ信号を得てパルス整
形回路２４に与える。

パルス整形回路２４は、コンパレータ回路２３によって
増幅された信号レベルを識別し、パルス信号に整形して
クロック再生回路３０及びデコーダ回路２５に与える。

クロック再生回路３０は後述するようにしてクロック成
分を再生し、クロック信号をデコーダ回路２５に与える
。デコーダ回路２５は、クロック信号に基づいてパルス
整形回路２４からのＣＭＩ信号を復号し、その後、デー
タ及びフレーム同期信号を分離して出力する。

なお、信号検出回路２６は、イコライザ回路２２からの
ＣＭＩ信号のレベルが所定の基準レベル以上か否かを監
視し、基準レベル以下の場合には入力断信号を出力する
ものである。

この従来のインタフェースモジュールに用いられていた
インタフェース回路内のクロック再生回路３０は、エツ
ジ検出回￥１１３１、セラミックフィルタ回路３２及び
リミッタ回＃Ｉ３３から構成されている。

エツジ検出回路３１は、パルス整形回路２４がら与えら
れたパルス符号のＣＭＩ信号の立下りエツジを抽出して
セラミックフィルタ回路３２に与える。このセラミック
フィルタ回路３２は、ＣＭ■信号のビット周期（クロッ
ク周期と等しい）の整数（この整数は可変している）倍
の間隔毎に現れるエツジパルス列をフィルタリングする
。このセラミックフィルタ回路３２の中心周波数はクロ
ック周波数に選定されており、与えられたエツジパルス
列をクロック周波数を有する連続波形に変換する。

なお、セラミックフィルタ回路３２を用いたのは、クロ
ック周波数以外の周波数成分を出力信号ができるだけ有
しないようにし、かつ、ある程度の時間的ゆらぎに追従
できるようにしたなめである。すなわち、セラミックフ
ィルタ回路３２は、尖鋭度Ｑが伝送路に適した値を持つ
フィルタ回路であるからである。

セラミックフィルタ回路３２に入力されるエツジパルス
列の間隔は、１クロック周期の整数倍で変化するもので
あるので、フィルタ回路３２を介して周波数成分を限定
してもエツジパルスが生じていない近傍での振幅は変化
する。そこで、リミッタ回路３３を設けて、周波数だけ
でなく振幅もほぼ一定にして安定なりロック信号を再生
するようにした。

［発明が解決しようとする課題］ ところで、実際上、伝送装置や交換機の小形化が求めら
れ、そのため、インタフェースモジュールの物理的構成
の小形化も求められている。そのため、インタフェース
モジュール全体を、又は、送信部や受信部をできるだけ
集積回路（ＬＳＩ）化することが求められている。

周知のように、トランスを集積回路上に形成することは
困難である。また、セラミックフィルタ回路も集積回路
上に搭載することはがなり困難である。従って、従来の
インタフェースモジュールでは、送信トランス、受信ト
ランス、セラミックフィルタ回路を、集積回路の外付は
部分として設けており、そのため、これらの回路要素が
小形化に制約を与えていた。

本発明は、このうち、セラミックフィルタ回路に関する
課題に対するものである。すなわち、本発明は、セラミ
ックフィルタ回路を用いることなくクロック信号を再生
することができる、集積回路化に適したクロック再生回
路を用いたインタフェース回路を提供しようとするもの
である。

［課題を解決するための手段］ かかる課題を解決するため、本発明においては、伝送路
よりＣＭＩ信号が入力され、それを同期したクロック信
号、２値ＮＲＺデータ信号及びフレーム同期信号に変換
する受信部、また逆に、クロック信号、２値ＮＲＺ信号
及びフレーム同期信号よりＣＭＩ信号に変換する送信部
を有するインタフェース回路を以下のように構成した。

すなわち、送信部を、クロック信号に同期したＮＲＺデ
ータ信号をＣＭＩ信号に変換すると共に、フレーム同期
信号によりＣＭＩバイオレーションを付加するコーダ回
路と、ＣＭＩ信号を平衡伝送路に出力する送信トランス
と、コーダ回路からのＣＭＩ信号によって送信トランス
をドライブするドライバ回路とで構成した。

また、受信部を、平衡伝送路からのＣＭＩ信号を受信す
る受信トランスと、受信したＣＭＩ信号を波形等化する
イコライザ回路と、波形等化された平衡なＣＭＩ信号を
比較して増幅するコンパレータ回路と、コンパレータ回
路によって１本化されたＣＭＩ信号をパルス整形するパ
ルス整形回路と、ＣＭＩ信号の立下りエツジを検出する
エツジ検出回路及びこの検出した立下りエツジに基つい
て同期したクロック信号を再生するＰＬＬ回路でなるク
ロック再生回路と、パルス整形されたＣＭ■信号を再生
されたクロック信号に基づいて復号するデコーダ回路と
、イコライザ回路又はコンパレータ回路からの出力信号
に基ついて伝送信号の有無を判別する信号検出回路とで
構成した。

［作用］ 本発明の送信部においては、コーダ回路がクロック信号
に同期したＮＲＺテーデー号をＣＭＩ信号に変換すると
共に、フレーム同期信号によりＣＭＩバイオレーション
を付加し、このようにして形成されなＣＭＩ信号をドラ
イブ回路が送信トランスをドライブして平衡伝送路に出
力する。

また、本発明の受信部においては、平衡伝送路から入力
された平衡なＣＭＩ信号が受信トランスを介してイコラ
イザ回路に与えられ、このイコライザ回路によって波形
等化された後、コンパレータ回路によって、平衡なＣＭ
Ｉ信号が比較されることで信号が一本化されて増幅され
、この増幅されたＣＭＩ信号がパルス整形回路によって
整形され、整形されたＣＭＩ信号が、デコーダ回路によ
ってクロック再生回路が再生したクロック信号に基づい
て復号される。

ところで、クロック信号に同期してデータを符号化した
伝送信号では、データの各ビットの切れ目にエツジがあ
るとは限らないが、ＣＭＩ符号の場合、立下りエツジは
必ずビットの切れ目に存在する。そこで、エツジ検出回
路でビットの切れ目に位置するエツジを抽出するように
した。そして、クロック周波数を発振中心周波数とする
ＰＬＬ回路の出力信号を抽出されたエツジに位相同期さ
せることにより、クロック信号を再生させるようにした
。

なお、受信部の信号検出回路はイコライザ回路やコンパ
レータ回路からの信号レベルに基づいて受信信号の有無
を検出する。

Ｕ実施例Ｊ 以下、本発明の一実施例を図面を参照しながら詳述する
。

ここで、第１図はこの実施例のインタフェース回路を適
用したＣＭＩ信号の受信部を示すブロック図、第３図は
そのクロック再生回路に適用されたＰＬＬ回路を示すブ
ロック図である。

なお、この実施例におけるインタフェース回路の送信部
の構成は従来と同様であるので、その図示及び説明は省
略する。

第１図に示したＣＭＩ信号の受信部４０も、クロック再
生回路５０以外の構成は、従来の受信部２０と同様であ
る。

すなわち、平衡伝送路から入力された平衡なＣＭＩ信号
が受信トランス４１を介してイコライザ回路４２に与え
られ、このイコライザ回路４２によって波形等化された
後、コンパレータ回１４３に与えられる。コンパレータ
回路４３によって、平衡なＣＭＩ信号が比較されること
で信号が一本化されて増幅され、この増幅されたＣＭＩ
信号がパルス整形回Ｍ＠４４に与えられる。パルス整形
回路４４によって整形されたＣＭＩ信号は、クロック再
生回路５０及びデコーダ回＃１４５に与えられる。デコ
ーダ回路４５は、実施例のクロック再生回路５０がＣＭ
Ｉ信号に基づいて再生したクロック信号を利用してＣＭ
Ｉ信号を復号する。

この受信部４０でも、信号検出回路４６はイコライザ回
路４２からの信号レベルが所定の基準レベル以下の場合
に入力断信号を出力する。

クロック再生回路５０は、エツジ検出回路５１と第３図
に詳細構成を示すＰＬＬ回路５２とてなる。

エツジ検出回路５１は、パルス整形回路４４から与えら
れたパルス符号のＣＭＩ信号の立下りエツジを抽出して
ＰＬＬ回路５２に与える。すなわち、エツジ検出回路５
１は、ＣＭＩ信号のビット周期（クロック周期と等しい
）の整数（この整数は可変している）倍の間隔毎に現れ
るエツジパルス列をＰＬＬ回路５２に与える。

ここで、立下りエツジを抽出するようにしたのは、ＣＭ
Ｉ符号の場合、立下りエツジは立上りエツジとは異なっ
て必ずビットの境目に位置するためである。すなわち、
同期情報を有しているためである。

ＰＬＬ回路５２は、周知のように、位相比較回路５３、
ループフィルタ回路５４及び電圧制御型発振器（ＶＣＯ
）５５から構成されている。

位相比較回路５３は、エツジ検出回路５】がらのエツジ
パルス列信号と電圧制御型発振器５５がらの出力クロッ
ク信号とを位相比較し、位相差信号をループフィルタ回
路５４に与える。

ループフィルタ回路５４は、エツジ検出回路５１からの
エツジパルス列信号に対するこのＰＬＬルーズの追従性
を規定するものであり、また、位相差信号を直流化して
電圧制御型発振器５５にコントロール信号として与える
ものである。なお、エツジパルス列の発生間隔は、１ク
ロック周期に固定されているものではなく１２０ツク周
期の整数倍で変化するものであるので、この点を考慮し
てループフィルタ回１５４の追従性時定数を定めること
を要する。

電圧制御型発振器５５は、集積回路化に適するように、
この実施例の場合水晶発振器を用いない例えばＣＲ発振
器構成を基本とするものである。

電圧制御型発振器５５は、ループフィルタ回路５４から
のコントロール信号に応じて発振周波数を可変し、その
発振信号をクロック信号として第１図に示したデコーダ
回路４５に与えると共に、位相比較回路５３にフィード
バックする。なお、電圧制御型発振器５５は、位相比較
回路５３が位相差０を表す位相差信号を継続して出力し
ているときの発振周波数が当然に正規のクロック周波数
になるように構成されている。また、従来と異なってリ
ミッタ回路を設けていないのは、ＰＬＬ回路５２の出力
は位相変動を生じても振幅変動を生じないためである。

従って、上述の実施例によれば、クロック再生回路５０
をエツジ検出回路５１とＰＬＬ回路５２とで構成するよ
うにしたので、クロック再生回路の全体を集積回路（Ｌ
ＳＩ）に搭載することができる。その結果、この実施例
のクロック再生回路を用いたインタフェース回路を、上
述したインタフェースモジュールに適用した場合、集積
回路外に設けることを要する回路素子は送信及び受信ト
ランスだけとなり、インタフェースモジュールの構成の
小形化に寄与することができる。

第４図は従来のクロック再生回路を適用したインタフェ
ースモジュール（第４図（Ａ））及びこの実施例のクロ
ック再生回路を適用したインタフェースモジュール（第
４図（Ｂ））の占有面積を示すものである。実施例のク
ロック再生回路を用いれば、インタフェースモジュール
を小形化できていることがこの第４図から明らかである
。なお、セラミックフィルタ回路３２が不要になったこ
とで、その回路が占有してした面積が不要になった他、
このフィルタ回路と他の回路（ＬＳＩ内の回路）とを結
ぶ配線パターンが不要になって小形化が達成されている
。実際上、従来では、縦横３ｃｍ×８ＣＩ［ｌの基板を
用いていたか、今後は、縦横３ＣｍＸ　４　Ｃｍの基板
を用いることかできる。

なお、上述では、ＣＭＩ信号からクロック信号を再生す
るものを示したが、他のＢ　Ｓ　Ｉ　（ｂｉｔ　５ｅｑ
ＬＩｅｎＣｅ　１ｎｄｅｐｅｎｄｅｎｃｅ）の符号化信
号、例えば、ＨＤＢ３信号、Ｂ８ＺＳ信号、ＡＭＩ信号
からクロック信号を再生する場合にも本発明を適用する
ことができる。

［発明の効果］ 以上のように、本発明によれば、エツジ検出回路とＰＬ
Ｌ回路とでクロック再生回路を構成したので、集積回路
化するのに適した回路を実現することができ、当該クロ
ック再生回路を用いたインタフェース回路によって、少
なくともその受信部構成を小形化することができる。

【図面の簡単な説明】

第１図は本発明によるインタフェース回路の一実施例を
適用したＣＭＩ信号の受信部を示すブロック図、第２図
は従来のインタフェース回路を適用したＣＭＩ信号の送
信部及び受信部を示すブロック図、第３図は実施例のイ
ンタフェース回路のクロック再生回路に適用されたＰＬ
Ｌ回路を示すブロック図、第４図は実施例の効果の説明
図である。 １０・・・送信部、１１・・・コーダ回路、１２・・・
ドライバ回路、１３・・・送信トランス、４０・・・受
信部、４１・・・受信トランス、４２・・・イコライサ
回路、４３・・・コンパレータ回路、４４・・・パルス
整形回路、４５・・・デコーダ回路、４６・・・信号検
出回路、５０・・・クロック再生回路、５１・・・エツ
ジ検出回路、５２・・・ＰＬＬ回路、５３・・・位相比
較回路、５４・・・ループフィルタ回路、５５・・・電
圧制御型発振器。

Claims (1)

1. 【特許請求の範囲】 　伝送路よりＣＭＩ信号が入力され、それを同期したク
   ロック信号、２値ＮＲＺデータ信号及びフレーム同期信
   号に変換する受信部、また逆に、クロック信号、２値Ｎ
   ＲＺ信号及びフレーム同期信号よりＣＭＩ信号に変換す
   る送信部を有するインタフェース回路において、 送信部が、クロック信号に同期したＮＲＺデータ信号を
   ＣＭＩ信号に変換すると共に、フレーム同期信号により
   ＣＭＩバイオレーションを付加するコーダ回路と、ＣＭ
   Ｉ信号を平衡伝送路に出力する送信トランスと、コーダ
   回路からのＣＭＩ信号によって送信トランスをドライブ
   するドライバ回路とからなり、 受信部が、平衡伝送路からのＣＭＩ信号を受信する受信
   トランスと、受信したＣＭＩ信号を波形等化するイコラ
   イザ回路と、波形等化された平衡なＣＭＩ信号を比較し
   て増幅するコンパレータ回路と、コンパレータ回路によ
   って１本化されたＣＭＩ信号をパルス整形するパルス整
   形回路と、ＣＭＩ信号の立下りエッジを検出するエッジ
   検出回路及びこの検出した立下りエッジに基づいて同期
   したクロック信号を再生するＰＬＬ回路でなるクロック
   再生回路と、パルス整形されたＣＭＩ信号を再生された
   クロック信号に基づいて復号するデコーダ回路と、イコ
   ライザ回路又はコンパレータ回路からの出力信号に基づ
   いて伝送信号の有無を判別する信号検出回路とからなる
   、 ことを特徴とするインタフェース回路。