JPH0419874A - デジタルマルチトラックレコーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発ｌＪＪの技術分野］ 本発明は、マルチトラックの音声信号をデジタル的上記
録、再生、更には編集することが可能なデジタルマルチ
トラックレコーダに関する。

［背　景］ 従来から音声信号を記録（録音）、再生、編集する方法
としては、磁気テープにアナログ音声信号を磁気記録し
、それを再生１編集することが行われている。しかし、
このような従来技術は、アナログ記録再生によっている
為、音質の劣化がさけられず、特に−度録音した音ｐを
ダビングすると劣化が１＃１ｙｉとなる。

また、磁気テープを記録媒体としているので、＆ｌ集作
業も、目的の編集ポイントに到達するのに時間がかかっ
てしまうという問題や、編集作業時には、磁気テープの
当該録音部分を物理的に切り貼りしたり、他の場所に一
度コピーした上でないと行えないという問題もある。

行質劣化の問題に対しては、磁気テープへの記録実状を
デジタル化することで対応できるものの、シーケンシャ
ルアクセスの記録媒体を用いるために生じる頭出しや編
集の自由度に関する欠点は同様である。

そこで、近年では、記Ｑ媒体としてウィンチエスタ−型
のハードディスクを用いてディスクレコーディングを行
うことにより従来の問題点を解消する提案がなされてい
る（例えば、ＪＡＳＪｏｕｒｎａｌ°８９・４月号、第
１６頁乃至第２２頁ｒディジタル・オーディオ−ワーク
ステーション（ＤＡＷ）の動向〜ＡＥＳ日木支部１月例
会より〜」を参照）。

ところで、ハードディスク等の外部記憶装置は一般にデ
ータ転送の速度がＲＡＭに比べて低く、アクセスに時間
がかかり、リアルタイムで１つの外部記憶装置に複数の
トラックの録音再生を行なう場合には特に問題となって
くる。

［発明の目的］ 本発明は、上述した問題を解決し、かつハードウェアを
大規模化しないようにし、また中央処理装置（ＣＰＵ）
に負担をかけないようにしたデジタルマルチトラックレ
コーダを提供することを目的とする。

［発明の構成ならびに作用］ この発明の一構成例によれば、複数のトラックに対応し
て音声の入出力動作を行う音声入出力手段と、この音声
入出力手段とデジタル音声データを各トラック毎に転送
可能であって、一時的に上記デジタル音声データを各ト
ラックに対応して記憶可能なバッファ手段と、このバッ
ファ手段と上記デジタル音声データを転送可能であって
、上記デジタル音声データをリードライトできる複数の
トラック分の記憶エリアをもつランダムアクセス型の外
部記憶手段と、上記音声入出力手段と上記バッファ手段
との間の各トラック毎のデジタル音声データの転送と、
上記バッファ手段と上記外部記憶手段との間の各トラッ
ク毎のデジタル音声データの転送とを、所定の優先順位
に従ってスケジューリングしながら時分割的に実行する
データ転送手段と、を具備したデジタルマルチトラック
レコーダが提供される。

この構成によって、データ転送手段は、バッファ手段と
音声入出力手段との間の各トラック毎のデジタル音声デ
ータの転送と、上記バッファ手段と外部記憶手段との間
の各トラック毎のデジタル音声データの転送とを、最適
な優先順位をもって実行でき、構成の簡略化がはかれる
。

すなわち、データ転送手段、具体的な一構成例としては
ＤＭＡ　（Ｄｉｒｅｃｔ　Ｍｅｍｏｒ７　Ａｃｃｅｓｓ
）コントローラが採用できるが、この手段が各構成要素
間のデータ転送を実行することになり、その場合、各ト
ラック毎のバッファ手段と音声入出力手段との間のデジ
タル音声データの転送を、優先的に実行し、このデータ
転送を行っていない間にバッファ手段と外部記憶手段と
の間の各トラック毎のデータ転送を順番に行うようにす
る。

これは、音声入出力手段の動作がサンプリング時刻毎に
音声信号の入出力を行わねばならず高速性が要求される
のに対し、バッファと外部記憶手段、例えばハードディ
スクとの間のデータ転送は、バッファが複数（あるいは
多数）のサンプリングタイムのデジタル音声データを一
時記憶できるのでそれほど高速性を要求されないという
ことによる。これは、外部記憶手段は高速応答ができな
いことを回避するためでもある。

さて、上記音声入出力手段は、マルチトラック対応のた
め、各トラック毎に時間割動作をするようにしてもよく
、あるいは複数個のハードウェア構成によってもよい、
そして、外部からアナログ音声信号が与えられる場合は
、Ａ／Ｄ変換機能をもたねばならず、外部にアナログ音
）ｉＩ倍信号送出しなければならないときはＤ／Ａ変換
機能をもたねばならない、この場合、１組のＡ／Ｄ、Ｄ
／Ａ変換器がマルチトラックのための変換動作を時分割
で行うようにしてもよい、しかし、外部装ととデジタル
音声信号のみのやりとりを行うのみであれば、単にデー
タを授受するのみ、あるいは各トラックイａにサンプリ
ングレートを適宜台わせるようにすればよくなる。従っ
て、Ａ／Ｄ変換もしくはＤ／Ａ変換機能はその場合は不
要である。

また、バッファ手段としては、種々のタイプのメモリが
使用できる。シフトレジスタ、ランダムアクセスタイプ
（ＲＡＭ）、ＦＩ　ＦＯメモリなどである。−構成例と
しては、ＲＡＭをマルチトラック分にエリア分割し、夫
々をリングパ７ファ（最終アドレスが先頭アドレスにつ
ながり、リング状のメモリ構造をとる）として使用する
。このときは、データ転送手段（ＤＭＡコントローラ）
が、適宜アドレスコントロールを行って、データの読み
書きを順番に行う、このような構成によりＦＩＦＯバッ
ファが実現できる。

本発明の他のひとつの構成例によればＡ／Ｄ変換及びＤ
／Ａ変換を選択的に実行する複数の音声入出力手段と、
この複数の音声入出力手段とデジタル音声データを夫々
対応して転送可能であって、一時的に上記デジタル音声
データを各トラック別上記憶可能な複数のバッファ手段
と、この複数のバッファ手段と上記デジタル音声データ
を転送可能であって、上記デジタル音声データをリード
ライトできる複数トラック分の記憶エリアをもつランダ
ムアクセス型の外部記憶手段と、上記複数の音声入出力
手段と上記複数のバッファ手段との夫々の間の上記デジ
タル音声データの転送と、上記複数のバッファ手段と上
記外部記憶手段との間の上記デジタル音声データの転送
とを、所定の優先順位に従ってスケジューリングしなが
ら時分割的に実行するデータ転送手段とを具備したデジ
タルマルチトラックレコーダが提供される。

更に、具体的に述べると、データ転送手段は、複数の音
声入出力手段内の要求手段から、対応するバッファ手段
との間のデータ転送がサンプリング周期毎に要求された
ときは、１回のサンプリングに係るデジタル音声データ
のシングル転送を実行するようにし、外部記憶手段内の
要求手段から、複数のバッファ手段との間のデータ転送
が動作中のトラックについて順番に要求されると、複数
回のサンプリングに係るデジタル音声データのブロック
転送を実行するようにする。そして、複数の音声入出力
手段と、外部記憶手段との夫々からデジタル音声データ
の転送を要求されたとき、各サンプリング周期毎に波形
信号の入山力をしなければならない各音声入出力手段の
要求を最優先に実行し、このｌ乃至複数の音声入出力手
段からの要求に対するデジタル音声データの転送終了後
、外部記憶手段とのデータ転送を実行するようにスケジ
ューリングする。

また、本発明の別の一構成例によれば、中央処理装ｇｉ
（ＣＰＵ）が、音声入出力手段、バッファ手段、外部記
憶手段及びデータ転送手段を備えた音声記録再生処理装
置を管理するようにする。この場合、音声入出力手段と
バッファ手段との間の各トラックに関するデータ転送は
専らデータ転送手段に対する転送要求に従って動作し、
バッファ手段と外部記憶手段との間のデータ転送の管理
を中央処理装６が受けもつようにすることができる。す
なわち、中央処理装置は、データ転送手段に、サンプリ
ングタイム毎の音声データの入出力と外部記憶装δに対
するデータ転送のタイミング関係とを管理させ、自らは
、動作中の各トラック毎の外部記憶装置のアドレス制御
（データ転送手段に対する設定）等を行うのみでよくな
る。従って、このような構成をとることによって、比較
的低速で動作する中央処理装置を採用できる。

更に、本発明の具体的なひとつの構成例によれば、中央
処理装置と、この中央処理装置によって制御される音声
記録再生処理装こと、を有してなるデジタルマルチトラ
ックレコーダにおいて、上記音声記録再生処理装置は、
複数のトラックに対応して音声の入出力動作を行う音声
入出力手段と、この音声入出力手段とデジタル音声デー
タを各トラック毎に転送可能であって、一時的に上記デ
ジタル音声データを各トラックに対応して記憶可使なバ
ッファ手段と、このバッファ手段と上記デジタル音声デ
ータを転送可能であって、上記デジタル音声データをリ
ードライトできる複数のトラック分の記憶エリアをもつ
ランダムアクセス型の外部記憶手段と、この外部記憶手
段に対するリードライト制御を行うコントロール手段と
、上記音声入出力手段からのサンプリング周波数に対応
するレートでの各トラック毎の上記バッファ手段と上記
音声入出力手段との間の上記デジタル音声データの転送
要求と、上記コントロール手段からの動作中のトラック
について順番の上記バッファ手段と上記外部記憶手段と
の間の上記デジタル音−５データの転送要求とに応答し
、所定の優先順位でスケジューリングしながら時分割的
に転送制御を実行するデータ転送手段と、を有して成り
、上記中央処理装置は、上記データ転送手段に対し、サ
ンプリング周波数に対応するレートでの各トラックに対
応するデジタル音声データの上記音戸入出力手段と上記
バッファ手段との間の転送を管理させるようにするとと
もに、上記データ転送手段から次に実行すべきトラック
の上記バッファ手段と上記外部記憶手段との間の上記デ
ジタル音声データの転送条件を求めて上記データ転送手
段に対し所定の設定を行うと共に、上記コントロール手
段に対し所定のプログラムを行った後、上記コントロー
ル手段から上記データ転送手段へ転送要求を出力させて
上記バッファ手段と上記外部記憶手段との間の転送を行
わせるようにしたデジタルマルチトラックレコーダが提
供される。

その他、本発明によれば種々の構成例、変形例、応用例
をとり得ることになるが、それらは以下の実施例の記載
からして当業者ならば自明となる。

［実施例］ 以下、この発明の好適な実施例を図面を参照して説明す
る。

く全体構成〉 第１図は、一実施例の全体構成を示しており、同時に３
トラツクまでの録音、再生動作が出来るようになってい
る。全体は、図示のとおり、ＣＰＵ部と、ＤＭＡユニッ
ト（音声記録再生処理装置）とにわかれる。

ＣＰＵ部は、ＣＰＵＩと、このＣＰＵＩの動作を規定す
るプログラム（詳細は後述）を記憶したプログラムＲＯ
Ｍ２と、各種データを記憶するエリア、３）ラックのデ
ィスクアクセスポインタ、ワークエリア等を含むＲＡＭ
３と、ｃｐｕｔの工１０ボートに接続された周辺機器で
ある各種ファンクションキー、データ入力キー等を含む
キーボード４、ＣＲＴあるいはＬＣＤとそのドライバを
含み各種表示を行う表示装置５とを有する。ＣＰＵ１は
、後述するようにリアルタイム動作時（録音／再生等）
において、ＤＭＡユニットのアドレスバス、データバス
の空き時間に、必要に応じてＤＭＡユニットの各構成要
素の制御を行ない、編集時において、データブロックの
並べ換えや、ディスクアクセスポインタの操作等を行な
う、キーボード４からは、後述するように、各トラック
（以下、Ｔｒとする）の録音／再生モードの設定、スタ
ート、ストップ、ロケート、編集点の指定などが行える
。

プログラムＲＯＭ２．ＲＡＭ３のアドレス端子には、ア
ドレスバスを介してＣＰＵＩからアドレス信号が送られ
、その出力端子はデータバスを介してＣＰＵＩにあるい
はトランシーバ７に接続されている。

すなわち、ＣＰＵ部とＤＭＡユニットとを連結するため
に、バッファ６、トランシーバ７がＤＭＡユニット内に
設けられている。バッファ６はＣＰＵＩとアドレスバス
を介して接続され、更にＤＭＡユニット内のアドレスバ
スに連結される。トランシーバ７はＣＰＵＩとデータバ
スを介して接続され、更にＤＭＡユニット内のデータバ
スに連結される。

ＤＭＡユニット内には、Ｔｒｉの為の音声入出力装５７
８−１．Ｔｒ２の為の音声入出力装置８−２、Ｔｒ３の
為の汗声入出力装置１８−３が設けられていて、夫々に
は、アナログ音声信号が独立に入出力可能となっている
。

各音声入出力装置８−１〜８−３の内部にはＡ／Ｄ変換
、Ｄ／Ａ変換を選択的に実行する変換器のほか、サンプ
リングノイズ除去用のローパスフィルタ、更にサンプリ
ング周期でクロックを発生するクロック回路などが含ま
れている。これらの音声入出力装置８−１〜８−３にお
いては、当該トラックがレコード状態と設定されれば、
外部からのアナログ音声信号をサンプリング周期毎に適
宜フィルタリングした後Ａ／Ｄ変換してデジタル音声デ
ータを得る。逆に当該トラックがプレイ状態と設定され
れば、予め読み出されたデジタル音声データをサンプリ
ング周期毎にＤ／Ａ変検して適宜フィルタリングした後
アナログ音声信号としてｌｌｉ力する。

Ｔｒｉ−Ｔｒ３の各音声入出力装置８−１〜８−３は、
データバスを介してバッファ９−１（ＢＵＦＩ）、バッ
ファ９−２　（ＢＵＦ２）、パックァ９−３　（ＢＵＦ
３）と接続され、デジタル音声データの授受を行う。

このバッフ７９　１〜９　３はＴｒｌ　ＮＴｒ３に夫々
対応しており、音声入出力装置８−１〜８−３との間の
データ転送は、ＤＭＡコントローラｌＯにて直接メモリ
アクセス方式により行われる。

この各音声入出力装置！８−１〜８−３は、ＤＭＡコン
トローラ１０に対し、レコーディング時には、サンプリ
ング周期で音声入出力装置８−１〜８−３からバッファ
９−１〜９−３方向への１回のサンプリングに係るデジ
タルデータのＤＭＡ転送（シングル転送）を要求（リフ
ニス））Ｌ（ＤＲＱ信号を送出する（ＴｒｉではＤＲＱ
ｌ、Ｔｒ２ではＤＲＱ２、Ｔｒ３ではＤＲＱ３としてＤ
ＭＡコントローラ１０に与えられる））　、ＤＭＡコン
トローラ１０からの回答（アクノーレッジが、Ｔｒｌで
はＤＡＫ　１、Ｔｒ２ではＤＡＫ２、Ｔｒ３ではＤＡＫ
３としてＤＭＡコントローラ１０から与えられること）
によって実際のデータ転送が実行される。プレイ時には
、サンプリング周期でバッファ９−１〜９−３から音声
入出力装置１ｔ８−１〜８−３方向への１回のサンプリ
ングに係るデジタルデータのＤＭＡ転送（シングル転送
）の要求が、音声入出力装ｇＪ８−１〜８−３からなさ
れ、上記同様にＤＭＡコントローラｌＯによってデータ
転送が実行される。

このバッファ９−１〜９−３は、複数回もしくは多数回
のデジタル音声データを記憶できる容量をもち１例えば
ＲＡＭをＴｒｌ〜Ｔｒ３に３分割し、夫々リングバッフ
ァ（最終アドレスと先頭アドレスとが仮想的につながっ
たバッファ）として使用することで、ＦＩＦＯバッファ
として機能するよう構成されている。

このバッファ９−１〜９−３に対するアドレス指定は、
アドレスバスを介してＤＭＡコントローラ１０などより
なされる。すなわちＤＭＡ転送を行っているときはＤＭ
Ａユニット内のアドレスｌ＜ス、データバス、制御信号
ラインはＤＭＡコントローラ１０が専有することになる
。

そしてバッファ９−１〜９−３はデータバスを介し、更
にハードディスクコントローラＣ以下、ＨＤコントロー
ラとする）１１の制御に従ってハードディスク１２とデ
ータの授受を行う、ハードディスク１２とＨＤコントロ
ーラ１１とはデータバスとコントロール信号ラインとを
介し連結され、ハードディスク１２に対するリード／ラ
イトアクセスが全てＨＤコントローラ１１によりなされ
る。ハードディスク１２は、Ｔｒｉ〜Ｔｒ３の３トラッ
ク分の分割された記憶エリアをイＴしており、バッファ
９−１〜９−３とのデータ転送がＤＭＡコントローラ１
０によりなされる。これは。

ＨＤコントローラ１１がひとつのデータブロックを転送
し終ると割込み（ＩＮＴ）をＣＰＵＩにかけ１次のデー
タブロックの転送指示をＣＰＵＩに対し行うことにより
なされる。ＣＰＵＩは、ＨＤコントローラ１１からイン
タラブド信号ＩＮＴが到来すると、ＤＭＡコントローラ
１０．ＨＤコントローラを所望の状態に設定したり、プ
ログラミングしたりした後、ＤＭＡ転送を行わせる。こ
の動作の詳細は後に説明する。

ＤＭＡコントローラ１０は、プレイ時にあっては、ハー
ドディスク１２から予め指定された琶（複数サンプリン
グ周期分）のデジタル音声データを読み出した後、バッ
ファ９−１〜９−３のうちの指定されるバッファへＤＭ
Ａ転送（ブロック転送）するよう動作し、レコード時に
あっては指定されたバッファから予め指定された量（複
数サンプリング周期分）のデジタル音声データを読み出
してハードディスク１２の指定される位置へＤＭＡ転送
（ブロック転送）するよう動作する。

このハードディスク１２とバッファ９−１〜９３との間
のデータ転送の際は、ＨＤコントローラ１１よりＤＭＡ
コントローラ１０に対し要求信号ＤＲＥＱを出力しくＤ
ＭＡコントローラ１０側ではＤＲＥＱ４として受取る）
、転送ＩＴ能となると逆に回答信号ＤＡＣＫを受取る（
ＤＭＡコントローラ１０側ではＤＡＫ４として出力する
）ことで、実際の転送状態となる。

このように、ＤＭＡコントローラ１０Ｊｆ、Ｔｒ１〜Ｔ
ｒ３の音声入出力装置８−１〜８−３とバッファ９−１
〜９−３との間の３チヤンネル（後述するＣＨＩ〜ＣＨ
３）のデータ転送と、順番に選択されたいずれかのバッ
ファ９−１〜９−３とハードディスク１２との間の１チ
ヤンネル（後述するＣＨ４）のデータ転送との、計４チ
ャンネルの時分割データ転送動作をする。

ＣＰＵＩは、ＤＭＡユニット内の各構成要素の機能、作
用を管理するために、アドレスバスを介しバッファ６に
アドレス信号を与えるほか、各構成要素の指定信号をバ
ッファ６を介しデコーダ１３に供給して、夫々の指定信
号Ｃ５を、各音声入出力装置８−１〜８−３、バッファ
９−１〜９−３、ＤＭＡコントローラ１０、ＨＤコント
ローラ１１に与える。同時に、トランシーバ７を介し。

データバスを経由して種々のデータのやりとりがＣＰＵ
Ｉとの間でなされる。

更に、ＣＰＵＩから各音声入出力装ｆｆ１８−１〜８−
３のＩ　ＯＷＲ端子にはレコード状態（ライト状態）と
するのかプレイ状態（リード状態）とするのかを指定す
る指定信号ＷＲが、バッファ６を介して与えられる。

また、各バッファ９−１〜９−３、ＤＭＡコントローラ
１０．ＨＤコントローラ１１に対してもこの指定信号（
ライト信号）ＷＲと、別の指定信号（リード信号）ＲＤ
とがバッファ６を介してＣＰＵＩから与えられ、夫々の
構成要素からデータを読み出したり逆にデータを書込ん
だりするようになる。また、ＤＭＡコントローラ１０か
らも、ＤＭＡ転送状態にあってはこれらの指定信号ＲＤ
、ＷＲを出力するようになる。これらの信号と各構成要
素の機能、動作の関係は後述する。

ＤＭＡコントローラｌＯは、ＤＭＡ転送を各構成要素間
で行っているとき、ＤＭＡ可能（イネ−ブリング）信号
ＤＭＡＥＮＢを“ｌ”にして出力する。その結果、この
信号ＤＭＡＥＮＢがインへ−タ１６を介して与えられる
アンドゲート１４の出力は０″となり、バッファ６、ト
ランシーバ７にはイネ−ブリング信号Ｅが“０″として
与えられ、結局ＣＰＵ部とＤＭＡユニットとのデータ、
アドレスの授受はできなくなる。このとき、アントゲ−
）１５に“１″信号がデコーダ１３より与えられておれ
ば、アンドゲート１５の出力が“１″′となってＣＰＵ
Ｉにウェイト信号ＷＡ　Ｉ　Ｔが供給される。

つまり、ＣＰＵＩが、ＤＭＡユニットを管理するために
、バッファ６、トランシーバ７を聞かせるべくデコーダ
１３に所定の信号を与えているとき、つまりアンドゲー
ト１４の一入力端にデコーダ１３より“ｌ”信号を供給
しているとき（ＣＰＵｌがバッファ９−１〜９−３、Ｄ
ＭＡコントローラ１０．ＨＤコントローラ１１、音声入
出力装５１８−１〜８−３のいずれかにアクセスするた
めのアドレス信号を出力すると、デコーダ１３の出力は
アクティブとなりアンドゲート１４．１５の夫々の一入
力端への出力は“１″となる。）、ＤＭＡ転送を開始す
るとＣＰＵＩにはウェイ）　（ＷＡ　Ｉ　Ｔ）がかかり
、ＤＭＡ転送が優先して実行された後、ウェイト解除に
ともなってＣＰＵＩの動作が再開される。

また、逆に、ＤＭＡコントローラ１０が、ＤＭＡ転送を
実行しているときに、ＣＰＵＩが例えばＤＭＡコントロ
ーラ１０をアクセスしようとしても、アンドゲート１５
よりウェイト信号ＷＡ　Ｉ　Ｔが与えられＣＰＵＩの実
行サイクルは途中で引き延ばされて、バッファ６、トラ
ンシーバ７はその間閉じられることになる。

結局、ＣＰＵＩが、ＤＭＡ部の各構成要素にアクセスで
きるのは ■ＣＰＵＩがＤＭＡ部の各構成要素をアクセスするため
のアドレスを出した。

■信号ＤＭＡＥＮＢがインアクティブ（“０”）つまり
ＤＭＡ部のデータバスが空いている。

の２つの条件を満足するときであるが、ＣＰＵ１は上述
したように、ゲート１４．１５．１６の作用によってい
つＤＭＡ部にアクセスするかを考慮することなく処理を
すすめることができる。

また、ＣＰＵＩは、キー人力やコントロールデ−夕のト
リガに応じて直ちにＤＭＡユニットの動作状態を変えた
い場合、ＤＭＡコントローラ１０に対して、ＤＭＡコン
トローラ１０の状態がどのような状態であってもＤＭＡ
転送を中断する指令ＤＭＡＥＮＤを出力することができ
る（これは、ＤＭＡコントローラ１０にはＥＮＤ信号と
して与えられる）。

＜ＤＭＡコントローラ１０の要部構成〉次に、ＤＭＡコ
ントローラ１０の一構成例を説ｌｉする。ＤＭＡコント
ローラ１０は、１バスサイクルが数百ナノ秒である転送
能力をもつ、従って、３トラック分のサンプリングデー
タを転送する時間は１から２マイクロ秒となる。

サンプリング周波数ｆｓを４８ＫＨｚとしたとき、１サ
ンプリング時間の間隔は約２１マイクロ秒となり、サン
プリング時間間隔のほとんどは、バッファ９−１〜９−
３とＨＤコントローラ１１、ハードディスク１２との間
のデータ転送及びＣＰＵＩから各構成要素のプログラミ
ング時間にあてることが可能となる。

さて、その其体例の主要構成は、ｗ４２図に示されてい
る。このＤＭＡコントローラ１ｏには、アドレスバスと
接続される入力側（ＩＮ）のアドレスバッファ１０１と
出力側（ＯＵ　Ｔ）のアドレスバッファ１０２を有する
。入力側のアドレスバッファ１０１に与えられるアドレ
ス信号によって、レジスタセレクタ１０３の指定内容が
変化し、アドレスレジスタ１０４とコントロールレジス
タ１０５とに存在する所望のレジスタが指定されること
になる。

アドレスレジスタ１０４、コントロールレジスタ１０５
には４つのチャンネルＣＨＩ−ＣＨ４のエリアがあり、
チャンネルＣ）１１−ＣＨ３は、バッファ９−１〜９−
３と音声入出山襞２１８−１〜８−３との間のＤＭＡ転
送を行うためのレジスタであす、チャンネルＣＨ４は、
バッファ９−１〜９−３のうちの指定したバッファとハ
ードディスク１２との間のＤＭＡ転送を行なうためのレ
ジスタである。

アドレスレジスタ１０４内の各チャンネルＣＨ１−ＣＨ
４のレジスタは、対応するバッファ９−１〜９−３及び
指定されたバッファのカレントアドレスとスタートアド
レスとを少なくとも記憶するエリアを有し、コントロー
ルレジスタ１０５の各チャンネルＣＨＩ〜ＣＨ４のエリ
アには１例えば、ＤＭＡ転送の方向を指定するコントロ
ールデータが記憶される。

このアドレスレジスタ１０４、コントロールレジスタ１
０５の内容は、データバッファ１０Ｂを介してデータバ
スに対して入出力可能となっている。そして、これらの
各構成要素を制御しているのが、タイミングコントロー
ルロジック１０７と、サービスコントローラｌＯ８、チ
ャンネルセレクタ１０９である。

サービスコントローラ１０８は、ハードロジックもしく
はマイクロプログラム制御となっていて、タイミングコ
ントロールロジック１０７からの信号、音声入出力装置
８−１〜８−３、ＨＤコントローラ１１からのＤＭＡ要
求信号ＤＲＱＩ〜ＤＲＱ４や、ＣＰＵＩからのＤＭＡ中
断指令ＥＮＤ　（ＤＭＡＥＮＤ）を受けとり、上記各構
成要素に対する回答（アクノーレンジ）信号ＤＡＫ　１
〜ＤＡＫ４、ＤＭＡ転送中を示すＤＭＡ可能（イネ−ブ
リング）信号ＤＭＡＥＮＢを出力するほか、タイミング
コントロールロジック１０７に対し８種指令を出したり
、チャンネルセレクタ１０９に夕４しチャンネルセレク
ト信号を出力したりする。

チャンネルセレクタ１０９は、アドレスレジスタ１０４
、コントロールレジスタ１０５のなかの各チャンネルＣ
ＨＩ〜ＣＨ４に対応するレジスタを選択的に指定する。

タイミングコントロールロジック１０７には、デコーダ
１３からの指定信号Ｃ５、コントロールレジスタ１０５
からのコントロール信号、サービスコントローラ１０８
からの制御信号を受けて。

アドレスバッファ１０２．７’−夕へツフ７１０６の入
出力制御をするほか、アドレスインクリメント１１Ｏを
動作させて、アドレスレジスタ１０４のなかの指定され
たチャンネルのカレントアドレスレジスタをインクリメ
ントする。

＜ＣＰＵＩの全体動作〉 以下に、本実施例の動作について説明する。ＣＰＵＩの
動作を示すフローチャートが第３図及び第４図に示され
ている。これはプログラムＲＯＭ２上記憶されたプログ
ラム（ソフトウェア）よるもので、第３図はメインルー
チンを示し第４図は、Ｉ（Ｄコントローラ１１からのイ
ンタラブド信号ＩＮＴの到来に応答して実行するインタ
ラブドルーチン−を示している。

まず第３図において、キーボード４によりセットされて
いるモードが、プレイ／レコードモードナノか、エディ
ッ）　（ＪＧ集）モードなのかをジャッジする（３−１
）、もし、エデイツトモードであるとすると、３−２に
進み、編集するトラックやポイント、どのような編集を
するのか（例えば、ある時間指定したポイントに録音し
た音のタイミングを前後にずらしたり、修正、削除した
りすること）をＣＰＵＩは判断し、そのためのコントロ
ールデータを生成しＲＡＭ３上記憶させたり（３−３）
、各１４編集作業を実行した上で、再度３−１にもどる
。

この編集作業は、特には詳述しないが、ＨＤコントロー
ラ１１とＤＭＡコントローラ１０とに対するハードディ
スク１２からの読み出しアクセスポイントのプログラム
や、ＲＡＭ３への転送、ＲＡＭ３を用いての各種編集、
そして編集後のデジタル音声データのハードディスク１
２への再格納作業、アクセスポイントの指定等を、ＣＰ
ＵＩの制御下で実行する。

さて、ＣＰＵＩが、現在プレイ／レコードモードである
とジャッジすると、３−１から３−４に進み３つあるト
ラックの夫々の動作モードをキーボード４の入力指示に
従って設定し、３−５において、Ａ／Ｄ変換、Ｄ／Ａ変
換のいずれの動作を各音声入出力装置８−１〜８−３が
実行するのか、バッファ６、デコーダ１３を介して指定
信号Ｃ５を順次送出しながらＩ　ＯＷＲを与えてセツテ
ィングする。いま、例えば、Ｔｒｌについては、プレイ
状態（従ってＤ／Ａ変換動作状態）、Ｔｒ２及びＴｒ３
は夫々レコード状態（従ってＡ／Ｄ変換動作状態）とす
る、第８図に、このようなモート設定した場合の概略動
作の概念図を示す。

そして、３−５では、ＤＭＡコントローラｌＯに対し、
各Ｔｒｉ　ＮＴｒ３についてのバッファ９−１〜９−３
のアドレスを初期化する。つまり、第２図のアドレスバ
ッファ１０１、レジスタセレクタ１０３、チャンネルセ
レクタ１０９等により、チャンネルＣＨＩ〜ＣＨ３の各
レジスタ（アドレスレジスタ１０４、コントロールレジ
スタ１０５）を指定しながら、データバッファ１０６を
介して初期設定データを入力設定する。

ここで、バッファ９−１〜９−３は、リングバッファと
して循環的に使用されるようになっており、初期状態と
しては、各バッファ９−１〜９−３のスタートアドレス
とカレントアドレスとは一致するようセットされる（第
８図に、各バッファ９−１〜９−３のスタートアドレス
とカレントアドレスとが、ＣＨＩ〜３のアドレスレジス
タ１０４上記憶されて制御される状態を模式的に示しで
ある。）。

続いてＣＰＵＩは３−６の処理を実行し、ＲＡＭ３内の
作業（ワーク）メモリエリアに存在するハードディスク
１２の各トラックＴｒｉ−Ｔｒ３に対応するディスクア
クセスポインタを初期設定する（第８図にハードディス
ク１２の記憶エリアと、ディスクアクセスポインタとの
関係を示している。）。

次にＣＰＵＩは、各音声入出力装置８−１〜８−３のＡ
／Ｄ変換動作ヌはＤ／Ａ変換動作を開始させる（３−７
）、続いて、３−８において、ソフトウェア割込みをか
けて、ＨＤコントローラ１１が、ハードディスク１２と
バッファ９−１〜９３のいずれかとの間のデータ転送の
プログラム要求（ＨＤコントローラ１１がＣＰＵＩに対
してインタラブ）ＩＮＴをかけること）を行なったとき
ｌ述）と同じ処理を実行する。

具体的には、第４図に示したフローチャートに従った動
作を３−８で実行することになる１例えば、いまの場合
、Ｔｒｌについて、ノ＼−ドディスク１２からデジタル
音声データをバッファ９−１にＤＭＡ転送するために、
ＤＭＡコントローラ１０のチャンネルとしてＴｒｉに対
応するチャンネルＣＨＩを決定する（４−１）。

続いて、このＣＨＩのスタートアドレス（前述のとおり
３−５で初期設定されている）をＣＨ４のスタートアド
レスとしてコピーする（４−２）、このときのＤＭＡコ
ントローラｌＯ側の動作は後述する。続いて、いまの場
合ＣＨＩのスタートアドレスとカレントアドレスからデ
ータ転送数を算出する（４−３）、いま、初期状態であ
るので、Ｔｒｌに関してバッファ９−１には何らこれま
でデータ転送が行われておらず、従って、バッファ９−
１のメモリエリア全てにハードディスク１２からデータ
転送してやることができる。勿論、複数のトランクが、
プレイ時にあるのであれば、早期にハードディスク１２
から複数のバッファに予め記憶されたデジタル音声デー
タを転送しなければならないので、ひとつのバッファに
フルにデータ転送を行わず次々とＤＭＡ転送が各トラッ
クについて行われるようにすることもできる。

あるいは、必要なバッファ９−１〜９−３に対しハード
ディスク１２から予めフルにデータ転送をした後プレイ
／レコード動作を同期スタートしてもよい。

次に、４−４において、いまの場合ＣＨＩのカレントア
ドレスの内容を、スタートアドレスにコピーする。いま
の場合は結局初期アドレスがスタートアドレスとなる。

このように、ＣＰＵＩは、４−１〜４−４において、Ｄ
ＭＡコントローラｌＯに対して各設定／制御を行なった
上で、次に４−５に進み、ＲＡＭ３の作業メモリよりい
まＴｒｉのディスクアクセスポインタを取りｔ１１シ、
更に４−６において、ＤＭＡコントローラ１０のコント
ロールレジスタ１０５のＣＨＩのエリアの内容に従って
得られるＴｒｉの動作モード（いまプレイモード）と、
このＴｒｉについてのディスクアクセスポインタと、４
−３で決定したハードディスク１２からバ、２ファ９−
１へのデータ転送数とによって、ＨＤコントローラ１１
をプログラミングする。このときのＨＤコントローラｌ
ｌ側の動作は後に詳述する。

その結果、ＨＤコントローラ１１は、いまの場合ハード
ディスク１２からバッファ９−１への方向のＤＭＡ転送
を、ＤＭＡコントローラ１０に要求（ＤＲＥＱを出力）
し、ＤＭＡコントローラｌＯは対応するＤＭＡ転送を実
行することになる。

この動作についても後に詳述する。

続いて、４−７において、ＣＰＵＩはＲＡＭ３の作業メ
モリ内のＴｒｉのディスクアクセスポインタを、上述し
た転送処理を実行した結果ディスクアクセスポインタが
とるであろう値まで更新する。つまり、上述の説明から
れかるとおり、ノ＼−ドディスク１２とバッファ９−１
の間のデータ転送はこの後、ＤＭＡコントローラ１．０
が全て実行することになり、ＣＰＵＩはこのＤＭＡ転送
が完了したときにハードディスク１２のアクセスポイン
タがとる値を、４−７でセットするのである。

そして、メインルーチン（第３図）リターンする。

後の説ＩＩ＋でも明らかになるとおり、最初の割込みル
ーチン（第４図）が起動されて、ＨＤコントローラ１１
がひとたび動かされると、あとは、ＣＰＵ１が指定した
データブロックの転送が終了すルタびに、ＨＤコントロ
ーラ１１から割込みがなされる（ＩＮＴ信号がＣＰＵＩ
に与えられる）ので、ＣＰＵＩが行なうのは、録音／再
生動作の終了になったか、キー人力があったかまたはコ
ントロールデータに指示しておいたトリガがかかったか
の判断を行うのみである。

すなわちＣＰＵＩは、３−９において、ディスクアクセ
スポインタ（ＲＡＭ３）を参照し、メモリエリアオーバ
ーか否かつまり終了か否かをジャッジしく３−１０）、
ＹＥＳの場合は、各音声人出山襞ｆｆ１８−１〜Ｂ−３
のＡ／Ｄｆ！！！、Ｄ／Ａ変換動作を停止（３−１１）
させ、ＮＯの場合は、コントロールデータやキー人力状
態を参照しく３−１２）、もし変化がなければ、ディス
クアクセスポインタをチエツクすべく３−９の処理へも
どり、以下３−９〜３−１３をくりかえす。

そして、３−１２において何らかの変化があると、３−
１３から３−１４に進み、ＣＰＵＩは、ＤＭＡ転送を一
時中断して、新たな設定をすべく、ＤＭＡコントローラ
ｌＯに対するＤＭＡ中止指令（ＤＭＡＥＮＤ）を出力す
る。続けて、新たな入力指示等に従って、ＤＭＡコント
ローラ１０、音声入出力装置ｔ８−１〜８−３をプログ
ラムしく３−１５）、再びＤＭＡ動作を再開すべく３−
１６に進み、上述した３−８と同様第４図のルーチンを
実行した後、３−９へもどる。

このように、ＣＰＵＩは、プレイ／レコード時にあって
は、３−４〜３−８の初期設定を行なった後は、３−９
．３−１０．３−１２．３−１３更に３−１４〜３−１
６をくりかえし実行し、キーボード４での変更指示（例
えばあるトラックについてポーズ（Ａ／Ｄ、Ｄ／Ａの中
断）あるいはパンチインψアウ）　（Ａ／Ｄ、Ｄ／Ａの
動作の切換）等）や１編集時に得たコントロールデータ
の変化に応答して、即時にＤＭＡ転送制御を中断し、プ
ログラムを変更した上で、再び同様の処理を実行するよ
う動作する。

く音声入出力装置８−１〜８−３の動作〉次に第５図を
参照して、音声入出力装置８−１〜８−３の動作状態を
説明する。このフローチャートは、マイクロプログラム
制御によるものであっても、ハードロジック制御による
ものであってもよく、機部実現手段は種々選択できる。

さて、５−１においてＣＰＵＩから当該音声入出力装置
の指定信号Ｃ８が到来している（アクティブとなってい
る）か否かジャッジし、ＹＥＳならば５−２において、
ＣＰＵＩより動作状７！ｉ（レコード、プレイ、ストッ
プ等）が設定される。これは第３図のＣＰＵＩのメイン
ルーチンの中の３−５．３−１５に応答してなされる。

そして、５−１においてＮｏの判断がなされると５−３
において、当該音声入出力装置８−１〜８−３がレコー
ド状態であるのかプレイ状態であるのか判断し、レコー
ド状態と判断されると、５−３から５−４〜５−９の処
理へ進み、プレイ状態と判断されると５−１０〜５−１
５の処理へ進む。

先ずレコード状態に設定された音声入出山襞δ（いまの
場合音声入出力袋と８−２．８−３）の動作を説明する
。５−４において、サンプリング時刻となったか否か判
断し、サンプリング時刻となるまで、この５−４をくり
かえす、なお、サンプリング時刻の判断は、音声入出力
装置８−１〜８−３内部に夫々ハードタイマーをもって
その出力によって行ってもよく、あるいは共通なハード
タイマーを設けてその出力に従って各音声入出力装置が
動作するようにしてもよい、後の説明からも理解される
とおり、各音声入出山襞ｆｉ８−１〜８−３のサンプリ
ング周波数を別々にすることも可能である。

さて、５−４において、ＹＥＳの判断がなされると、与
えられるアナログ音声信号は、サンプルホールド（Ｓ／
Ｈ）Ｌ、Ａ／Ｄ変換する。統いて、５−６において、Ｄ
ＭＡコントローラ１０に対してＤＭＡ転送要求ＤＲＱを
アクティブにして出力する。

ＤＭＡコントローラ１０は、この要求信号ＤＲＱを受け
とり、ＤＭＡ転送を行うべく、その回答信号ＤＡＫを出
力する（この場合の詳細動作は後述する。）。従って、
音声入出力装置８−１〜８−３（いまの場合レコード状
態であるＦＴ声人出力山襞！８−２又は８−３）は、５
−７の判断がＹＥＳとなると、５−８に進み、Ａ／Ｄ変
換して得たデジタル音声データをデータバスに出力し対
応するバッファ９−１〜９−３（いまの場合／へｙノア
９−２又は９−３）へ送る。そして、５−９にて、ＤＭ
Ａ転送要求ＤＲＱをインアクティブにする。従って、い
まの場合、音声入出力装置８−２．８−３にあっては、
サンプリング周期毎に、外部から与えられるアナログ音
戸１信号をデジタル音声信号に変換し、後述するように
ＤＭＡコントローラ１０にて夫々指定されるバッファ９
２．９−３のカレントアドレスに転送する（第８図参照
）。

また、５−３においてプレイ状態と判断されると、５−
１０に進み、ＤＭＡコントローラ１０に対しＤＭＡ転送
要求ＤＲＱをアクティブにし、ＤＭＡコントローラ１０
から回答信号ＤＡＫの到来を待って（５−１１）、デー
タバス上のデジタル音声データを取込み（５−１２）、
上記要求ＤＲＱをインアクティブにする（５−１３）、
このときのＤＭＡコントローラｌＯの動作は後述するが
、いまの場合、第８図に示すとおり、Ｔｒｌに対応する
バッファ９−１のカレントアドレスの内容（これはすで
にハードディスク１２のＴｒｉのエリアの内容が転送記
録されている。）が、以上の操作で音声入出力装置８−
１に入力設定されることになる。そして、サンプリング
時刻となったか否か判断する（５−１４）、このサンプ
リング時刻の到来の検出は、５−４において述べたこと
と同じである。

そして、５−１４でＹＥＳとなると５−１５に進みＤ／
Ａ変換及びローパスフィルタリングを実行した上でアナ
ログ音声信号を外部に出力する。

以上レコード状態の場合と１プレイ状態の場合との１つ
のサンプリング時刻における動作を説明したが、５−９
．５−１５の各処理の終了？＆５−１にもどり以下同様
にして次々とサンプリング時刻に対する処理を実行する
。

第９図は音声入出力装置８−１〜８−３の動作タイムチ
ャートを示しており、いまの場合Ｔｒｉの音声入出力袋
ｊＪ１８−１がプレイモードとなっていて、サンプリン
グ時刻ｔとサンプリング時刻ｔ＋１の間で、サンプリン
グ要求（Ｄ　ＲＱ）が発生し、ＤＭＡコントローラ１０
内のチャンネルＣＨ１の制御によって、バッファ９−１
から音声入出力装置８−１への方向のＤＭＡ転送がなさ
れ、サンプリング時刻ｔ＋１に同期して、Ｄ／Ａ変換動
作がなされる。

逆に、いまの場合Ｔｒ２．Ｔｒ３の音声入出力袋２１ｇ
−２，８−３においては、レコードモードとなっており
、サンプリング時刻ｔあるいはｔ＋１に同期して、Ａ／
Ｄ変換が行われ、その後にＤＭＡコントローラ１０に対
してＤＭＡ転送命令が出力してＤＭＡ転送が、Ｔｒ２、
Ｔｒ３の順番で（同時にＤＭＡ要求があった場合の優先
順位が、ＣＨ１＞　ＣＨ２＞　ＣＨ３＞　ＣＨ４トナッ
７　イ６関係によるもの、）実行され、音声入出方装Ｗ
１８−２．８−３からバッファ９−２．９−３へデータ
転送がなされることになる。

＜ＤＭＡコントローラ１０の動作〉 次に、第６図を参照してＤＭＡコントローラ１０の動作
を説明する。この第６図のフローチャートは、第２図の
サービスコン）Ｏ−ラ１０ｇがマイクロプログラム制御
で動作するのを表わしているとしてもよく、あるいは、
ハードロジックでＤＭＡコント０−ラ１０が機能実現を
しているとしてもよい。

先ず、６−１において、ＣＰＵＩからの指定信号Ｃ５が
到来している（アクティブとなっている）か否か判断し
、ＹＥＳならば、　リード信号ＲＤ、ライト信号ＷＲの
いずれがＣＰＵＩから与えられているか判断し、リード
信号ＨＤならば６３に進みアドレスバスを介して与えら
れるアドレス信号−にて指定されるレジスタ１０４，１
０５の内容をデータバスを介して出力してＣＰＵＩがリ
ードでｊるようにし、逆にライト信号ＷＲならば６−４
に進み、指定したレジスタにデータバスを介して所９」
のデータを入力設定することになる。

この６−３．６−４の処理は、ＣＰＵＩのメインルーチ
ンの３−５．３−１５などの処理に対応する。従って、
６−４の処理によって第２図の各レジスタ１０４，１０
５には所望のデータがセットされることになる。

そして、このようなＣＰＵＩからのＤＭＡコントローラ
ｌＯに対するアクセスやプログラムが絆ると指定信号Ｃ
５はインアクティブとされ、６１から６−５に処理は進
むことになる。

６−５では１各音７！１人出力装置１８−１〜８−３か
らＤＭＡ転送要求ＤＲＱＩ〜ＤＲＱ３がごているか、Ｈ
Ｄコントローラ１１からＤＭＡ転送要求ＤＲＥＱ　（Ｄ
ＲＱ４）がきているか判断し、もし、いずれかから要求
が来ていると６−６に進み、ＤＭＡ可能信号ＤＭＡＥＮ
Ｂを“１″に（アクティブ）にし、ＤＭＡユニット内の
アドレスバスとデータバスをＤＭＡコントローラ１０が
専有するようにし、ＣＰＵＩからのアクセスを受は付け
なくする。

続いて、複数の要求に際しては、チャンネルＣＨ１−Ｃ
Ｈ４の順の優先順位に従って、チャンネルを選択する（
６−７）、例えば、第９図の例ではサンプリング直後に
Ｔｒ２、Ｔｒ３の音声入出力装置８−２．８−３からの
データ転送要求が同時になされるがＴｒ２の優先順位が
高いので、先にＣ）１２のＤＭＡ転送を行うことになる
。また後の説明でも理解されるとおり、ＣＨ４の優先順
位が最下位なので、ハードディスク１２とバッファ９−
１〜９−３のうちのひとつとのデータ転送を行っている
ときに、いずれかの音声入出山襞Ｍ８−１〜８−３から
データ転送の要求がなされると、後者のデータ転送を先
に優先的に行うようになる。

続いて、選択したチャンネル（いま、例えばＣＨ２）の
カレントアドレス（アドレスレジスタ１０４のＣＨ２の
カレントアドレスレジスタの内容）をアドレスバスに出
力する（６−８）、そして選択したチャンネル（いま、
例えばＣＨ２）のコン）Ｑ−ルレジスタ１０５の内容を
参照し、ＤＭＡ転送をいずれの方向へ行うか決定しく６
−９）、もしバッファ９−１〜９−３から他の要素（Ｉ
ｌｏ）への転送な１１−＋６−１０から６−１１へ進ん
で、バッファ９−１〜９−３のうちの選択しているバッ
ファに対しリード信号ＲＤを与え、逆に他の要素（Ｉ　
１０）からバッファ９−１〜９−３への転送ならば６−
１２に進み当該バッファに対してライト信号ＷＲを与え
る。

しかる後、回答信号ＤＡＫをアクティブにする（６−１
３）、その結果、いまの場合、Ｔｒ２の音声入出力装置
８−２は、５−７．５−８　（第５図）の処理によって
、サンプリングした音声データを、データバスに送出し
、バッファ９−２のカレントアドレスのエリアに、ＤＭ
Ａコントローラ１０が書込むことになる（第８図参照）
。

６−１４では、データ転送が終了したので、上記リード
信号ＨＤ又はライト信号ｗＲ，ＩＯ１答信号ＤＡＫをイ
ンアクティブにし、６−１５で、当該チャンネル（いま
ＣＨ２）のカレントアドレス（第２図アドレスレジスタ
１０４内）の内容彎＋１する。この６−１５の動作によ
り、バッファ９−１〜９−３に対して新たなサンプリン
グ音声データが書込まれる都度、あるいは新たに音声デ
ータが読出される都度アップカウントされることになる
。そして、６−１５の処理の後、６−１へもどる。

先程の状態（第９図参照）では、Ｔｒ２とＴｒ３との音
声入出力装置８−２．８−３よりデータ転送要求がＤＭ
Ａコントローラ１０に対してなされており、これまでに
Ｔｒ２についてのみデータ転送の実行をしたのであるか
ら統く６−５においてはＹＥＳの判断がなされる。以下
Ｔｒ３に関して、音声入出力装置８−３からバッファ９
−３への方向のデータ転送が、６−７〜６−１Ｏ１６−
１２〜６−１５を実行することにより上記同様にしてな
される。

このようなデータ転送が完了すると６−５から６−１５
に進み、ＤＭＡ可能信号を“０”　（インアクティブ）
にして、ＤＭＡユニット内のデータバス、アドレスバス
をＤＭＡコントローラ１０が専有するのを中止し、ＣＰ
ＵＩからのアクセスを受付けられるようにする。

以ｔＴｒ２、Ｔｒ３に関し、音用入出山襞と８−２．８
−３から夫々対応するバッファ９−２９−３へのデータ
転送について説＋１１シたが、Ｔｒｌについては、逆に
、バッファ９−１から音声入出山襞２１８−１へのデー
タ転送がＤＭＡコントローラ１０によってなされる。

：ｔＳ９図に示しであるとおり、サンプリング時１１１
１ｔとｔ＋１の中間で、Ｔｒｌに対応する音声入出山襞
Ｈｓ−ｉは、ＤＭＡコントローラｘＯｔ、：’ｆ２求信
号ＤＲＱを出力する（第５図、５−１０）。

これに応答し、ＤＭＡコントローラｌＯは、上記同様に
６−５〜６−７を実行し、６−８において、バッファ９
−１の読み出すべきアドレスを示すアドレスデータをア
ドレスバスを介して与える。６−９．６−１０の実行に
より、６−１１に進み、今回はバッファ９−１に対し読
み出し信号ＨＤを与え、６−１３で回答信号ＤＡＫを“
ｌ”とする。

その結果、バッファ９−１の指定アドレスのデジタル音
声データは、データバスを介して、Ｔｒｌの音声入出力
装置１ｉ８−１へ転送され取込まれることになる。しか
る後、６−１４．６−１５の処理を経て６−１へもどる
。

また、ＤＭＡコントローラ１０は、ハードディスク１２
とバッファ９−１〜９−３との間のデータ転送も行う、
この場合は、チャンネルＣＨ４のアドレスレジスタ１０
４、コントロールレジスタ１０５が使用される。この動
作は、ＣＰＵＩのインタラブドルーチン（第４図）の実
行によって、ＤＭＡコントローラ１０に対する設定／制
御動作４−１〜４−４、ＨＤコントローラ１１に対する
プログラミング動作４−５．４−６の後実行之れる。

こ（７）ＤＭＡコントローラｌＯに対するＣＰＵＩの設
定／制御動作４−１〜４−４に対応して、ＤＭＡコント
ローラ１０は、６−３．６−４の処理を行なう、即ち、
ＣＰＵＩは今回チャンネルＣＨ４によってデータ転送す
るトラックを決定し、そのトラックに対応するバッファ
のスタートアドレス（つまり前回当該バッファとハード
ディスク１２とのデータ転送を行ったブロックデータの
次のアドレス）をＣＨ４のスタートアドレスレジスタ（
第２図のアドレスレジスタ１０４内）にセットし、この
トラックについての今回のデータ転送数をスタートアド
レスとカレントアドレス（前回データ転送をハードディ
スク１２との間で行った後に歩進したアドレス）との差
からＣＰＵＩは得るとともに、このトラックについての
カレントアドレスをスタートアドレスにコピーする。

ＣＰＵＩは、動作中のトラックに対応するバッファ９−
１〜９−３とハードディスク１２との間のデータ転送を
各トラック毎に順番に行うようになり、各トラック毎に
１前回のデータ転送（ブロック転送）に続くデータ転送
を行うようになる。

第８図の例では、例えばＴｒｉについては、ハードディ
スク１２から、図示のスタートアドレス（ＣＨＩ）とカ
レントアドレス（ＣＨＩ）の間の斜線部分に対応するデ
ータ閂の転送を行うようになる（他のトラックについて
もデータ転送の方向は逆であるが、同様の制御によるこ
とはＩＪＩらかである）、なお、プレイモードのバッフ
ァ（９−１が該当）では斜線部分がすでに音声出力され
たデータ部分に対応し、レコード千−とのへ７フア（９
−２，９−３が該当）では斜ＭＡ部分が音声入力された
データ部分に対応する。

そして、ＣＰＵＩは、４−５．４−６によってＨＤコン
トローラ１１に対しプログラミングを行った上で、実際
の転送要求をＨＤコントローラ１１から発生させて、Ｄ
ＭＡ転送を開始させる。

ＤＭＡコントローラ１０では、６−５において、ＨＤコ
ントローラ１１から転送要求があることを検知すると、
上記同様にして、６−６〜６９を実行した９ｊ？９　バ
ッファ９−１〜９−３からハードディスク１２方向のデ
ータ転送の要求が、ハードディスク１２から八ツファ９
−１〜９−３カ向のデータ転送の要求か６−１０におい
て判断し、曲名ならば６−１１へ、後名ならば６−１２
へ進んだ後、６−１３〜６−１５の各処理を実行する。

このとき、１回の転送操伯で、例えばｌサンプル分のデ
ジタルｎ声データの転送がなされるので、この動作６−
５〜６−１５を複数回〈りがえし実行して、ブロック転
送がなされる。このハードディスク１２とバッフγ９−
１〜９−３とのデータ転送については、ＨＤコントロー
ラ１１の動作も大きく関連するので、後に更に説明する
。

そして、ＤＭＡ転送が完了すると、要求信号ＤＲＱＩ〜
４が到来しなくなり、６−５から６−１６へ進ミＤ　Ｍ
　Ａ　Ｉｆｌ能信号ＤＭＡＥＮＢをθ″（インアクティ
ブ）とする。

＜ＨＤコントローラ１１の動作〉 次に、第７図を参照してＨＤコントローラ１１の動作を
説明する。このＨＤコントローラ１１は、ハードロジッ
クによっても、マイクロプログラム制御によってもよく
、いずれにしても第７図の動作フローを機能実現する。

まず、ＣＰＵＩから指定信号Ｃ５が与えられているか判
断する（７−１）、これは、ＣＰＵＩのインタラブドル
ーチン（第４図の４−５．４−６）にて与えられる。Ｎ
Ｏの場合はもとにもどるが、ＹＥＳの場合は、７−２に
進みＣＰＵＩからリード信号ＲＤが与えられているか、
ライト信号ＷＲが与えられているか判断し、リード時に
はＨＤコントローラ１１内部の指定データ（アドレスレ
ジスタの内容等）をデータバスを介してＣＰＵ１へ出力
する。

また、ライト信号ＷＲが与えられているときは７−２か
ら７−４に進み、今回ＤＭＡコントローラ１０のチャン
ネルＣＨ４にてＤＭＡ転送するバッファとハードディス
ク１２とのデータ転送方向を設定し、７−５にて、アク
セスするハードディスク１２のアクセスポイントを設定
する。これは、ＣＰＵＩがＲＡＭ３から得ている当該ト
ラックのアクセスポインタによる（第４図、４−５）。

続いて７−６において、転送データ数（デジタル音声デ
ータ数）をＨＤコントローラ１１の内部カウンタに設定
する。この転送データ数は、ＣＰＵ１のインタラブドル
ーチンのなかの４−６にて得ている。

このように、７−４〜７−６を実行することによってＣ
ＰＵＩの制御のもとてＨＤコントローラ１１はプログラ
ムされ、そのｌ＆ＨＤコントローラ１１はＤＭＡコント
ローラ１０に対しデータ転送の要求をする（７−７）、
このことからも理解されるとおり、ＣＰＵＩは、ＨＤコ
ントローラ１１からインタラブド信号ＩＮＴを受けると
、次のトラックに対応する（つまり、いまＴｒｉ〜Ｔｒ
３は全て動作中とすると、Ｔｒｌ、Ｔｒ２、Ｔｒ３、Ｔ
ｒｌ、・・・・・・の順で）ＤＭＡ転送の設定、制御を
ＤＭＡコントローラ１０に対し実行し、ＨＤコントロー
ラ１１をプログラムする。その後、ＣＰＵＩはＨＤコン
トローラ１１とＤＭＡコントローラ１０とから離れて１
相互のインタラブド信号で実際のＤＭＡ転送を実行させ
る。

ＨＤコントローラ１１は、７−７の次に７−８へ進み、
ＤＭＡコントローラ１０から回答信号ＤＡＣＫ　（ＤＡ
Ｋ４）を受けとる（第６図、６−１３参照）まで７−８
をくりかえす。

７−８の判断がＹＥＳとなると、７−９に進みＤＭＡコ
ントローラｌＯのＣＨ４の動作によって、１サンプルの
デジタル音声データの転送が行われ、７−６にて設定し
た転送カウンタを１だけダウンカウントする（７−１０
）、続＜７−１１において、予め設定していた転送デー
タ数分のデータ転送が完了したか上記転送カウンタの内
容に従ってジャッジし、Ｎｏならば再び７−８へもどる
。従って、ＤＭＡコントローラｌＯにおいては、ＨＤコ
ントローラ１１から設定したデータ数の転送（ブロー２
り転送）が終了するまで、転送要求ＤＲＱ４を続けて受
けとることになり、この転送要求に従って６−５〜６−
１５の処理（第６図）を実行し、それに応答する形でＨ
Ｄコントローラ１１側では７−８〜７−１１の処理を実
行する。

そして、転送終了が７−１１にて判断されると、７−１
２に進み、ＨＤコントローラ１１からＤＭＡコントロー
ラ１０に対してのデータ転送の實求ＤＲＥＱ　（ＤＲＱ
４）を“０”　（インアクティブ）とする、そして、次
のトラックに関してハードディスク１２とバッファ９−
１〜９−３のいずれかとのデータ転送を行わせるために
、ＨＤコントローラ１！はＣＰＵＩヘインタラプト信号
ＩＮＴを１．える（７−１３）、これに応答して、ＣＰ
ＵＩはインタラブドルーチン（第４図）を実行すること
は」−述したとおりである。

くハードディスク１２とバッファ９−１〜９−３との間
のデータ転送動作〉 以上までの説明で、ハードディスク１２とバッファ９−
１〜９−３との間のデータ転送についても理解されると
ころとなったが、第８図と第１０図とを参照して、ＤＭ
Ａコントローラ１０に対してＤＭＡ要求が如何になされ
、それに対してＤＭＡコントローラ１０が時分割で対応
しているか以下に説明する。

既に述べたとおり、第８図に示す設定状態にあっては、
Ｔｒｌについてはプレイ状態、Ｔｒ２、Ｔｒ３について
はレコード状態となっていて、夫々の音声入出力装置８
−１〜８−３から毎サンプリングタイム（第１０図のｆ
ｓ）にバッファ９−１〜９−３とのデータ転送要求がＤ
ＭＡコントローラ１０になされる。

これは、ＣＰＵＩがＨＤコントローラ１１をプログラミ
ングしている間（第４図の４−５．４−６、第７図の７
−４〜７−７）も生じる。ＤＭＡコントローラ１０は、
音声入出山襞！！１８−１〜８−３からのデータ転送要
求があると、上述したようにＤＭＡ可能信号ＤＭＡＥＮ
Ｂを出力しく第６図の６−６）、ＣＰＵＩによるＨＤコ
ントローラ１１のプログラミングを中断（ＷＡＩＴ）し
て、各チャンネルＣＨＩ〜ＣＨ３によるＤＭＡ転送の完
了後に、それを再開させる（第１０図参照）。

また、ＣＨ４によるＤＭＡ転送により、ハードディスク
１２とバッファ９−１〜９−３との間のデータ転送が順
次行われているときも、上記各音声入出山襞δ８−１〜
８−３から各サンプリングタイム毎（第１０図のｆｓ）
にデータ転送要求がなされる。

このとき、ＤＭＡコントローラｌＯでは、第６図の６−
７の判断により優先度の高いチャンネル（ＣＨＩ〜ＣＨ
３）のデータ転送を先に行うようになる。この間は、Ｄ
ＭＡコントローラ１０へＨＤコントローラ１１からデー
タ転送要求ＤＲＱ４が出力し続けている（第７図、７−
７参照）ものの、ＤＭＡコントローラｌＯから回答信号
ＤＡＫ４がもどってこないので、次のデータ転送を待機
している（７−８をくりかえしている）ことになる。

従って、マクロ的には、ＤＭＡコントａ−ラｌＯは第１
０図に示されたとおり、Ｔｒｉ、Ｔｒ２、Ｔｒ３のハー
ドディスク１２とバッファ９−１〜９−３との間のＤＭ
Ａ転送（ブロック転送）をくりかえすことになるが、ミ
クロ的には、ＨＤコントローラ１１に対するプログラミ
ング中も実際のＤＭＡ転送中（ＣＨ４による）も、ある
いは休止（アイドル）中も、サンプリングタイミング毎
に、バッファ９−１〜９−３と音声入出力装置８−１〜
８−３との間のＤＭＡ転送（シングル転送）を、Ｃ）Ｉ
ｆ−ＣＨ３の各チャンネルによって実行することになり
、サンプリングタイミング毎のＡ／Ｄ変換、Ｄ／Ａ変換
に十分速度的にも対処できるようになっている。

く他の実施例〉 以上本発明の一実施例について詳述したきたがこの発明
は、種々の変形、応用が可能である。その−例を第１１
図に示す。

第１１図は、上述した実施例のＤＭＡユニットを２＃ｌ
として、Ｔｒｌ　〜Ｔｒ３の３トラツク（７）ＤＭＡユ
ニットと、Ｔｒ４〜Ｔｒ６の３トラツクのＤＭＡユニッ
トとの６トラツクのデジタルマルチトラックレコーダと
して構成した例である。つまりＤＭＡユニー、トの増設
で、マルチトラックの計を増加できる。

第１１図において、ＣＰＵＩ′は、６トラツク分の制御
、Ｉｒ？′理を行うべくコントロールへス、アドレスへ
ス、データバスとを介して各ユニットと連結される。ま
た、各ＤＭＡユニットからＣＰＵ１′に対し、ハードデ
ィスクとのデータ転送の完了を示すインタラブド信号Ｉ
ＮＴＯ，ｒＮＴ１が与−えられることになる。

ＲＯＭ２　’、ＲＡＭ３　’は、先の実施例と同様でト
ラック数が２倍になったのに対応して変更が施されたプ
ログラムやデータが記憶されることになる。

ＣＰＵＩ’のウェイト　（ＷＡ　Ｉ　Ｔ）信号としては
、Ｔ　ｒ　ｌ−Ｔ　ｒ　３（７）ＤＭＡユ＝−７）から
の信号と、Ｔ　ｒ　４〜Ｔｒ６のＤＭＡユニットからの
信号とが、オアゲート２００を介して与えられることに
なる。

その他の構成及び作用は上記実施例と同様なので１これ
以上の説明は必要としないであろう。

この発明は、更に、固定のサンプリングレートで音声信
号の入出力動作を行う音声入出力装置をもつもののほか
、各音声入出力装置のサンプリング周波数を変更できる
タイプのデジタルマルチトラックレコーダとしてもよい
、各音声入出力装置のサンプリング周波数を音階周波数
に依存して変更する（”ｖ　ｃ　ｏやデジタル型発信器
等によってサンプリングクロックを発生することになる
）と、装置全体がポリフォニックサンプラー（サンプリ
ング電子楽器）となる、この場合、演奏操作に依存して
、再生時（プレイ時）の各音声入出力装置のサンプリン
グクロックを可変することになる。

また、各トラックに対し異なるサンプリング周波数を設
定することで、高周波まで必要としないトラック等は低
いサンプリング周波数を割り当てて、データ容置を減ら
すなど自由度の高いトラック制御を行える。

［発明の効果］ 請求項１の発明によれば、データ転送手段が、音声入出
力手段とバッファ手段との間の各トラック毎のデジタル
音声データの転送と、バッファ手段と外部記憶手段との
間の各トラック毎のデジタル音声データの転送とを、所
定の優先順位に従ってスケジューリン外しながら時分割
的に実行しており、構成の簡略化がはかれる。

：ｌ’Ｊ求項２水環明は、請求項１の発明を更に具体化
したものであり、Ａ／Ｄ変換、Ｄ／Ａｆ４！！！を各ト
ラック毎に自在に選択できる。また、複数のバッファ手
段が、各トラック毎に設けられた音声入出力手段に対応
していて、トラック毎の制御、管理を特徴とする 請求項３〜５の発明は、請求項２の発明を更に具体的に
したものであり、外部記憶手段に対するアクセスと、バ
ッファ手段に対するアクセスとをその特性（アクセスの
頻度、アクセスタイム等）に従って異ならせて１最適な
制御が可能となるようにしたものである。

請求項６の発明は、請求項１の発明のａ成に加えて中央
処理装置を設け、中央処理装置が、音声記録再生処理装
置を制御するようにしたものであり、中央処理装とが、
タイミングを考慮することなく外部記憶手段の管理（例
えばアドレス管理）のみを、順に各トラックに関して行
うのみでリアルタイムの音声入出力制御ができる。中央
処理装置の負担が軽減され、比較的低速のものを採用で
きる。

請求項７の発明は、請求項２の発明の構成に加えて中央
処理装置を設け、中央処理装置が音声記録再生処理装と
を制御するようにしたものであって、請求項６の発明と
同様に、中央処理装置の負担が軽減されることになる。

請求項８の発明は、請求項１の発明とほぼ同じ構成をと
り、ランダムアクセス型の外部記憶手段のリードライト
制御をコントロール手段が行うとともに、このコントロ
ール手段がデータ転送手段に対するバッファ手段と外部
記憶手段との間の転送を要求するようになっている。こ
の請求項８の発明についてもこれまで述べた各請求項の
Ａ　ｒＪ＋と同様に、トラック毎のデータ転送を簡単な
構成で実現しｆｔ）る。

請求項９の発明は、請求項８の発明の構成に加えて中央
処理装置を設けて、中央処理装とがデータ転送手段から
次に実行すべきトラックの転送条件（転送績なと）を求
めて、データ転送手段及びコントロール手段を設定、プ
ログラムして、バッファ手段と外部記憶手段との間の転
送をデータ転送手段に実行させるようにしたものであり
、中央処理装置の音声記録再生処理装置に対する仕事が
単発的な設定、プログラミングだけなので、比較的低速
のＣＰＵでも実現できることになる。

請求項１０−１５の発明は、請求項９の発明をより具体
的に述べたものであり、いずれの発明にあっても、ａ成
が比較的簡単でリアルタイムのマルチトラックレコーデ
ィングが、外部記憶手段を用いながら実現できる効果が
ある。

【図面の簡単な説明】

図面は本発明の実施例を示し、第１図は一実施例の全体
構成図、第２図は第１図のＤＭＡコントローラｌＯの要
部詳細図、第３図は第１図のＣＰＵ１のメインルーチン
を示す図、第４図は第１図のＣＰＵＩのインタラブドル
ーチンを示す図、第５図は第１図の音声入出力装置８−
１〜８−３の動作を示す図、第６図はｔｊ４１図のＤＭ
Ａコントローラ１０の動作を示す図、第７図は第１図の
ＨＤＤＭントローラ１の動作を示す図、第８図は、全体
的な動作を示す概念図、第９図は、各トラック毎のＤ／
Ａ、Ａ／Ｄ変換動作、ＤＭＡ転送を示すタイムチャート
図、第１Ｏ図は、ハードディスク１２と各バッファ９−
１〜９−３との間のＤＭＡ転送の状態を示すタイムチャ
ート図、第１１図は、本発明の他の構成例の回路ブロッ
ク図である。 １、１　′・・・・・・ＣＰＵ、　２、２　′　・・・
・・・ＲＯＭ３．３′・・・・・・ＲＡＭ、８−１〜８
−３・・・・・・音声入出力装置、９−１〜９−３・・
・・・・バッファ、１０・・・・・・ＤＭＡコントロー
ラ、１１・・・・・・ＨＤコントローラ、１２・・・・
・・ハードディスク、１３・・・・・・デコーダ、１４
．１５・・・・・・アンドゲート、１６・・・・・・イ
ンバータ。 特 許 出 願 人 カシオ計算機株式会社 Ｕｌのイ２タフアト几−士ン 第

Claims (15)

【特許請求の範囲】
1. （１）複数のトラックに対応して音声の入出力動作を行
   う音声入出力手段と、 この音声入出力手段とデジタル音声データを各トラック
   毎に転送可能であって、一時的に上記デジタル音声デー
   タを各トラックに対応して記憶可能なバッファ手段と、 このバッファ手段と上記デジタル音声データを転送可能
   であって、上記デジタル音声データをリードライトでき
   る複数のトラック分の記憶エリアをもつランダムアクセ
   ス型の外部記憶手段と、上記音声入出力手段と上記バッ
   ファ手段との間の各トラック毎のデジタル音声データの
   転送と、上記バッファ手段と上記外部記憶手段との間の
   各トラック毎のデジタル音声データの転送とを、所定の
   優先順位に従ってスケジューリングしながら時分割的に
   実行するデータ転送手段と、 を具備したことを特徴とするデジタルマルチトラックレ
   コーダ。
2. （２）複数のトラックに対応した、Ａ／Ｄ変換及びＤ／
   Ａ変換を選択的に実行する複数の音声入出力手段と、 この複数の音声入出力手段とデジタル音声データを夫々
   対応して転送可能であって、一時的に上記デジタル音声
   データを各トラック別に記憶可能な複数のバッファ手段
   と、 この複数のバッファ手段と上記デジタル音声データを転
   送可能であって、上記デジタル音声データをリードライ
   トできる複数トラック分の記憶エリアをもつランダムア
   クセス型の外部記憶手段と、 上記複数の音声入出力手段と上記複数のバッファ手段と
   の夫々の間の上記デジタル音声データの転送と、上記複
   数のバッファ手段と上記外部記憶手段との間の上記デジ
   タル音声データの転送とを、所定の優先順位に従ってス
   ケジューリングしながら時分割的に実行するデータ転送
   手段と、を具備したことを特徴とするデジタルマルチト
   ラックレコーダ。
3. （３）上記複数の音声入出力手段は、夫々、上記デジタ
   ル音声データのサンプリング周波数に対応するレートで
   、上記データ転送手段に対し、上記複数のバッファ手段
   のうちの対応するバッファ手段との間の上記デジタル音
   声データの転送を要求する要求手段を有してなり、上記
   データ転送手段は、この要求手段からの要求に応答して
   、１回のサンプリングに係るデジタル音声データのシン
   グル転送を実行するようにしたことを特徴とする請求項
   ２記載のデジタルマルチトラックレコーダ。
4. （４）上記外部記憶手段は、上記データ転送手段に対し
   、上記複数のバッファ手段との間の上記デジタル音声デ
   ータの転送を動作中のトラックについて順番に要求する
   要求手段を有してなり、上記データ転送手段は、この要
   求手段からの要求に応答して、指定されたバッファ手段
   と、複数回のサンプリングに係るデジタル音声データの
   ブロック転送を実行するようにしたことを特徴とする請
   求項２記載のデジタルマルチトラックレコーダ。
5. （５）上記データ転送手段は、上記複数の音声入出力手
   段と、上記外部記憶手段との夫々からデジタル音声デー
   タの転送を要求されたとき、上記複数の音声入出力手段
   のいずれかの音声入出力手段と、対応するバッファ手段
   との間の上記デジタル音声データの転送を優先して実行
   するようにしたことを特徴とする請求項２記載のデジタ
   ルマルチトラックレコーダ。
6. （６）中央処理装置と、 この中央処理装置によって制御される音声記録再生処理
   装置と、 を有してなるデジタルマルチトラックレコーダにおいて
   、 上記音声記録再生処理装置は、 複数のトラックに対応して音声の入出力動作を行う音声
   入出力手段と、 この音声入出力手段とデジタル音声データを各トラック
   毎に転送可能であって、一時的に上記デジタル音声デー
   タを各トラックに対応して記憶可能なバッファ手段と、 このバッファ手段と上記デジタル音声データを転送可能
   であって、上記デジタル音声データをリードライトでき
   る複数のトラック分の記憶エリアをもつランダムアクセ
   ス型の外部記憶手段と、上記音声入出力手段と上記バッ
   ファ手段との間の各トラック毎のデジタル音声データの
   転送と、上記バッファ手段と上記外部記憶手段との間の
   各トラック毎のデジタル音声データの転送とを、所定の
   優先順位に従ってスケジューリングしながら時分割的に
   実行するデータ転送手段と、 を有して成り、 上記中央処理装置は、上記データ転送手段に対し、サン
   プリングタイム毎の各トラックに対応するデジタル音声
   データの上記音声入出力手段と上記バッファ手段との間
   の転送を管理させるようにするとともに、上記外部記憶
   手段及び上記データ転送手段に対し上記バッファ手段と
   上記外部記憶手段との間の転送制御を動作中の各トラッ
   クについて順次行わせるようにしたことを特徴とするデ
   ジタルマルチトラックレコーダ。
7. （７）中央処理装置と、 この中央処理装置によって制御される音声記録再生処理
   装置と、 を有してなるデジタルマルチトラックレコーダにおいて
   、 上記音声記録再生処理装置は、 複数のトラックに対応したＡ／Ｄ変換及びＤ／Ａ変換を
   選択的に実行する複数の音声入出力手段と、 この複数の音声入出力手段とデジタル音声データを夫々
   転送可能であって、一時的に上記デジタル音声データを
   各トラック別に記憶可能な複数のバッファ手段と、 この複数のバッファ手段と上記デジタル音声データを転
   送可能であって、上記デジタル音声データをリードライ
   トできる複数トラック分の記憶エリアをもつランダムア
   クセス型の外部記憶手段と、 上記複数の音声入出力手段と上記複数のバッファ手段と
   の夫々の間の上記デジタル音声データの転送と、上記複
   数のバッファ手段と上記外部記憶手段との間の上記デジ
   タル音声データの転送とを、所定の優先順位に従ってス
   ケジューリングしながら時分割的に実行するデータ転送
   手段と、を有して成り、 上記中央処理装置は、上記データ転送手段に対し、サン
   プリングタイム毎のデジタル音声データの上記複数の音
   声入出力手段と上記複数のバッファ手段との間の転送を
   管理させるようにするとともに、上記外部記憶手段及び
   上記データ転送手段に対し上記複数のバッファ手段と上
   記外部記憶手段との間の転送のための制御を順次行うよ
   うにしたことを特徴とするデジタルマルチトラックレコ
   ーダ。
8. （８）複数のトラックに対応して音声の入出力動作を行
   う音声入出力手段と、 この音声入出力手段とデジタル音声データを各トラック
   毎に転送可能であって、一時的に上記デジタル音声デー
   タを各トラックに対応して記憶可能なバッファ手段と、 このバッファ手段と上記デジタル音声データを転送可能
   であって、上記デジタル音声データをリードライトでき
   る複数のトラック分の記憶エリアをもつランダムアクセ
   ス型の外部記憶手段と、この外部記憶手段に対するリー
   ドライト制御を行うコントロール手段と、 上記音声入出力手段からのサンプリング周波数に対応す
   るレートでの各トラック毎の上記バッファ手段と上記音
   声入出力手段との間の上記デジタル音声データの転送要
   求と、上記コントロール手段からの動作中のトラックに
   ついて順番の上記バッファ手段と上記外部記憶手段との
   間の上記デジタル音声データの転送要求とに応答し、所
   定の優先順位でスケジューリングしながら時分割的に転
   送制御を実行するデータ転送手段と、 を具備したことを特徴とするデジタルマルチトラックレ
   コーダ。
9. （９）中央処理装置と、 この中央処理装置によって制御される音声記録再生処理
   装置と、 を有してなるデジタルマルチトラックレコーダにおいて
   、 上記音声記録再生処理装置は、 複数のトラックに対応して音声の入出力動作を行う音声
   入出力手段と、 この音声入出力手段とデジタル音声データを各トラック
   毎に転送可能であって、一時的に上記デジタル音声デー
   タを各トラックに対応して記憶可能なバッファ手段と、 このバッファ手段と上記デジタル音声データを転送可能
   であって、上記デジタル音声データをリードライトでき
   る複数のトラック分の記憶エリアをもつランダムアクセ
   ス型の外部記憶手段と、この外部記憶手段に対するリー
   ドライト制御を行うコントロール手段と、 上記音声入出力手段からのサンプリング周波数に対応す
   るレートでの各トラック毎の上記バッファ手段と上記音
   声入出力手段との間の上記デジタル音声データの転送要
   求と、上記コントロール手段からの動作中のトラックに
   ついて順番の上記バッファ手段と上記外部記憶手段との
   間の上記デジタル音声データの転送要求とに応答し、所
   定の優先順位でスケジューリングしながら時分割的に転
   送制御を実行するデータ転送手段と、 を有して成り、 上記中央処理装置は、上記データ転送手段に対し、サン
   プリング周波数に対応するレートでの各トラックに対応
   するデジタル音声データの上記音声入出力手段と上記バ
   ッファ手段との間の転送を管理させるようにするととも
   に、上記データ転送手段から次に実行すべきトラックの
   上記バッファ手段と上記外部記憶手段との間の上記デジ
   タル音声データの転送条件を求めて上記データ転送手段
   に対し所定の設定を行うと共に、上記コントロール手段
   に対し所定のプログラムを行った後、上記コントロール
   手段から上記データ転送手段へ転送要求を出力させて上
   記バッファ手段と上記外部記憶手段との間の転送を行わ
   せるようにしたことを特徴とするデジタルマルチトラッ
   クレコーダ。
10. （１０）上記データ転送手段は、上記音声入出力手段か
    らの転送要求を、上記コントロール手段からの転送要求
    に比べて高い優先順位として転送制御を行なうようにし
    たことを特徴とする請求項９記載のデジタルマルチトラ
    ックレコーダ。
11. （１１）上記データ転送手段は、上記複数のトラックに
    夫々対応する複数の転送制御チャンネルと、上記バッフ
    ァ手段と上記外部記憶手段との間の転送制御チャンネル
    とを有し、上記中央処理装置は次に実行すべきトラック
    に対応する転送制御チャンネルから上記バッファ手段と
    上記外部記憶手段との間の上記デジタル音声データの転
    送量を求め、当該転送制御チャンネルの内容を変更する
    とともに、上記バッファ手段と上記外部記憶手段との間
    の転送制御チャンネルの内容を設定するようにし、更に
    、上記中央処理装置は上記コントロール手段に対し上記
    転送量に従って上記外部記憶手段に対する転送アドレス
    ポイントをプログラムするようにしたことを特徴とする
    請求項９記載のデジタルマルチトラックレコーダ。
12. （１２）上記コントロール手段は、上記データ転送手段
    に対し上記中央処理装置によりプログラムされたトラッ
    クに対する上記バッファ手段と上記外部記憶手段との間
    の転送を要求する転送手段を有するとともに、当該トラ
    ックに対する上記バッファ手段と上記外部記憶手段との
    間の転送の終了に従って上記中央処理装置に対し、更に
    次の順番のトラックについての上記バッファ手段と上記
    外部記憶手段との間の転送のための設定及びプログラム
    を指示する指示手段を有することを特徴とする請求項１
    １記載のデジタルマルチトラックレコーダ。
13. （１３）上記指示手段は上記中央処理装置に対して割込
    指示を行うようにしたことを特徴とする請求項１２記載
    のデジタルマルチトラックレコーダ。
14. （１４）上記ランダムアクセス型の外部記憶手段は、デ
    ィスクタイプの記録媒体から成ることを特徴とする請求
    項９記載のデジタルマルチトラックレコーダ。
15. （１５）上記データ転送手段は、ダイレクトメモリアク
    セス方式によるデータ転送を行うようにしたことを特徴
    とする請求項９記載のデジタルマルチトラックレコーダ
    。