JPH04197075A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH04197075A JPH04197075A JP32255290A JP32255290A JPH04197075A JP H04197075 A JPH04197075 A JP H04197075A JP 32255290 A JP32255290 A JP 32255290A JP 32255290 A JP32255290 A JP 32255290A JP H04197075 A JPH04197075 A JP H04197075A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- turned
- load
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009499 grossing Methods 0.000 claims description 8
- 238000013139 quantization Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、帰還制御型の電源装置に関する。
[従来の技術]
従来のアナログスイッチング制御型の電源装置としては
、例えば総合電子出版社「高速スイッチングレギュレー
タ;清水和男著」に開示されているが、近年では第4図
に示すようなディジタル制御型の電源装置が知られてい
る。
、例えば総合電子出版社「高速スイッチングレギュレー
タ;清水和男著」に開示されているが、近年では第4図
に示すようなディジタル制御型の電源装置が知られてい
る。
第4図において、直流電圧源1の出力電圧v1.。
は、トランジスタ等のスイッチ2によりスイッチングさ
れて矩形波となり、この矩形波はロウパスフィルタ(L
PF)3により平滑化されて直流電圧となる。この直流
電圧が負荷4の電源電圧となる。すなわち、直流電圧源
1の出力電圧Vl)Iは、スイッチ2とLPF3により
降下され、所望値の電源電圧として負荷4に印加される
。
れて矩形波となり、この矩形波はロウパスフィルタ(L
PF)3により平滑化されて直流電圧となる。この直流
電圧が負荷4の電源電圧となる。すなわち、直流電圧源
1の出力電圧Vl)Iは、スイッチ2とLPF3により
降下され、所望値の電源電圧として負荷4に印加される
。
この場合、LPF3から出力される直流電圧は、また、
A/D変換器5によりディジタルデータに変換されて比
較!8の一方の入力端子に印加される。他方、制御端子
7からは負荷に印加される電源電圧の値を指定する目標
直流電圧が供給され、この目標直流電圧は、A/D変換
器6によりディジタルデータに変換されて比較器8の他
方の入力端子に印加される。比較器8はこれら直流電圧
の差を演算して差信号を出力する。
A/D変換器5によりディジタルデータに変換されて比
較!8の一方の入力端子に印加される。他方、制御端子
7からは負荷に印加される電源電圧の値を指定する目標
直流電圧が供給され、この目標直流電圧は、A/D変換
器6によりディジタルデータに変換されて比較器8の他
方の入力端子に印加される。比較器8はこれら直流電圧
の差を演算して差信号を出力する。
パルス幅変調(PWM)回路9は、比較器8から出力さ
れる差信号により、LPF3から出力される直流電圧と
制御端子7から入力される目標直流電圧との差に比例し
た幅のパルスを出力し、このパルス幅に応してスイッチ
2をオン、オフする。
れる差信号により、LPF3から出力される直流電圧と
制御端子7から入力される目標直流電圧との差に比例し
た幅のパルスを出力し、このパルス幅に応してスイッチ
2をオン、オフする。
したがって、上記回路は負帰還ループを構成しており、
LPF3の出力電圧と制御端子7からの入力電圧が一致
した状態で安定し、負荷4に所望の値の直流電圧が印加
される。
LPF3の出力電圧と制御端子7からの入力電圧が一致
した状態で安定し、負荷4に所望の値の直流電圧が印加
される。
[発明が解決しようとるす課題]
しかしながら、上記従来の電源装置においては、比較器
8の出力はディジタルデータであって、PWM回路9か
ら出力されるスイッチングパルスのパルス幅はこのディ
ジタルデータに応したものであるから、このディジタル
データのビット数をNとすると、LPF3の出力電圧の
最小変化率すなわち負荷4に印加される電源電圧の量子
化誤差はV、、/2Nとなる。したがって、この量子化
誤差を減少させるためには、PWM回路9が扱うディジ
タルデータのビット数を増加する方法しかなく、回路規
模が増大するという間原点がある。
8の出力はディジタルデータであって、PWM回路9か
ら出力されるスイッチングパルスのパルス幅はこのディ
ジタルデータに応したものであるから、このディジタル
データのビット数をNとすると、LPF3の出力電圧の
最小変化率すなわち負荷4に印加される電源電圧の量子
化誤差はV、、/2Nとなる。したがって、この量子化
誤差を減少させるためには、PWM回路9が扱うディジ
タルデータのビット数を増加する方法しかなく、回路規
模が増大するという間原点がある。
本発明の目的は、上記従来技術の問題点に鑑み、回路規
模が増大することなく負荷に印加する電源電圧の量子化
誤差を減少することができるようにした電源装置を提供
することにある。
模が増大することなく負荷に印加する電源電圧の量子化
誤差を減少することができるようにした電源装置を提供
することにある。
[課題を解決するための手段]
本発明は、上記目的を達成するために、直流電圧源の出
力直流電圧の電圧値までを複数に区分して複数の電圧範
囲が予め設定され、負荷に印加する電源電圧の目標値が
属する電圧範囲を検出し。
力直流電圧の電圧値までを複数に区分して複数の電圧範
囲が予め設定され、負荷に印加する電源電圧の目標値が
属する電圧範囲を検出し。
検出した電圧範囲の下限電圧に対応する時間所定の周期
でスイッチをオンにする制御部と、平滑化回路で生成さ
れて負荷に印加される前記電源電圧と前記目標値との差
を算出し、前記制御部が前記スイッチをオフにする期間
、前記差に応じた時間所定の周期で一前記スイッチをオ
ンにする駆動回路を設ける。
でスイッチをオンにする制御部と、平滑化回路で生成さ
れて負荷に印加される前記電源電圧と前記目標値との差
を算出し、前記制御部が前記スイッチをオフにする期間
、前記差に応じた時間所定の周期で一前記スイッチをオ
ンにする駆動回路を設ける。
[作用コ
本発明によると、上記構成により、負荷に印加される電
源電圧は、一方では、制御部により、負荷に印加する電
源電圧の目標値が属する電圧範囲の下限電圧値になるよ
うに制御され、他方、駆動回路により、この目標電圧と
下限電圧値に制御されたこの電源電圧との差がなくなる
ように制御されるわ したがって、駆動回路は直流電圧源の出力直流電圧の電
圧値より狭い電圧範囲で上記電源電圧を制御することが
できるので、駆動回路でのビット数を増加することなく
負荷に印加する電源電圧の量子化誤差を減少させること
ができる。
源電圧は、一方では、制御部により、負荷に印加する電
源電圧の目標値が属する電圧範囲の下限電圧値になるよ
うに制御され、他方、駆動回路により、この目標電圧と
下限電圧値に制御されたこの電源電圧との差がなくなる
ように制御されるわ したがって、駆動回路は直流電圧源の出力直流電圧の電
圧値より狭い電圧範囲で上記電源電圧を制御することが
できるので、駆動回路でのビット数を増加することなく
負荷に印加する電源電圧の量子化誤差を減少させること
ができる。
[実施例コ
以下、図面を参照して本発明の詳細な説明する。
第1図は本発明による電源装置の一実施例を示す回路図
、第2図(a)は第1図の電源装置の分圧を示す説明図
、第2図(b)は第1図のスイッチの印加電圧を示す波
形図、第3図は第1図の制御部の動作を説明するための
フローチャートである。
、第2図(a)は第1図の電源装置の分圧を示す説明図
、第2図(b)は第1図のスイッチの印加電圧を示す波
形図、第3図は第1図の制御部の動作を説明するための
フローチャートである。
第1図において、直流電圧源11の子端子(電圧V I
N )は、抵抗12の一端と、pnpトランジスタ1
3のエミッタとnpnトランジスタ14のコレクタに接
続されている。抵抗12の他端はトランジスタ13のベ
ースに接続され、トランジスタ13のコレクタはトラン
ジスタ14のベースに接続されている。したがって、こ
れら抵抗12とトランジスタ13.14はトランジスタ
13のベース電圧に応じて直流電圧源11の出力電圧V
INをオン、オフするスイッチ(12〜14)を構成し
ている。
N )は、抵抗12の一端と、pnpトランジスタ1
3のエミッタとnpnトランジスタ14のコレクタに接
続されている。抵抗12の他端はトランジスタ13のベ
ースに接続され、トランジスタ13のコレクタはトラン
ジスタ14のベースに接続されている。したがって、こ
れら抵抗12とトランジスタ13.14はトランジスタ
13のベース電圧に応じて直流電圧源11の出力電圧V
INをオン、オフするスイッチ(12〜14)を構成し
ている。
このスイッチ(12〜14)のトランジスタ14のエミ
ッタは、ダイオード15のカソードとコイル16の一旦
に接続され、ダイオード15の他端は接地されている。
ッタは、ダイオード15のカソードとコイル16の一旦
に接続され、ダイオード15の他端は接地されている。
コイル16の他端はコンデンサ17と負荷18のそれぞ
れの一端に接続され、コンデンサ17と負荷18の他端
は共に接地されている。したがって、コイル16とコン
デンサ17は、トランジスタ14のエミッタ電圧を平滑
化して電圧V。1、を出力する平滑回路(16,17)
を構成している。
れの一端に接続され、コンデンサ17と負荷18の他端
は共に接地されている。したがって、コイル16とコン
デンサ17は、トランジスタ14のエミッタ電圧を平滑
化して電圧V。1、を出力する平滑回路(16,17)
を構成している。
コイル16の他端(出力電圧V。5、)はまたA/D変
換器19の入力端子に接続され、A/D変換器19の出
力端子は比較器20の一方の入力端子に接続されている
。制御端子21からは負荷18に印加される電源電圧■
。5、の値を指定する目標直流電圧V、が入力され、こ
の目標直流電圧■、は、A/D変換器22でディジタル
データに変換されて比較器20の他方の入力端子と制御
部23に印加される。
換器19の入力端子に接続され、A/D変換器19の出
力端子は比較器20の一方の入力端子に接続されている
。制御端子21からは負荷18に印加される電源電圧■
。5、の値を指定する目標直流電圧V、が入力され、こ
の目標直流電圧■、は、A/D変換器22でディジタル
データに変換されて比較器20の他方の入力端子と制御
部23に印加される。
パルス幅変調(PWM)回路24は、比較器20の出力
信号により、平滑回路(16,17)から出力される直
流電圧V。。、と制御端子21に入力した直流電圧■、
の差に比例した幅のパルスを出力し、ベース抵抗25を
介してnpnトランジスタ26のベースに印加する。ま
た、制御部23には、後述するように、電圧0から直流
電圧源11の直流電圧VANまでの範囲を等分した複数
の電圧範囲が予め設定されており、この制御部23は目
標電圧■、かどの電圧範囲に属するかを検出し、検出し
た電圧範囲の下限電圧に対応する幅のパルスを出力し、
ベース抵抗27を介してnpnトランジスタ28のベー
スに印加する。
信号により、平滑回路(16,17)から出力される直
流電圧V。。、と制御端子21に入力した直流電圧■、
の差に比例した幅のパルスを出力し、ベース抵抗25を
介してnpnトランジスタ26のベースに印加する。ま
た、制御部23には、後述するように、電圧0から直流
電圧源11の直流電圧VANまでの範囲を等分した複数
の電圧範囲が予め設定されており、この制御部23は目
標電圧■、かどの電圧範囲に属するかを検出し、検出し
た電圧範囲の下限電圧に対応する幅のパルスを出力し、
ベース抵抗27を介してnpnトランジスタ28のベー
スに印加する。
トランジスタ26.28のコレクタは共にスイッチ(1
2〜14)を構成するトランジスタ13のベースに接続
され、エミッタは共に接地されている。したがって、ト
ランジスタ26.28のいずれか一方がオンになると、
スイッチ(12〜14)がオフになり、トランジスタ2
6.28の双方がオフになると、スイッチ(12〜14
)がオンになる。
2〜14)を構成するトランジスタ13のベースに接続
され、エミッタは共に接地されている。したがって、ト
ランジスタ26.28のいずれか一方がオンになると、
スイッチ(12〜14)がオフになり、トランジスタ2
6.28の双方がオフになると、スイッチ(12〜14
)がオンになる。
このようにして、帰還ループが構成され、スイッチ(1
2〜14)がオンのときには、図示実線で示すように、
直流電圧源11の出力電圧VIHによってスイッチ(1
2〜14)、平滑回路(16゜17)を介して電流が流
れ、また、スイッチ(12〜14)がオフのときには、
コイル16に蓄積されたエネルギーにより、図示破線で
示すように、ダイオード15、コイル16を介して電流
が流れ、これにより、電圧■。4.が生じて負荷18に
印加される。
2〜14)がオンのときには、図示実線で示すように、
直流電圧源11の出力電圧VIHによってスイッチ(1
2〜14)、平滑回路(16゜17)を介して電流が流
れ、また、スイッチ(12〜14)がオフのときには、
コイル16に蓄積されたエネルギーにより、図示破線で
示すように、ダイオード15、コイル16を介して電流
が流れ、これにより、電圧■。4.が生じて負荷18に
印加される。
ここで、例えば第2図(a)に示すように、電圧領から
直流電圧源11の出力電圧VINの値までの範囲をV、
、V、、V。(但し、v rs> v 、> v 、>
v6〉o)で4等分し、負荷18の電源電圧すなわち平
滑回路(16,17)の出力電圧V。5、を電圧範囲V
、〜V、の範囲で制御する場合について説明する。
直流電圧源11の出力電圧VINの値までの範囲をV、
、V、、V。(但し、v rs> v 、> v 、>
v6〉o)で4等分し、負荷18の電源電圧すなわち平
滑回路(16,17)の出力電圧V。5、を電圧範囲V
、〜V、の範囲で制御する場合について説明する。
一般に、入力電圧viをオン、オフスイッチングし、こ
のスイッチの出力を平滑回路で平滑して直流電圧■。を
得る場合、このスイッチのオン、オフの周期をT、オン
期間の時間長をT。Nとすると、 である。
のスイッチの出力を平滑回路で平滑して直流電圧■。を
得る場合、このスイッチのオン、オフの周期をT、オン
期間の時間長をT。Nとすると、 である。
第2図(b)はPWM回路24と制御部23とによるス
イッチ(12〜14)のスイッチパルスの波形を示して
おり、この波形のIILI+ (低レベル)でスイッ
チ(12〜14)はオンし、tr HI+(高レベル)
でオフする。したがって、この波形の11 L P+期
間の幅がスイッチングパルスのパルス幅である。
イッチ(12〜14)のスイッチパルスの波形を示して
おり、この波形のIILI+ (低レベル)でスイッ
チ(12〜14)はオンし、tr HI+(高レベル)
でオフする。したがって、この波形の11 L P+期
間の幅がスイッチングパルスのパルス幅である。
いま、負荷18に印加する電源電圧■。。、を、第2図
(a)に示すように、電圧範囲V、〜■、内の所定値に
設定するものとする。制御部23は、A/D変換器22
の出力データにより、目標直流電圧V、がこの電圧範囲
■、〜■、内にあることを検出し、この電圧範囲■、〜
■、の下限値V、に対応したパルス@Tbのパルスを発
生する。このパルスの周期はTである。そこで、上記式
(1)におイテ、V、をvb、 To)lをT、、V、
をVINとすると、 r N により、パルス幅Tbが求められ、上記のように、制御
部23は周期T、パルス@Tbのパルスを発生してトラ
ンジスタ28のベースに供給する。
(a)に示すように、電圧範囲V、〜■、内の所定値に
設定するものとする。制御部23は、A/D変換器22
の出力データにより、目標直流電圧V、がこの電圧範囲
■、〜■、内にあることを検出し、この電圧範囲■、〜
■、の下限値V、に対応したパルス@Tbのパルスを発
生する。このパルスの周期はTである。そこで、上記式
(1)におイテ、V、をvb、 To)lをT、、V、
をVINとすると、 r N により、パルス幅Tbが求められ、上記のように、制御
部23は周期T、パルス@Tbのパルスを発生してトラ
ンジスタ28のベースに供給する。
かかるパルスによるスイッチ(12〜14)のオン、オ
フ動作は、電圧■。5tを電圧値V、に定めるものであ
る。
フ動作は、電圧■。5tを電圧値V、に定めるものであ
る。
一方、比較器20は電圧V。5.と電圧範囲V、〜V、
内の目標直流電圧■、との差を検出するが、この電圧V
e u tは制御部23によって、上記のように、電
圧範囲V、〜Vbの下限値■、に定められるように制御
されるから、比較器20はこの下限値V、と目標直流電
圧V、との差を検出する。この差に応じたパルス幅のP
WM信号をPWM回路24が発生し、トランジスタ26
のベースに供給する。
内の目標直流電圧■、との差を検出するが、この電圧V
e u tは制御部23によって、上記のように、電
圧範囲V、〜Vbの下限値■、に定められるように制御
されるから、比較器20はこの下限値V、と目標直流電
圧V、との差を検出する。この差に応じたパルス幅のP
WM信号をPWM回路24が発生し、トランジスタ26
のベースに供給する。
このPWM(i号によるスイッチ(12〜14)のオン
、オフ動作は、制御部23からのパルスのH′″となる
(T ’rb)期間行なわれる。
、オフ動作は、制御部23からのパルスのH′″となる
(T ’rb)期間行なわれる。
ここで、PWM信号の周期をT、 、 1L L P
+の時間長をT pwMとし、上記式(1)において、
voを(V、 V、、=)、TONをTpwM+Tを
Tp−VtをV 、)+とすると、 I N により、パルス幅T PWMが求められるが、上記のよ
うに、電圧■。5tは制御部23によって電圧値V、に
制御されるから、式(3)における電圧■。。。
+の時間長をT pwMとし、上記式(1)において、
voを(V、 V、、=)、TONをTpwM+Tを
Tp−VtをV 、)+とすると、 I N により、パルス幅T PWMが求められるが、上記のよ
うに、電圧■。5tは制御部23によって電圧値V、に
制御されるから、式(3)における電圧■。。。
は、比較器20によるPWM回路24の制御により、電
圧値■、から目標電圧V、に等しくなっていく。
圧値■、から目標電圧V、に等しくなっていく。
すなわち、スイッチ(12〜14)、比較器20゜PW
M回路24からなる負帰還ループは、電圧V。。、を電
圧範囲V、〜V、内で制御する。
M回路24からなる負帰還ループは、電圧V。。、を電
圧範囲V、〜V、内で制御する。
したがって、比較器20からのディジタルデータのビッ
ト数をNとすると、PWM回路24による電源電圧V。
ト数をNとすると、PWM回路24による電源電圧V。
、、の量子化誤差は(V、−V、)/2Nとなり、従来
の電圧範囲VIN〜0で制御する場合に比べ、ビット数
Nを等しいとすると、(■。
の電圧範囲VIN〜0で制御する場合に比べ、ビット数
Nを等しいとすると、(■。
Vb)/VrN倍に低減されることになる。
以上のことは、電圧範囲Vl)I〜V 、 、 V b
〜■。。
〜■。。
■。〜Oについても同様である。
次に、第3図を参照して上記実施例の動作、特に制御部
23の動作を説明する。
23の動作を説明する。
制御部23は例えばマイクロコンピュータにより構成さ
れ、予め直流電圧源11の電圧vlNを4等分した電圧
値V、、V、、V。と、制御周期T及び電圧範囲V、、
、〜V、、V、〜V b 、 V b〜V。、■。
れ、予め直流電圧源11の電圧vlNを4等分した電圧
値V、、V、、V。と、制御周期T及び電圧範囲V、、
、〜V、、V、〜V b 、 V b〜V。、■。
〜Oにそれぞれ対応する時間間隔T aT Tbl T
、、。
、、。
T。が設定されている。
ステップ31において、負荷18の目標直流電圧V、が
制御端子21.A/D変換器22を介して入力されると
、続くステップ32において、V、>V、か否かを判定
し、V、)V、の場合にステップ33に進んでパルス幅
をT、に設定し、トランジスタ28をこのパルスIII
!T、の間にオフにし、残りの時間(T−T、)の間オ
ンにする。
制御端子21.A/D変換器22を介して入力されると
、続くステップ32において、V、>V、か否かを判定
し、V、)V、の場合にステップ33に進んでパルス幅
をT、に設定し、トランジスタ28をこのパルスIII
!T、の間にオフにし、残りの時間(T−T、)の間オ
ンにする。
また、V、>V、>V、の場合(ステップ34)には、
ステップ35に進んでパルス幅をT、に設定し、トラン
ジスタ27をこのパルス幅T、の間オフにし、残りの時
間(T−’r、)の間オンにする。
ステップ35に進んでパルス幅をT、に設定し、トラン
ジスタ27をこのパルス幅T、の間オフにし、残りの時
間(T−’r、)の間オンにする。
同様に、V、>V、>V。の場合(ステップ36)には
、ステップ37に進んでパルス幅をToに設定し、トラ
ンジスタ27をこのパルスIIIT、の間オフにし、残
りの時間(T−Te)の間オンにし、また、V、、>V
、の場合(ステップ36)には、ステップ38に進んで
パルス幅をT。に設定し、トランジスタ27を常にオン
にする。
、ステップ37に進んでパルス幅をToに設定し、トラ
ンジスタ27をこのパルスIIIT、の間オフにし、残
りの時間(T−Te)の間オンにし、また、V、、>V
、の場合(ステップ36)には、ステップ38に進んで
パルス幅をT。に設定し、トランジスタ27を常にオン
にする。
したがって、上記実施例によれば、4等分の電圧範囲V
Ix−V 、 、 V、−Vb 、 V +、−V
、 、 V 、〜0を設定した場合、PWM回路24は
、負荷18の設定電圧■、が属する電圧範囲V、N−V
、、V、〜V b 、 V b〜V。、■。〜Oの上限
値と下限値の間で制御するので、従来例と同一のビット
数のPWM回路24を用いた場合に比べ、量子化誤差を
1/4に減少させることができる。
Ix−V 、 、 V、−Vb 、 V +、−V
、 、 V 、〜0を設定した場合、PWM回路24は
、負荷18の設定電圧■、が属する電圧範囲V、N−V
、、V、〜V b 、 V b〜V。、■。〜Oの上限
値と下限値の間で制御するので、従来例と同一のビット
数のPWM回路24を用いた場合に比べ、量子化誤差を
1/4に減少させることができる。
また、直流電圧源11の出力電圧VINの電圧値までの
区分数は制御部23にプログラム可能であるので、直流
電圧源11の電圧Vl)lまでの範囲を更に細かく区分
することにより量子化誤差を更に減少させることができ
る。
区分数は制御部23にプログラム可能であるので、直流
電圧源11の電圧Vl)lまでの範囲を更に細かく区分
することにより量子化誤差を更に減少させることができ
る。
尚、上記実施例では、PWM回路24によりスイッチ(
12〜14)をパルス駆動するようにしたが、他のパル
ス変調信号で駆動してもよいことは勿論である。
12〜14)をパルス駆動するようにしたが、他のパル
ス変調信号で駆動してもよいことは勿論である。
[発明の効果]
以上説明したように、本発明によると、予め直流電圧源
の直流電圧までの電圧範囲を等分して複数の電圧範囲を
設定するので、負−荷に設定すべき目標電圧が属する電
圧範囲の下限電圧は制御部により制御され、他方、該目
標電圧と該下限電圧との間の電圧差がパルス朴動回路に
より制御されることになり、したがって、パルス駆動回
路は直流電圧源の直流電圧より狭い電圧範囲で制御する
ことができるので、パルス駆動回路でのビット数を増加
することなく負荷に対する電源電圧の量子化誤差を減少
することができる。
の直流電圧までの電圧範囲を等分して複数の電圧範囲を
設定するので、負−荷に設定すべき目標電圧が属する電
圧範囲の下限電圧は制御部により制御され、他方、該目
標電圧と該下限電圧との間の電圧差がパルス朴動回路に
より制御されることになり、したがって、パルス駆動回
路は直流電圧源の直流電圧より狭い電圧範囲で制御する
ことができるので、パルス駆動回路でのビット数を増加
することなく負荷に対する電源電圧の量子化誤差を減少
することができる。
第1図は本発明による電源装置の一実施例を示す回路図
、第2図(a)は第1図における制御部とPWM回路の
動作を示す説明図、第2図(b)は第1図におけるスイ
ッチの駆動電圧を示す波形図、第3図は第1図の制御部
の動作を説明するためのフローチャート、第4図は従来
の電源装置を示す回路図である。 11・・・・・直流電圧源、13,14,26.28・
・トランジスタ、15・・・・・・ダイオード、16・
・・コイル、17・・・・・コンデンサ、18・・・・
負荷、19.22・・・・A/D変換器、2o・・・・
・比較器、21・・・・・制御端子、23・・・・制御
部、24・・・・パルス幅変調(PWM)回路。 第1図 第2図 IN 第3図
、第2図(a)は第1図における制御部とPWM回路の
動作を示す説明図、第2図(b)は第1図におけるスイ
ッチの駆動電圧を示す波形図、第3図は第1図の制御部
の動作を説明するためのフローチャート、第4図は従来
の電源装置を示す回路図である。 11・・・・・直流電圧源、13,14,26.28・
・トランジスタ、15・・・・・・ダイオード、16・
・・コイル、17・・・・・コンデンサ、18・・・・
負荷、19.22・・・・A/D変換器、2o・・・・
・比較器、21・・・・・制御端子、23・・・・制御
部、24・・・・パルス幅変調(PWM)回路。 第1図 第2図 IN 第3図
Claims (1)
- 【特許請求の範囲】 1、直流電圧源と、 前記直流電圧源の出力直流電圧をオン、オフするスイッ
チと、 前記スイッチの出力電圧を平滑化し、負荷の電源電圧と
なる直流電圧を生成する平滑化回路と、 前記直流電圧源の出力直流電圧の電圧値までを複数に区
分して複数の電圧範囲が予め設定されており、負荷に印
加する前記電源電圧の目標値が属する電圧範囲を検出し
、検出した電圧範囲の下限電圧に対応する時間所定の周
期でスイッチをオンにする制御部と、 前記平滑化回路で生成される前記直流電圧と前記目標値
との差を算出し、前記制御部が前記スイッチをオフにす
る期間、前記差に応じた時間所定の周期で前記スイッチ
をオンにする駆動回路を設けたことを特徴とする電源装
置。 2、請求項1において、 前記駆動回路はパルス幅変調回路であることを特徴とす
る電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32255290A JP2685979B2 (ja) | 1990-11-28 | 1990-11-28 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32255290A JP2685979B2 (ja) | 1990-11-28 | 1990-11-28 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04197075A true JPH04197075A (ja) | 1992-07-16 |
JP2685979B2 JP2685979B2 (ja) | 1997-12-08 |
Family
ID=18144951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32255290A Expired - Fee Related JP2685979B2 (ja) | 1990-11-28 | 1990-11-28 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2685979B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005512493A (ja) * | 2001-12-07 | 2005-04-28 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・コロラド,ア・ボディー・コーポレイト | 高周波数電源用デジタル制御器 |
US7071666B2 (en) | 2003-03-28 | 2006-07-04 | Tdk Corporation | Switching power supply, and method and circuit for regulating output of the same |
US7595686B2 (en) | 2001-11-09 | 2009-09-29 | The Regents Of The University Of Colorado | Digital controller for high-frequency switching power supplies |
US7977994B2 (en) | 2007-06-15 | 2011-07-12 | The Regents Of The University Of Colorado, A Body Corporate | Digital pulse-width-modulator with discretely adjustable delay line |
-
1990
- 1990-11-28 JP JP32255290A patent/JP2685979B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7595686B2 (en) | 2001-11-09 | 2009-09-29 | The Regents Of The University Of Colorado | Digital controller for high-frequency switching power supplies |
JP2005512493A (ja) * | 2001-12-07 | 2005-04-28 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・コロラド,ア・ボディー・コーポレイト | 高周波数電源用デジタル制御器 |
US7071666B2 (en) | 2003-03-28 | 2006-07-04 | Tdk Corporation | Switching power supply, and method and circuit for regulating output of the same |
US7977994B2 (en) | 2007-06-15 | 2011-07-12 | The Regents Of The University Of Colorado, A Body Corporate | Digital pulse-width-modulator with discretely adjustable delay line |
Also Published As
Publication number | Publication date |
---|---|
JP2685979B2 (ja) | 1997-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4964029A (en) | AC to DC power converter with input current waveform control for buck-boost regulation of output | |
US4974141A (en) | AC to DC power converter with input current waveform control for buck-boost regualtion of output | |
US6984966B2 (en) | Switching power supply | |
CN100481691C (zh) | 直流-直流转换器 | |
US6385067B2 (en) | Analog/digital PWM control circuit of a winding | |
JPS62203560A (ja) | 定電流発生器のためのスタ−ト制御回路 | |
US20110215781A1 (en) | Digital control switching regulator having an input voltage detection circuit | |
US4386311A (en) | Dual slope pulse width modulation regulator and control system | |
US20150091535A1 (en) | Directly amplified ripple tracking control scheme for multiphase dc-dc converter | |
US5111133A (en) | Converter circuit for current mode control | |
JPH03190557A (ja) | パルス幅変調器の最大デューティーサイクル制御装置 | |
US10575377B2 (en) | Line ripple reducer | |
JP4211465B2 (ja) | パルス幅変調回路 | |
JPH04197075A (ja) | 電源装置 | |
JPH04351471A (ja) | 誘導負荷に流れる電流の制御方法及び装置 | |
JP2534217Y2 (ja) | 直流―直流コンバータ | |
JP3120915B2 (ja) | インバータ制御装置 | |
US11916484B2 (en) | Multiphase DC-DC power converter | |
KR100415187B1 (ko) | 고역률보상회로 | |
JP2593250Y2 (ja) | スイッチング電源 | |
JP2893865B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
JPH04315312A (ja) | パルス幅変調回路 | |
JPH0121700B2 (ja) | ||
JP3191756B2 (ja) | スイッチング電源装置 | |
JP3741507B2 (ja) | 電源装置及びこれを用いた磁気共鳴イメージング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |