JPH04196164A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置及びその製造方法に係わり、特に基
板バイアス発生回路を有した装置とその製造方法に関す
る。

（従来の技術） 半導体基板に負のバイアス電圧を印加すると、トランジ
スタのソース又はドレインと基板との間の浮遊容量か低
減して回路動作か高速化したり、チャネル部の容量か減
少してスイッチング特性が向」ニしたりする。そこで近
年の半導体回路装置には、半導体基板に負のバイアス電
圧を印加する基板バイアス発生回路を具備したものがあ
る。

第５図に、チャージポンプ回路５３とリミッタ回路５２
を備えた一般的な基板バイアス発生回路の概略構成を示
す。チャージポンプ回路５３は、電源端子５４より電源
電圧ＶＤＤを人力され、接地端子５８が接地電位に保持
されており、負の基板バイアス電圧を発生して半導体基
板５１表面の不鈍物領域５６に基板バイアス電圧を印加
する。リミッタ回路５２は、電源端子５４より電源電圧
ＶＤＤを入力され、接地端子５７に接地電位を与えられ
て動作し、半導体基板５１表面の不純物領域５５を介し
てこの基板５１の電位をモニタする。

そして、この半導体基板５１の電位が所望の基板バイア
ス電圧よりも低くなると、チャージポンプ回路５］に接
続されている信号線５９を介して、チャージポンプ回路
５３が間欠動作をするように制御し、必要以上に低下し
ないようにする。

チャージポンプ回路５３は、第６図に示されたような構
成を有している。発振器６１はクロックパルスを発生す
るもので、リミッタ回路５２と信号線５９で接続されて
おり、動作を制御される。

発振器６１か発生したクロックパルスに基づいて、イン
バータＩＮＶＩ、容量ＣＩ、ＰチャネルＭＯＳトランジ
スタＱ１及びＱ２から成る回路と、イン／＜−夕ＩＮＶ
２及びＩＮＶＢ、容ＪｉｋＣ２，ＰチャネルＭＯ３Ｉ−
ランジスタＱ３及びＱ４から成る回路の二つの系統の回
路が交互に動作する。

発振器６１の出力端はインバータＩＮＶＩの入力端に接
続され、インバータＩＮＶＩの出力端ａ１は容ＱＪ、Ｃ
］の一端に接続され、他端のノードａ２はＰチャネルＭ
ＯＳトランジスタＱ］のゲート及びトレインと、Ｐチャ
ネルＭＯ８）ランジスタＱ２のソースに接続されている
。トランジスタＱ１のソースは基板電圧を発生する出力
端６２に接続され、トランジスタＱ２のドレイン及びゲ
ートは接地されている。トランジスタＱ］及びＱ２の基
板は共に接地されている。

また発振器６１の出力端は、二段に接続されたインバー
タＩ　ＮＶ２及びＩ　Ｎ　Ｖ　３の入力端にも接続され
ており、この二段のインバータの出力端には容＝　Ｃ２
の一端か接続されている。容ｉｌｉ　Ｃ２の他端は、Ｐ
チャネルＭＯＳトランジスタＱ３のゲート及びドレイン
と、ＰチャネルＭＯＳトランジスタＱ４のソースに接続
されている。トランジスタＱ３のソースは出力端６２に
接続され、トランジスタＱ２のドレイン及びゲートは接
地されている。トランジスタＱＢ及びＱ４の基板は共に
接地されている。

発振器６］が発生したクロックパルスがインバータＩＮ
Ｖ］で反転され、容ｆｆ１ｃ１に印加される。

ノードａ２の電位が、出力端６２に接続されたソースの
基板電源電位Ｖ　ＳＵＢがらトランジスタＱ１の閾値電
圧Ｖｔｐの絶対値を引いた値ＶＳＵＩＩＩＶｔｐｌより
も低い間、トランジスタＱ］が導通する。これにより、
出力端６２を通じて半導体基板５１の電荷が容量Ｃ］に
汲み上げられて充電される。容ｆｆ１ｃ１が充電される
とノードａ２の電位か上昇し、ＶＳＵＢ　−Ｉ　Ｖｔ１
）ｌより高くなるとトランジスタＱ１かオフする。

ノードａ２の電位が、接地電位よりもトランジスタＱ２
の閾値電圧の絶対値ＩＶｔｐＩ以上に高くなるとトラン
ジスタＱ２が導通し、容ｆｆ１ｃ１に充電されていた電
荷がグランドへ捨てられる。これによりノードａ２の電
位が低下していき、１Ｖｔｐｌよりも低下するとトラン
ジスタＱ２がオフする。このような動作か、位相が１８
０度ずれた状態で、トランジスタＱ３及びＱ４と容ｆｆ
１ｃ２により構成される回路においても行イっれ、効率
よく基板バイアス電圧が発生される。そして、出力端６
２より発生された基板バイアス電圧が半導体基板５］に
印加され、所望のレベルまで基板の電位が低下するとリ
ミッタ回路５２か働き、発振器６１の出力するクロック
パルスの周波数は低くなる。これにより、チャージポン
プ回路５３は間欠的に動作し、’Ｆ−導体基板５１の電
位が必要以上に下かりすぎないようにすると共に、消費
電流を低減させる。

次に、電源電圧Ｖｌ］）と消費電流の関係を第７図（ａ
）に、電源電圧ＶＤＤと基板バイアス電圧との関係を第
７図（ｂ）にそれぞれ実線で示す。電源電圧ＶＤＤが低
い場合は、発生される基板バイアス電圧の絶対値も低い
。さらに電源電圧ＶＤＤが低いときは、チャージポンプ
回路５３を最大限に駆動させなければ所望の基板バイア
ス電圧を発生させることかできない。従って、リミッタ
回路５２が働き、チャージポンプ回路５３か間欠的に動
作する期間は短くなる。この結果、第７図（ａ）に示さ
れるように、電源電圧Ｖｌ）Ｄか低いときには消費電流
は大きくなる。従って、例えばＣＭＯＳメモ９話でデー
タのバックアップを電池を用いて行う場合、電源電位が
低いために消費電流が増加し、電池の寿命か短くなると
いう問題かあった。

チャージポンプ回路５３の特性を改善し、同一の電源電
位Ｖｌ）Ｄに対してもより多くの電荷を半導体基板５］
から汲み出せるようにするには　ｉ）チャネルＭＯ８Ｉ
−ランジスタＱ１〜Ｑ４の閾値電圧ＩＶｔｐｌを低くす
る必要かある。そして、トランジスタの閾値電圧の制御
は不純物イオンの注入濃度を変えることで行われる。し
かしこのトランジスタＱ１〜Ｑ４は、他の回路のトラン
ジスタと同一の製造プロセスにより同一の半導体基板５
１に形成される。このため、トランジスタＱ１〜Ｑ４の
閾値電圧１Ｖｔｐｌのみ低くすることは困難であった。

また、トランジスタの閾値電圧を単に低下させたたけて
は、オフする時のカットオフ特性が悪化するという問題
かある。第８図に、ゲート電圧とドレイン電流との関係
を示す。曲線Ｌ３に示されたカットオフ特性を持つトラ
ンジスタは、閾値電圧１Ｖｔｈｌが０．８５Ｖと比較的
高く、ゲート電圧かＯＶのときに５Ｘ１０”’Ａのリー
ク電流しか流れない。曲線Ｌ２のトランジスタは閾値電
圧１ＶＬｂｌか０．６Ｖて、ｌＸｌ０−１０Ａのリーク
電流か流れる。曲線Ｌ１のトランジスタになると、閾値
電圧ＩＶｔｈｌは０．４Ｖに低下（、ており、リーク電
流は１．Ｘ１、０”Ａと増大し一〇いる。このように、
閾値電圧を低下させるとカットオフ特性が悪化し、スタ
ンバイ時に大きなリーク電流か流れて消費電流の増大を
招くことになる。

（発明が解決しようとする課題） 上述したように、従来の半導体装置には電源電圧が低い
とチャージポンプで消費する電流が増大し、これを低下
させるべくトランジスタの閾値電圧を下げようとすると
製造上の制約を受けたり、カットオフ特性か悪化してス
タンバイ時の消費電流か増加するという問題かあった。

本発明は上記−１１情に鑑み、低電源電圧を用いた場合
にも消費電流の増大を抑制し得る半導体装置及びその製
造方法を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本を明の半導体装置は、基板バイアス電圧をチャージポ
ンプ回路により発生ずる基板バイアス電圧発生回路を具
備した半導体装置であって、チャージポンプ回路か有す
るトランジスタが形成された一導電型のウェルの不純物
濃度は、他の回路が有するトランジスタが形成された一
導電型のウェルの不純物濃度よりも低いことを特徴とし
ている。

あるいは、チャージポンプ回路が有するトランジスタの
チャネル長は、他の回路が有するトランジスタのチャネ
ル長よりも短いことを特徴とする装置であってもよい。

本発明の゛Ｉ′−導体装置の製造方法は、基板バイアス
電圧をチャージポンプ回路により発生する基板バイアス
電圧発生回路を具備した゛１４導体装置を製造する方法
であって、半導体基板表面部分におけるチャージポンプ
回路のトランジスタを内部に形成される一導電型のウェ
ルを形成すべき第１の領域と、他の回路のトランジスタ
を内部に形成される一導電型のウェルを形成すべき第２
の領域とに不純物イオンを注入するＩ−程と、第２の領
域のみに、再び不純物イオンを注入する工程とを備えた
ことを特徴としている。

または、ＧＦ導体基板表面部分におけるチャージポンプ
回路のトランジスタを内部に形成される一導電型のウェ
ルを形成すべき第１の領域のみに、不純物イオンを注入
して第１の不純物濃度とするＩユ程と、半導体基板表面
部分における他の回路のトランジスタを内部に形成され
る一導電型のウェルを形成ずべぎ第２の領域のみに不純
物イオンを注入し、第１の濃度よりも高い第２の不純物
濃度とする工程とを備えてもよい。

あるいは、半導体基板表面部分におけるチャージポンプ
回路のトランジスタのチャネル領域に、第１のドーズ量
で不純物イオンを注入する工程と、半導体基板表面部分
における他の回路のトランジスタのチャネル領域に、第
１のドーズ量よりも少−１］　　− ない第２のドーズ量で不純物イオンを注入する」二程と
を備えてもよい。

（作　用） チャージポンプ回路が有するトランジスタか形成された
一導電型のウェルの不純物濃度か、他の回路が有するト
ランジスタが形成された一導電型のウェルの不純物濃度
よりも低いことにより、チャージポンプ回路のトランジ
スタの閾値電圧のみが他の回路のトランジスタよりも低
くなる。これにより、チャージポンプ回路の特性か向上
し、低電源電圧でもより効率良く半導体基板の電荷を汲
み出して基板バイアス電圧を発生することかできる。こ
れにより、チャージポンプ回路を最大に動作させる期間
は短くて足り、間欠的に動作すればよい期間を長くとる
ことができ、消費電流が減少する。また閾値電圧が低い
とカットオフ特性か悪化し、スタンバイ時に流れる電流
は増加するか、チャージポンプ回路のトランジスタの閾
値電圧のみか低く設定されるため、回路全体のスタンバ
イ電流は殆ど増加しない。

−］　２　− チャージポンプ回路か有するトランジスタのチャネル長
か、他の回路か有するトランジスタのチャネル長よりも
短い場合にも、同様にチャージポンプ回路のトランジス
タの閾値電圧のみか他の回路のトランジスタよりも低く
なるため、同様に消費電流は減少する。

このような半導体装置は、本発明の製造方法により製造
することかできる。半導体基板表面部分におけるチャー
ジポンプ回路のトランジスタを内部に形成される一導電
型のウェルを形成すべき第１の領域と、他の回路のトラ
ンジスタを内部に形成される一導電型のウェルを形成ず
べき第２の領域とに不純物イオンを注入し、さらに第２
の領域のみに、再び不純物イオンを注入することにより
、チャージポンプ回路のトランジスタが形成されるウェ
ルの不純物濃度のみか低くなり、閾値電圧か低下する。

または、半導体基板表面部分におけるチャージ　。

ポンプ回路のトランジスタを内部に形成される一導電型
のウェルを形成すべき第１の領域のみに、不純物イオン
を注入して第１の不純物濃度とし、１′導体基板表面部
分における他の回路のトランジスタを内部に形成される
一導電型のウェルを形成すべき第２の領域のみに不純物
イオンを注入し、第１の濃度よりも高い第２の不純物濃
度とすることによっても、チャージポンプ回路のトラン
ジスタか形成されるウェルの不純物濃度のみか低くなり
、閾値電圧か低下する。

あるいは、半導体基板表面部分におけるチャージポンプ
回路のトランジスタのチャネル領域に、第１のドース量
で不純物イオンを注入し、半導体基板表面部分における
他の回路のトランジスタのチャネル領域に、第１のドー
ズ量よりも少ない第２のドース量で不純物イオンを注入
して閾値電圧を制御しても、同様にチャージポンプ回路
のトランジスタの閾値電圧のみか低くなる。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。第１図に、第１の実施例による半導体装置及びその
製造方法を工程別に示す。第１図（ａ）のように、ｐ型
半導体基板］０の表面全体に酸化膜］１か形成され、全
体にレジストが塗布される。この後、露光及び現像処理
により、ｐ型ウェルを形成すべき領域１２のみがレジス
ト膜１３で覆われる。このレジスト膜１３をマスクとし
て、領域１５及び１６にリンイオン（Ｐ＋）が注入され
る。ここで領域１５は、第６図に示されたチャージポン
プ回路５３におけるＰチャネルＭＯＳトランジスタＱ］
〜Ｑ４か形成されるｎ型ウェルとなる領域であり、領域
１６は他のＰチャネルＭＯ８Ｉ−ランシスタか形成され
るｎ型ウェルとなる領域である。そして、この場合のリ
ンイオン（Ｐ＋）のドーズ量は、トランジスタＱ−Ｑ４
の閾値電圧ＩＶｔｐ］か所望の低い電圧となるように設
定される。

次に、領域］２及び領域１５をそれぞれレジスト膜］３
及び］４て覆う。このレジスト膜］３及び］４をマスク
として、リンイオン（Ｐ＋）を領域］６にのみ注入する
。このリンイオン（Ｐ＋）のドース量は、トランジスタ
Ｑ］〜Ｑ４以外の他のトランジスタの閾値電圧が所望の
値となるように設定される。このように、領域］５及び
１６に１度リンイオン（Ｐ＋）を注入し、その後領域コ
ロにのみ再び注入することにより、トランジスタＱ］〜
Ｑ４が形成されるｎ型ウェル領域１５のみ不純物濃度か
低く、閾値電圧か低くなる。

ここで第１の実施例と異なり、領域］２及び］６をレジ
スト膜で覆い、領域］５にのみ少ないドーズ量でリンイ
オン（Ｐ＋）を注入し、その後領域］２及び］５をレジ
スト膜で覆って領域１６にのみ多いドーズ量でイオン注
入を行うこともてきる。また本実施例ではｐ型半導体基
板］０を用いており、領域１２と領域１５及び１６とを
区別してｐ型ウェルとｎ型ウェルを形成している。しか
し、ｎ型半導体基板を用いる場合にも同様の手順でウェ
ルを作り分けることができる。

次に、本発明の第２の実施例による半導体装置及びその
製造方法を示す。第１の実施例では、トランジスタＱ１
〜Ｑ４か形成されるｎ型ウェルと、他のトランジスタが
形成されるｎ型ウェルとを区−１６＝ 別し、ウェルの濃度か異なるようにすることでトランジ
スタＱ１〜Ｑ４の閾値電圧のみを低下させている。これ
に対し第２の実施例では、一つのｎ型ウェルの内部にト
ランジスタＱ１〜Ｑ４と他のトランジスタか共に形成さ
れている。そこで、トランジスタＱ］〜Ｑ４のチャネル
領域のみ不純物濃度か低（なるようにイオンを注入する
ことで、閾値電圧１ＶＬｐｌを低く設定している。

第２図に示されるように、先ずｐ型半導体基板２０の表
面に酸化膜２］か形成され、素子分離領域にフィールド
酸化膜２２か形成される。トランジスタＱ］〜Ｑ４か形
成される領域２５と、他のトランジスタか形成される領
域２６とを含めた領域に、リンイオン（Ｐ＋）か注入さ
れてｎ型ウェル２７か形成される。その後、このｎ型ウ
ェル２７のうち、トランジスタＱ１〜Ｑ４が形成される
領域２５のみを除いてレジスト膜２３及び２４か形成さ
れる。このレジスト膜２３及び２４をマスクとして、領
域２５にのみ閾値制御用にボロンイオン（Ｂ＋）か注入
される。このように、領域２５にボロンイオン（Ｂ＋）
を打ち増すことで、トランジスタＱ１〜Ｑ４の閾値電圧
ＩＶｔｐ１のみを低ドさせることができる。

本発明の第３の実施例による半導体装置は、トランジス
タＱ１〜Ｑ４のチャネル基のみが短い点に特徴がある。

第３図を用いて、この装置の製造方法を示す。ｐ型半導
体基板３１上の素子分離領域にフィールド酸化膜３３が
形成され、トランジスタ領域３６及び３７を含んだ領域
にリンイオン（Ｐ＋）が注入されて、ｎ型ウェル３ｏか
形成される。ここで、トランジスタ領域３７はトランジ
スタＱ］〜Ｑ４が形成される領域であり、トランジスタ
領域３６は他のトランジスタが形成される領域である。

そしてトランジスタ領域３６及び３７において、それぞ
れチャネル領域上にゲート酸化膜３２ａ及び３２ｂと、
多結晶シリコンから成るゲート電極３８ａ及び３８ｂが
形成される。さらに、ゲート電極３８ａ及び３８ｂをマ
スクとしてボロンイオン（Ｂ＋）が注入され、ドレイン
領域３４ａ及び３４ｂとソース領域３５ａ及び３５ｂが
形成される。ここで、トランジスタ領域３７におけるチ
ャネル基Ｌ２は、トランジスタ領域３６におけるチャネ
ル基Ｌ］よりも短くなるように形成されている。これに
より、トランジスタＱ１−〜Ｑ４のみ閾値電圧を低く設
定されることになる。具体的には第４図に示されたよう
に、チャネル基Ｌ２を約１．２μｍに設定することで、
閾値ｔｈ圧Ｖｔｐが約−１１，８ＶのＰチャネルＭＯＳ
トランジスタＱ］〜Ｑ４を得ることかできる。このチャ
ネル基は、必要な閾値電圧Ｖｔｐと、カットオフ特性の
変化等を考慮した上で設定することが必要である。他の
回路のトランジスタのチャネル基Ｌ１は、第４図のよう
に約１，５μｍ以上とすることで約−１，ＯＶの閾値電
圧Ｖｔｐが得られる。この場合は、装置全体のスタンド
バイ電流が大きくならないように考慮して設定するのが
望ましい。

第１から第３の実施例のいずれかによって、チャージポ
ンプ回路５３のトランジスタＱ１〜Ｑ４の閾値電圧ＩＶ
Ｌｐｌのみを低下させることか容易−］　９　− にＩＩＪ能となる。これにより、チャージポンプ回路５
３の動作特性が改浜され、低い電源電圧ＶＩ）Ｄであっ
てもｔ１位時間当りにより多くの電荷を半導体基板５１
から汲み上げることができる。よって出力端６２から出
力される基板バイアス電圧は、所望のレベルまでより短
時間で到達し、リミッタ回路５２が動作して間欠的な動
作をする期間が長くなる。この結果、チャージポンプ回
路５３に流れる消費電流は減少され、３Ｖ程度の電池に
よりデータをバックアップすることが可能となる。

従来の装置では、トランジスタＱ］〜Ｑ４の閾値電圧Ｖ
ｔｐは、他の回路のトランジスタと同様に約−１，ＯＶ
であった。このため第７図（ａ）の実線に示されたよう
に、３Ｖの電源電圧ＶＤＤでは約３８０　ｌｔ　Ａの電
流を消費していた。これに対し、本実施例による半導体
装置ではトランジスタＱ］〜Ｑ４の閾値電圧Ｖｔｐを約
−〇、８Ｖに設定することかできるため、第７図（ａ）
中の点線のように、３■の電源電圧ＶＩＡ）では約６０
μＡに大幅に減少する。そしてチャージポンプ回路５Ｂ
のトランジスタＱ］〜Ｑ４の閾値電圧１Ｖｔｐ１のみか
低ドし、リミッタ回路５２のトランジスタの特性には全
く影響か与えられない。このため、第７図（ｂ）の点線
に示されたように、出力される基板バイアス電圧のレベ
ルには殆と変化はない。

さらに、一般には閾値電圧ＩＶｔｐｌが低下すればカッ
トオフ特性が悪化し、リーク電流が増えてスタンバイ時
の消費電流の増加を招く。しかし、本実施例ではチャー
ジポンプ回路５３のトランジスタＱ１〜Ｑ４のみの閾値
電圧１Ｖｔｐｌか低下し、他の回路のトランジスタの閾
値電圧には全く変化かない。このため、半導体装置全体
でのスタンバイ電流の増加はごくわずかで、無視しうる
程度のものである。

上述した実施例はいずれも一例であって、本発明を限定
するものではない。例えば、チャージポンプ回路のトラ
ンジスタＱ１〜Ｑ４のゲート酸化膜の膜厚のみを、他の
回路のトランジスタのゲート酸化膜よりも薄く形成ず２
．二とによって、トランジスタＱ１〜Ｑ４の閾値電圧を
低ドさせることもてきる。

〔発明の効果〕

本発明の半導体装置は、チャージポンプ回路が有するト
ランジスタか形成された一導電型のウェルの不純物濃度
が、他の回路が有するトランジスタが形成された一導電
型のウェルの不純物濃度よりも低いため、チャージポン
プ回路のトランジスタの閾値電圧のみが他の回路のトラ
ンジスタよりも低く、チャージポンプ回路の特性が向上
して低電源電圧でもより効率良く半導体基板の電荷を汲
み出して基板バイアス電圧を発生することができ、消費
電流か減少する。また閾値電圧が低いとカットオフ特性
が悪化するが、チャージポンプ回路のトランジスタの閾
値電圧のみが低く設定されるため、回路全体のスタンバ
イ電流に与える影響は極めて小さく押さえられる。

また、チャージポンプ回路か合するトランジスタのチャ
ネル長が、他の回路が有するトランジスタのチャネル長
よりも短い場合にも、同様にチャージポンプ回路のトラ
ンジスタの閾値電圧のみが他の回路のトランジスタより
も低くなり、同様に消費電流は減少する。

そして、このような本発明の半導体装置は、本発明の製
造方法により製造することかできる。

【図面の簡単な説明】

第１図は本発明の第１の実施例による半導体装置の断面
構造及びその製造方法を示した工程別素子断面図、第２
図は本発明の第２の実施例による半導体装置の断面構造
及びその製造方法を示した素子断面図、第３図は本発明
の第３の実施例による半導体装置の断面構造及びその製
造方法を示した素子断面図、第４図はチャネル長と閾値
電圧との関係を示したグラフ、第５図は本発明の適用が
可能な基板バイアス発生回路の構成を示したブロック図
、第６図は同基板バイアス発生回路の有するチャージポ
ンプ回路の構成を示したブロック図、第７図は第１から
第３の実施例による半導体装置と従来の半導体装置にお
ける電源電圧に対する消費電流又は基板バイアス電圧の
関係を示したグラ＝　　２３　− フ、第８図は閾値電圧とカットオフ特性との関係を示し
たグラフである。 １０．２０，３１．．５１・・・半導体基板、１１゜２
１．３２ａ、３２ｂ−酸化膜、１．２−Ｉｌ型ウェル、
１．３，１４．２３．２４・・・レジスト膜、１５゜１
６．２７．３０・・・ｎ型ウェル、２２．３３・・・フ
ィールド酸化膜、２５，２６，３６．３７・・・トラン
ジスタ領域、３４ａ、３４ｂ・・・ドレイン領域、３５
　ａ、　　３５　ｂ−ソース領域、３８　ａ　、　　３
８　ｂ　・−ゲート電極、５］・・・半導体基板、５２
・・・リミッタ回路、５３・・・チャージポンプ回路、
５４・・・電源端子、６１・・・発振器、ＩＮＶＩ、Ｉ
ＮＶ２・・・インバータ、ＣＩ、Ｃ２・・・容量、Ｑ１
〜Ｑ４・・・ＰチャネルＭＯＳトランジスタ。 出願人代理人　　佐　　藤　　−雄 ＝　　２４　　＝ （△）ｄ↓八へ１費圀 ０　　　　　　　　．０ （’Ｖ？７）寛二婬剛 （／＼）■龜γＺン〉〆番育 常電（ン／Ｉ、、−４

Claims (1)

1. 【特許請求の範囲】 １、基板バイアス電圧をチャージポンプ回路により発生
   する基板バイアス電圧発生回路を具備した半導体装置に
   おいて、 前記チャージポンプ回路が有するトランジスタが形成さ
   れた一導電型のウェルの不純物濃度は、他の回路が有す
   るトランジスタが形成された一導電型のウェルの不純物
   濃度よりも低いことを特徴とする半導体装置。 ２、基板バイアス電圧をチャージポンプ回路により発生
   する基板バイアス電圧発生回路を具備した半導体装置に
   おいて、 前記チャージポンプ回路が有するトランジスタのチャネ
   ル長は、他の回路が有するトランジスタのチャネル長よ
   りも短いことを特徴とする半導体装置。 ３、基板バイアス電圧をチャージポンプ回路により発生
   する基板バイアス電圧発生回路を具備した半導体装置を
   製造する方法において、 半導体基板表面部分における前記チャージポンプ回路の
   トランジスタを内部に形成される一導電型のウェルを形
   成すべき第１の領域と、他の回路のトランジスタを内部
   に形成される一導電型のウェルを形成すべき第２の領域
   とに不純物イオンを注入する工程と、 前記第２の領域のみに、再び前記不純物イオンを注入す
   る工程とを備えたことを特徴とする半導体装置の製造方
   法。 ４、基板バイアス電圧をチャージポンプ回路により発生
   する基板バイアス電圧発生回路を具備した半導体装置を
   製造する方法において、 半導体基板表面部分における前記チャージポンプ回路の
   トランジスタを内部に形成される一導電型のウェルを形
   成すべき第１の領域のみに、不純物イオンを注入して第
   １の不純物濃度とする工程と、 前記半導体基板表面部分における他の回路のトランジス
   タを内部に形成される一導電型のウェルを形成すべき第
   ２の領域のみに前記不純物イオンを注入し、前記第１の
   濃度よりも高い第２の不純物濃度とする工程とを備えた
   ことを特徴とする半導体装置の製造方法。 ５、基板バイアス電圧をチャージポンプ回路により発生
   する基板バイアス電圧発生回路を具備した半導体装置を
   製造する方法において、 半導体基板表面部分における前記チャージポンプ回路の
   トランジスタのチャネル領域に、第１のドーズ量で不純
   物イオンを注入する工程と、前記半導体基板表面部分に
   おける他の回路のトランジスタのチャネル領域に、前記
   第１のドーズ量よりも少ない第２のドーズ量で前記不純
   物イオンを注入する工程とを備えたことを特徴とする半
   導体装置の製造方法。