JPH04195996A - 不揮発性半導体メモリー装置 - Google Patents
不揮発性半導体メモリー装置Info
- Publication number
- JPH04195996A JPH04195996A JP2328088A JP32808890A JPH04195996A JP H04195996 A JPH04195996 A JP H04195996A JP 2328088 A JP2328088 A JP 2328088A JP 32808890 A JP32808890 A JP 32808890A JP H04195996 A JPH04195996 A JP H04195996A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- signals
- data signals
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229940036310 program Drugs 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013138 pruning Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は不揮発性半導体メモリーの書き込み回路に関す
る。
る。
［従来の技術］
第２図に従来の畠き込み回路を示す。１は不揮発性半導
体メモリー、２はデータ人出力バツファー回路、４．〜
４．．はデータ信号、５はＣＰＵである。
体メモリー、２はデータ人出力バツファー回路、４．〜
４．．はデータ信号、５はＣＰＵである。
不揮発性半導体メモリーをマイコン等システムとして１
チツプに納めた場合、不揮発性半導体メモリー１をプロ
グラムするには、ＣＰＵ５をリセット状態にしデータ信
号４．〜４ｎをＣＰＵ５から切り離し、データ信号４Ｘ
〜４つを、データ入出力バッファー回路２を介して、チ
ップ外部とデータを受は渡しさせることで行われる。
チツプに納めた場合、不揮発性半導体メモリー１をプロ
グラムするには、ＣＰＵ５をリセット状態にしデータ信
号４．〜４ｎをＣＰＵ５から切り離し、データ信号４Ｘ
〜４つを、データ入出力バッファー回路２を介して、チ
ップ外部とデータを受は渡しさせることで行われる。
［発明が解決しようとする課Ｍ］
従来の書き込み回路ではチップ外部からデータを受は渡
しする際、通常は８ビツトのＦＲＯＭライターを使用し
て行うため、データ信号が８ビツト以下に限定される問
題があった。
しする際、通常は８ビツトのＦＲＯＭライターを使用し
て行うため、データ信号が８ビツト以下に限定される問
題があった。
あるいはデータ信号が８ビツトより多い場合には、特別
な（８ビツトより多いデータ信号を持つ）プログラムラ
イターを用意し、それを使ってブログラムする必要があ
った。
な（８ビツトより多いデータ信号を持つ）プログラムラ
イターを用意し、それを使ってブログラムする必要があ
った。
そこで本発明はこのような課題を解決すべく、データ信
号のビット数に依らず、通常のＦＲＯＭライターにより
プログラムを可能にすることを目的とする。
号のビット数に依らず、通常のＦＲＯＭライターにより
プログラムを可能にすることを目的とする。
［課題を解決するための手段〕
不揮発性半導体メモリーとデータ入出力バッファー回路
と選択回路から成り、該不揮発性半導体メモリーのデー
タ信号の内生なくとも１つが該選択回路を介して、該デ
ータ入出力バッファー回路に接続され、該選択回路には
選択制御信号が接続されていることを特徴とする不揮発
性半導体メモリー装置。
と選択回路から成り、該不揮発性半導体メモリーのデー
タ信号の内生なくとも１つが該選択回路を介して、該デ
ータ入出力バッファー回路に接続され、該選択回路には
選択制御信号が接続されていることを特徴とする不揮発
性半導体メモリー装置。
［作用］
本発明の上記の構成によれば、データ信号が選択的に切
り替えられるため、任意のビット数のデータ信号とチッ
プ外部とのプログラムデータの受は渡しが可能となる。
り替えられるため、任意のビット数のデータ信号とチッ
プ外部とのプログラムデータの受は渡しが可能となる。
［実施例］
第１図は本発明の実施例である。１は不揮発性半導体メ
モリーとしてのＥＰＲＯＭ、２はデータ入出力バッファ
ー回路、３１〜３ｏは選択回路て′Ｐｃｈトランジスタ
ー８：〜８．．Ｎｃｈｔ−ランシスター９．〜９．ｌか
ら成るトランスミッションゲート回路である。また、４
．〜４．．はデータ信号、５はＣＰＵ、６．７は選択制
御信号、１０．〜１０ｎはＰｃｈ トランジスターであ
る。
モリーとしてのＥＰＲＯＭ、２はデータ入出力バッファ
ー回路、３１〜３ｏは選択回路て′Ｐｃｈトランジスタ
ー８：〜８．．Ｎｃｈｔ−ランシスター９．〜９．ｌか
ら成るトランスミッションゲート回路である。また、４
．〜４．．はデータ信号、５はＣＰＵ、６．７は選択制
御信号、１０．〜１０ｎはＰｃｈ トランジスターであ
る。
動作を説明する。通常動作時は選択制御信号６．７はと
もにＬレベルである。従ってデータ信号４、〜４．．は
データ入出力バッファー回路２とは切り離されてＣＰＵ
５と接続されるため、データは不揮発性半導体メモリー
１とＣＰＵ５との間で受は渡しされる。
もにＬレベルである。従ってデータ信号４、〜４．．は
データ入出力バッファー回路２とは切り離されてＣＰＵ
５と接続されるため、データは不揮発性半導体メモリー
１とＣＰＵ５との間で受は渡しされる。
プログラム動作時は、選択制御信号６．７の内どちらか
一方がＨレベルとなる。また、ＣＰＵはリセット状態で
ありデータ信号４．〜４．．をいずれも受は付けない状
態にあるものとする。
一方がＨレベルとなる。また、ＣＰＵはリセット状態で
ありデータ信号４．〜４．．をいずれも受は付けない状
態にあるものとする。
選択制御信号６がＨ１７がＬレベルの場合は、選択回路
３．〜３ｏが導通、３工。、〜３ｏが非導通となるため
、データ信号４１〜４ｏだけが出力バッファ２に接続さ
れ、チップ外部とプログラムデータの受は渡しが可能と
なる。データ信号４□、〜４ｎはトランジスター１０□
１〜１０ｎによりＨレベルに固定されるため、プログラ
ムは行われない。
３．〜３ｏが導通、３工。、〜３ｏが非導通となるため
、データ信号４１〜４ｏだけが出力バッファ２に接続さ
れ、チップ外部とプログラムデータの受は渡しが可能と
なる。データ信号４□、〜４ｎはトランジスター１０□
１〜１０ｎによりＨレベルに固定されるため、プログラ
ムは行われない。
選択制御信号７がＨ２ＣがＬレベルの場合は、選択回路
３０．〜３ｏが導通、３．〜３工が非導通となるため、
データ信号４□１〜４．、だけが出力バッファ２に接続
され、チップ外部とプログラムデータの受は渡しが可能
となる。データ信号４１〜４エヤ、はトランジスター１
０．〜１０．によりＨレベルに固定されるため、プログ
ラムは行われない。
３０．〜３ｏが導通、３．〜３工が非導通となるため、
データ信号４□１〜４．、だけが出力バッファ２に接続
され、チップ外部とプログラムデータの受は渡しが可能
となる。データ信号４１〜４エヤ、はトランジスター１
０．〜１０．によりＨレベルに固定されるため、プログ
ラムは行われない。
今例えばｍを８、ｎを１２、選択制御信号６．７をアド
レス信号とすると、アドレス信号の切り替えにより、１
２ビツトのデータが８ビツトと４ビツトに分けられ、通
常の８ビツトのＦＲＯＭライターでプログラム可能とな
る。
レス信号とすると、アドレス信号の切り替えにより、１
２ビツトのデータが８ビツトと４ビツトに分けられ、通
常の８ビツトのＦＲＯＭライターでプログラム可能とな
る。
本実施例では選択回路をトランスミジョン回路で説明し
たが、これは例えばマルチプレクサ−回路で構成しても
同様の効果が得られる。
たが、これは例えばマルチプレクサ−回路で構成しても
同様の効果が得られる。
また本実施例では選択制御信号を６．７の２本として説
明したが、これは任意の数であっても同様の効果が得ら
れることは本実施例の説明から容易にわかるであろう。
明したが、これは任意の数であっても同様の効果が得ら
れることは本実施例の説明から容易にわかるであろう。
また本実施例の例えば選択回路３１〜３ｏについては、
例え無くても本実施例と同様の効果は得られることも容
易にわかるであろう。
例え無くても本実施例と同様の効果は得られることも容
易にわかるであろう。
［発明の効果］
以上述べたように本発明によれば、データ信号が選択的
に切り替えられるため、データ信号のビット数に依らず
、任意のビット数のデータ信号とチップ外部とのプログ
ラムデータの受は渡しが可能となるため、通常のＦＲＯ
Ｍライターによるプログラムが可能となった。
に切り替えられるため、データ信号のビット数に依らず
、任意のビット数のデータ信号とチップ外部とのプログ
ラムデータの受は渡しが可能となるため、通常のＦＲＯ
Ｍライターによるプログラムが可能となった。
第１図は本発明の実施例を示す回路図。第２図は従来の
回路図。 １ ：不揮発性半導体メモリー２ ：
データ人出カバッファー回路３１〜３ｎ ：選択回路 ４１〜４ｎ ：データ信号 ６．７ ：選択制御信号 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）マ ｉ図
回路図。 １ ：不揮発性半導体メモリー２ ：
データ人出カバッファー回路３１〜３ｎ ：選択回路 ４１〜４ｎ ：データ信号 ６．７ ：選択制御信号 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）マ ｉ図
Claims (1)
- 不揮発性半導体メモリーとデータ入出力バッファー回路
と選択回路から成り、該不揮発性半導体メモリーのデー
タ信号の内少なくとも１つが該選択回路を介して、該デ
ータ入出力バッファー回路に接続され、該選択回路には
選択制御信号が接続されていることを特徴とする不揮発
性半導体メモリー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328088A JPH04195996A (ja) | 1990-11-28 | 1990-11-28 | 不揮発性半導体メモリー装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328088A JPH04195996A (ja) | 1990-11-28 | 1990-11-28 | 不揮発性半導体メモリー装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04195996A true JPH04195996A (ja) | 1992-07-15 |
Family
ID=18206375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2328088A Pending JPH04195996A (ja) | 1990-11-28 | 1990-11-28 | 不揮発性半導体メモリー装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04195996A (ja) |
-
1990
- 1990-11-28 JP JP2328088A patent/JPH04195996A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| JPS6142306B2 (ja) | ||
| US5381529A (en) | Shift register with dual clock inputs for receiving and sending information between I/O channels and host based on external and internal clock inputs respectively | |
| US6356111B1 (en) | Crosspoint switch array with broadcast and implied disconnect operating modes | |
| EP0105755B1 (en) | Selective accessing in data processing systems | |
| JPH04195996A (ja) | 不揮発性半導体メモリー装置 | |
| US5729703A (en) | Bus control operating system having bi-directional address lines, integrated onto same chip as main controller | |
| US5402381A (en) | Semiconductor memory circuit having bit clear and/or register initialize function | |
| US5153921A (en) | Microcomputer | |
| JPS6361697B2 (ja) | ||
| JP3310482B2 (ja) | マイクロコンピュータ | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JPS62192085A (ja) | ビツト処理回路 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| SU1434441A1 (ru) | Устройство дл сопр жени | |
| SU1434443A1 (ru) | Устройство пр мого доступа к пам ти | |
| JP2948599B2 (ja) | クロスポイント装置 | |
| JPS6348688A (ja) | メモリ装置 | |
| JPH0410031A (ja) | マイクロプログラム制御装置 | |
| JPH047656A (ja) | ビット選択形出力ポート及び出力装置 | |
| JPS5833765A (ja) | メモリ制御方式 | |
| JPH01214945A (ja) | マイクロコンピュータ | |
| JPH04219851A (ja) | 半導体集積回路 | |
| JPH0775345B2 (ja) | シリアルインターフェイス | |
| JPH0564826B2 (ja) |