JPH04192973A - ホワイト／ダーククリップ補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ビデオ信号をＦＭ変調して記録し、ＦＭ復調
して再生を行なうＶＴＲ（Ｖｉｄｅ。

Ｔａｐｅ　　Ｒｅｃｏｒｄｅｒ）などに関し、特に、。

記録時のホワイト／ダーク（以下ｒＷ／ＤＪと省略する
）クリップ処理により劣化した再生信号を補正するため
のＷ／Ｄクリップ補正装置に関する。

［従来の技術］ 第９図に、従来のＶＴＲの記録に関する構成、第１０図
に再生に関する構成を示す。第９図を参照して、従来の
ＶＴＲの記録処理回路は、図示されないビデオカメラな
どから入力されるビデオ信号を、輝度信号Ｙおよび色信
号Ｃに分離するためのＹＣ分離回路５４と、輝度信号Ｙ
に対して、記録に必要な処理を行なうための輝度信号系
記録回路５６と、色信号Ｃに対して、記録に必要な処理
を行なうための色信号系記録回路５８と、輝度信号系記
録回路５６、色信号系記録回路５８の出力を合成するた
めの合成回路６０と、合成回路６０の出力を増幅するた
めのアンプ６２と、アンプ６２から与えられる信号に応
答して、図示されない磁気テープに信号を記録するため
のヘッド１０とを含む。

輝度信号系記録回路５６は、ＹＣ分離回路５４から与え
られる輝度信号Ｙに対し、デビエーション処理、クラン
プ処理などを行なうための記録処理回路６４と、記録処
理回路６４から出力される輝度信号Ｙに対し、後述する
プリエンファシス処理を行なうためのプリエンファシス
回路６６と、プリエンファシス処理された輝度信号Ｙの
、所定のレベル以上の信号および所定のレベル以下の信
号をクリップするためのＷ／Ｄクリップ回路６８と、Ｗ
／Ｄクリップ回路６８の出力をＦＭ変調するためのＦＭ
変調器７０と、ＦＭ変調器７０の出力に接続されたＨＰ
Ｆ　（バイパスフィルタ）７２とを含む。ＨＰＦ７２の
出力は合成回路６０に接続されている。

第１０図を参照して、ＶＴＲの再生処理回路は、図示さ
れない磁気テープから信号をピックアップするためのヘ
ッド１０と、ヘッド１０によりピックアップされた信号
を増幅するためのアンプ１２と、アンプ１２の出力信号
から、輝度信号Ｙを再生するための輝度信号系再生回路
１４ａと、アンプ１２の出力から色信号Ｃを再生するた
めの色信号系再生回路１６と、輝度信号系再生回路１４
ａおよび色信号系再生回路１６の出力を合成して外部に
映像信号として出力するための合成回路１８とを含む。

輝度信号系再生回路１４ａは、アンプ１２の出力に入力
が接続され、アンプ１２の出力する信号をＦＭ復調する
ためのＦＭ復調器２０と、ＦＭ復調器２０から出力され
る輝度信号に後述するディエンファシス処理を行なうた
めのディエンファシス回路２２と、ディエンファシス回
路２２から出力される信号に対し、テビエーション、ノ
イズリダクションなどを行なうための再生処理回路２８
とを含む。再生処理回路２８の出力は合成回路１８に接
続されている。

第９図を参照して、従来のＶＴＲの記録系の回路は以下
のように動作する。外部のビデオカメラなどからＹＣ分
離回路５４に与えられたビデオ信号は、ＹＣ分離回路５
４によって輝度信号Ｙおよび色信号Ｃに分離される。輝
度信号Ｙは記録処理回路６４に与えられる。色信号Ｃは
色信号系記録回路５８に与えられる。

記録処理回路６４は、輝度信号Ｙに対し、ホワイトピー
クのレベルを揃えるデビエーション調整処理、ビデオ信
号の同期信号端、ペデスタルの各レベルを一定にするた
めのクランプ処理などを行ない、プリエンファシス回路
６６に与える。プリエンファシス回路６６は、入力され
る信号の高域成分だけを強調し、Ｗ／Ｄクリップ回路６
８に与える。Ｗ／Ｄクリップ回路６８は、プリエンファ
シス回路６６から与えられる信号のうち、一定レベル以
上および一定レベル以下の信号をクリップし、ＦＭ変調
器７０に与える。

プリエンファシス処理は、信号をＦＭ復調する際に、高
域になるほどノイズが大きくなるため、再生時のノイズ
をできるだけ小さくするために行なう処理である。この
ノイズは復調時に生じるため、記録時に高域の信号だけ
を強調（プリエンファシス）して記録しておき、復調後
に元へ戻す（ディエンファシス）。これにより、高域の
ノイズの大きさが相対的に小さくなり、結果的に高域成
分のノイズを、信号の形を変えずに小さくすることがで
きる。

第１１図（ａ）に示されるような信号が、記録処理回路
６４から出力されたものとする。プリエンファシス回路
６６は、この信号の高域成分のみを強調する。したがっ
て、プリエンファシス回路６６の出力する信号は、第１
１図（ｂ）に示されるような波形を有するものとなる。

すなわち、プリエンファシス回路６６から出力される信
号の信号レベルが変化する点で、信号にスパイクが発生
する。

Ｗ／Ｄクリップ回路６８は、ブリエンファシス処理によ
って生じたスパイクによりＦＭ信号帯域が広範囲になる
ことを防ぐために、スパイクの上下の先をある一定のレ
ベルでクリップする。たとえば、信号のペデスタルレベ
ルから白レベルまでを１００ＩＲＥとし、同期信号（Ｓ
ＹＮＣ）レベルから白レベルまでを１００％とする。Ｗ
／Ｄクリップ回路６８は、５ＹＮＣレベルから２２０％
のレベル（ホワイト（Ｗ）クリップレベル）以上のレベ
ルの信号、および５ＹＮＣレベルから１００％（ダーク
（Ｄ）クリップレベル）以下の信号をクリップする。こ
れにより、Ｗ／Ｄクリ・ツブ回路６８から出力される信
号は、第１１図（Ｃ）に示されるような波形を有する。

再び第９図を参照して、このＷ／Ｄクリップによってプ
リシュート成分がクリップされた信号はＦＭ変調器７０
に与えられる。ＦＭ変調器７０はこの信号をＦＭ変調し
て、ＨＰＦ７２を経て合成回路６０に与える。合成回路
６０には、色信号系記録回路５８によって処理された色
信号も与えられる。

合成回路６０は、輝度信号系記録回路５６、色信号系記
録回路５８から与えられる信号を合成し、アンプ６２に
与える。アンプ６２により増幅された信号はヘッド１０
に与えられ、図示されない磁気テープに記録される。

磁気テープからの再生は以下のように行なわれる。第１
０図を参照して、図示されないテープからヘッド１０に
よってピックアップされた信号は、アンプ１２によって
増幅されて輝度信号系再生回路１４ａのＦＭ復調器２０
および色信号系再生回路１６に与えられる。色信号系再
生回路１６は、再生信号中の色信号に必要な処理を行な
って合成回路１８に与える。

ＦＭ復調器２０は、入力信号をＦＭ復調し、ディエンフ
ァシス回路２２に与える。ディエンファシス回路２２は
、プリエンファシス回路６６（第９図）と逆の特性とな
る時定数で信号を処理し高域成分の強調を元に戻す。元
に戻された信号は再生処理回路２８に与えられる。再生
処理回路２８は、与えられた信号に対してノイズリダク
ションなどの処理をし、合成回路１８に与える。

合成回路１８は、再生処理回路２８と色信号系再生回路
１６との出力を合成し、映像出力として外部に与える。

ＦＭ復調器２０によって再生された信号は、概略第１１
図（ｃ）に示されるような波形を有する。

ただし、再生された信号には、主として再生時に発生す
るノイズが含まれている。ディエンファシス回路２２に
よって強調が元に戻された信号は、第１１図（ｄ）に示
されるような波形となる。前述のようにプリエンファシ
ス回路６６（第９図）によって高域が強調され記録され
た信号を再生し、ディエンファシス回路２２によってこ
の強調を元に戻すことにより、再生信号中の高域成分に
含まれるノイズ成分が相対的に減少し、第１１図（ｄ）
に示されるような信号が得られる。この信号は、Ｓ／Ｎ
のよいものとなる。

［発明が解決しようとする課題］ しかし、従来のＶＴＲなどには以下のような問題点があ
る。第１１図（ｂ）のようにプリエンファシスされ、第
１１図（Ｃ）のようにＷ／Ｄクリップ処理をされること
により、Ｗクリップレベルより上およびＤクリップレベ
ルより下のレベルの信号成分は記録信号から除去される
。そのため、再生時にディエンファシス処理を行なうこ
とにより、得られた信号は第１１図（ｄ）に示されるよ
うに、信号波形の立上がり部分がなまった波形となる。

これにより、映像上にはスミア（白黒の輪郭がぼける現
象）やエツジノイズ（映像の輪郭部分に発生する不規格
な細かいゴースト状のノイズ）が発生する。

それゆえにこの発明の目的は、プリエンファシス処理、
Ｗ／Ｄクリップ処理して記録された映像信号を再生して
ディエンファシス処理を行なった際の、信号波形の歪を
補正することができるＷ／Ｄクリップ補正装置を提供す
ることである。

［課題を解決するための手段］ この発明に係るホワイト／ダーククリップ補正装置は、
Ｗ／Ｄクリップ処理およびプリエンファシス処理され、
ＦＭ変調して記録媒体に記録された映像信号を再生し、
かつディエンファシス処理する際に用いられ、Ｗ／Ｄク
リップ処理により劣化した映像信号を補正するためのホ
ワイト／ダーククリップ補正回路であって、以下のもの
を含む。

すなわち、この回路は、記録媒体から再生された映像信
号から、予め定める周波数以上の高域成分を抽出するた
めの高域成分抽出手段と、再生された映像信号のレベル
を検出してレベル検出信号を出力するためのレベル検出
手段と、映像信号から高域成分抽出手段により抽出され
た高域成分を、レベル検出信号に応答して変化する増幅
率で増幅するための増幅手段と、増幅手段により増幅さ
れた高域成分と、再生され、かつディエンファシス処理
された映像信号とを加算するための加算手段とを含む。

［作用コ 上述のホワイト／ダーククリップ補正装置においては、
ＦＭ変調された再生信号から、高域成分のみが取出され
、再生信号のレベルに応じてレベル調整される。レベル
調整された高域成分は、ディエンファシス後の再生信号
に加算される。そのため、Ｗ／Ｄクリップと、ディエン
ファシス処理により高域成分を失い劣化した信号部分に
、高域成分を適当なレベルで加算することができる。

［実施例］ 第１図は、本発明のＷ／Ｄクリップ補正回路の一実施例
である回路２６を用いた、ＶＴＲの信号再生系の回路ブ
ロック図である。第１図を参照して、このＶＴＲは、図
示されない磁気テープに記録された信号をピックアップ
するためのヘッド１０と、ヘッド１０によりピックアッ
プされた信号を増幅するためのアンプ１２と、アンプ１
２により増幅された信号から、輝度信号を再生するため
の輝度信号系再生回路１４と、アンプ１２により増幅さ
れた信号から、色信号を再生するための色信号系再生回
路１６と、輝度信号系再生回路１４および色信号系再生
回路１６の出力に接続され、輝度信号および色信号を合
成して外部に与えるための合成回路１８とを含む。

輝度信号系再生回路１４は、入力がアンプ１２の出力に
接続され、アンプ１２から与えられる信号をＦＭ復調す
るためのＦＭ復調器２０と、入力がＦＭ復調器２０の出
力に接続され、ＦＭ復調器２０によって復調された信号
を、記録時のプリエンファシスの時定数と逆の特性とな
る時定数によってディエンファシス処理するためのディ
エンファシス回路２２と、ＦＭ復調器２０の出力および
ディエンファシス回路２２の出力に入力が接続され、デ
ィエンファシス回路２２から出力される信号から、Ｗ／
Ｄクリップ処理による波形のなまりを除去するための、
本発明の一実施例としてのＷ／Ｄクリップ補正回路２６
と、入力がＷ／Ｄクリップ補正回路２６の出力に接続さ
れ、Ｗ／Ｄクリップ補正回路２６によって補正された再
生信号に対し、ノイズリダクションなどの処理を行なう
ための再生処理回路２８とを含む。再生処理回路２８の
出力は合成回路１８の入力に接続されている。

Ｗ／Ｄクリップ補正回路２６は、入力がＦＭ復調器２０
の出力に接続され、ＦＭ復調器２０の出力から所定の高
域成分のみを抽出し、外部から与えられる信号に従った
増幅率で増幅して出力するための高域成分出力回路３０
と、入力がディエンファシス回路２２の出力に接続され
、ディエンファシス回路２２の出力信号のレベルに応じ
て、高域成分出力回路３０により行なわれる増幅の増幅
率を制御するための加算制御回路３２と、入力がディエ
ンファシス回路２２に接続され、ディエンファシス回路
２２の出力する信号を遅延させることによって、ＦＭ復
調器２０から出力され高域成分出力回路３０を経て出力
される信号と位相を揃えるための遅延回路２４と、入力
が高域成分出力回路３０および遅延回路２４のそれぞれ
の出力に接続され、回路３０．２４の出力を合成して再
生処理回路２８に与えるための加算器３４とを含む。

第２図を参照して、加算制御回路３２は、入力がディエ
ンファシス回路２２の出力に接続され、入力される映像
信号を直流再生し、そのペデスタルレベルを所定の電圧
にクランプするためのペデスタルクランプ回路３６と、
入力がペデスタルクランプ回路３６の出力に接続され、
ペデスタルクランプ回路３６の出力する映像信号から同
期信号を除去するためのクリッパ３８と、入力がクリッ
パ３８の出力に接続され、入力信号を増幅して出力する
ためのアンプ４０と、入力がアンプ４０の出力に、出力
が高域成分出力回路３０に接続され、外部から与えられ
る制御信号に基づいて動作するアナログスイッチ４６と
、入力の一方がアンプ４０の出力に、入力の他方が所定
の基準電圧発生回路４４にそれぞれ接続され、アンプ４
０の出力が所定のレベル内にある場合にのみアンプ４６
を動作させるための制御信号を発生するためのコンパレ
ータ４２とを含む。

第３図を参照して、高域成分出力回路３０は、入力がＦ
Ｍ復調器２０の出力に接続されたＨＰＦ４８と、入力が
ＨＰＦ４８の出力に接続され、入力される信号から、そ
のレベルの中心付近に存在するノイズ成分を除去するた
めの両極性クリッパ５０と、入力が両極性クリッパ５０
の出力に接続され、アナログスイッチ４６（第２図）か
ら与えられる制御信号に応答して、両極性クリッパ５０
からの入力を増幅して加算器３４（第１図）に与えるた
めのＶＣＡ（Ｖｏｌｔａｇｅ　　ＣｏｎｔｒｏＩ　　Ａ
ｍｐｌｉｆｉｅｒ）５２とを含む。

アンプ４０はζ第５図の直線ａで示されるように、再生
映像信号のレベルに比例してその出力をＤＣ変化させる
。さらにアンプ４０は、その出力電圧を、ＶＣＡ５２の
動作域とマツチするように規定している。

第２図を参照して、アンプ４０に入力される映像信号の
ペデスタルレベルは、ペデスタルクランプ回路３６によ
ってＤＣ固定されている。したがって、入力される信号
のビデオ振幅７５ＩＲＥのＤＣ位置も定まる。基準電圧
発生回路４４は、この基準電圧を発生してコンパレータ
４２の入力の一方に与える。コンパレータ４２は、アン
プ４０から入力されるビデオ信号のレベルに応じて、第
４図に示されるような特性でアナログスイッチ４６の制
御信号を出力する。すなわち、コンパレータ４２は、ア
ンプ４０から入力されるビデオ信号のレベルが７５〜１
００ＩＲＥの間だけ、アナログスイッチ４６が閉じるよ
うにする。コンパレータ４２が第４図に示されるような
特性で動作することにより、アナログスイッチ４６から
高域成分出力回路３０に与えられる信号は、第５図の実
線で示されるような７５〜１００ＩＲＥの間でのみ変化
する波形となる。

第１図〜第８図を参照して、本発明に係るＷ／Ｄクリッ
プ補正回路を用いたＶＴＲは以下のように動作する。ヘ
ッド１０は、図示されない記録テープから信号をピック
アップし、アンプ１２に与える。アンプ１２は、ビッグ
アップされた信号を増幅してＦＭ復調器２０および色信
号系再生回路１６に与える。色信号系再生回路１６は、
アンプ１２の出力する信号から、色信号を再生し、合成
回路１８に与える。

ＦＭ復調器２０は、アンプ１２の出力する信号をＦＭ復
調し、再生輝度信号としてディエンファシス回路２２、
高域成分出力回路３０に与える。

ディエンファシス回路２２は、記録時のプリエンファシ
ス処理と逆の特性を持つ時定数に従って信号をディエン
ファシス処理し、遅延回路２４および加算制御回路３２
に与える。

特に第２図を参照して、加算制御回路３２のペデスタル
クランプ回路３６は、入力される信号の直流再生を行な
い、そのペデスタルレベルを一定の電圧にＤＣ固定する
。ペデスタルクランプ回路３６によってクランプされた
信号は、クリッパ３８に与えられ、そこで同期信号が除
去されてアンプ４０に与えられる。アンプ４０は、入力
される信号を増幅してアナログスイッチ４６の入力端子
およびコンパレータ４２の一方の入力端子に与える。

コンパレータ４２は、アンプ４０から入力される信号の
レベルと基準電圧発生回路４４から与えられる信号のレ
ベルとを比較し、アンプ４０から入力される信号のレベ
ルが７５〜１００ＩＲＥにある場合のみ、アナログスイ
ッチ４６を閉じるように制御信号を出力する。これによ
り、アナログスイッチ４６からは、入力される映像信号
が７５〜１００ＩＲＥにある場合のみ、そのレベルに応
じた増幅率制御用の信号が高域成分出力回路３０に与え
られる。

上述のようにコンパレータ４２によって）アナログスイ
ッチ４６が動作する映像信号のレベル範囲を約７５〜１
００ＩＲＥとしたのは、Ｗ／Ｄクリップ処理が、レベル
７５〜１００ＩＲＥの信号部分にかかることが多いため
である。すなわち、本発明によるＷ／Ｄクリップ補正回
路は、記録時に行なわれるＷ／Ｄクリップ処理により、
再生時劣化して再生される信号を補正するためのもので
ある。前述のようにＷ／Ｄクリップ処理は、レベル７５
〜１００ＩＲＥの信号にしか行なわれないため、これ以
外のレベルにある信号に対して補正をすることは望まし
くない。したがって、コンパレータ４２はレベル７５〜
１００ＩＲＥにある信号のみを補正するように高域成分
出力回路３０を制御するためのものである。

ＦＭ復調器２０によって復調された信号は、第６図（ａ
）に示されるような波形を有する。この波形においては
、上下のピーク部分の先端がＷ／Ｄクリップ処理により
カットされたものとなっている。この信号はディエンフ
ァシス回路２２に与えられ、プリエンファシス処理と逆
の特性を持つ時定数によってディエンファシス処理され
る。この結果、前述のようにディエンファシス回路２２
から出力される信号は、第６図（ｂ）に示されるように
、信号波形の立上がり部分がなまったものとなる。第７
図に、信号波形の立上がり部分の波形のなまりが示され
ている。本発明は、このなまりを補正することを主目的
としている。

第３図を参照して、ＦＭ復調器２０の出力は、ＨＰＦ４
８に与えられる。ＨＰＦ４８は、ＦＭ復調器２０の出力
する信号から高域成分のみを取出し、両極性クリッパ５
０に与える。ＨＰＦ４８から出力される信号は、第６図
（Ｃ）に示されるように、信号レベルの急変する部分に
表われるスパイク状の信号と、ＦＭ高調波や電磁変換系
ノイズなども一緒に含んでいる。

両極性クリッパ５０は、第６図（Ｃ）に示されているよ
うなノイズを、ＨＰＦ４８の出力から取除くためのもの
である。すなわち、両極性クリッパ５０は、ＨＰＦ４８
の出力する信号（第６図（Ｃ））から、中心付近のレベ
ルに存在するノイズ成分を除去し、第６図（ｄ）に示さ
°れるような波形に治してＶＣＡ５２に与える。

一方、クリッパ３８（第２図）は、ディエンファシス回
路２２から出力され、ペデスタルクランプ回路３６によ
ってクランプされた信号から同期信号を除去し、第６図
（ｅ）に示される波形の信号に変換してアンプ４０に与
える。アンプ４０は、第６図（ｅ）に示される波形の信
号を増幅して、コンパレータ４２およびアナログスイッ
チ４６に与える。コンパレータ４２は、アンプ４０の出
力と基準電圧発生回路４４の出力とを比較し、アンプ４
０の出力が７５〜１００ＩＲＥのレベルにある間、アナ
ログスイッチ４６を閉じる。したがって、この間のみア
ナログスイッチ４６からＶＣＡ５２（第３図）に、ディ
エンファシス回路２２の出力する信号のレベルに応じた
増幅率を示す制御信号が与えられる。

ＶＣＡ５２は、アナログスイッチ４６から与えられる制
御信号に応じた増幅率で、両極性クリッパ回路５０の出
力を増幅し加算器３４に与・える。

ディエンファシス回路２２の出力は、遅延回路２４にも
与えられる。遅延回路２４は、高域成分出力回路３０か
ら出力される信号と位相の揃った信号を加算器３４に与
える。加算器３４は、高域成分出力回路３０の出力する
信号と遅延回路２４の出力する信号とを加算し、再生処
理回路２８に与える。

加算器３４は、第６図（ｂ）に示される信号波形に、第
６図（ｄ）に示されるような信号の適当に増幅されたも
のを加算する。その結果、再生処理回路２８に与えられ
る信号は、第６図（ｆ）に示されるように、波形の立上
がり部分がシャープなものとなる。波形の立上がり部分
の拡大図が第８図に示されている。

再生処理回路２８は、加算器３４の出力する信号に対し
てノイズリダクションなどの処理を行ない、合成回路１
８に与える。合成回路１８は、色信号系再生回路１６か
ら入力される色信号と、再生処理回路２８から与えられ
る輝度信号とを合成し、映像信号として外部の機器に出
力する。

以上のようにこの発明に係るＷ／Ｄクリップ補正回路を
用いたＶＴＲの再生においては、記録時のＷ／Ｄクリッ
プによって劣化した再生信号の、劣化した部分にのみ高
域成分を印加することができる。また、印加される高域
成分のレベルは、加算制御回路３２およびＶＣＡ５２に
よって適正なレベルに調整される。Ｗ／Ｄクリップに特
に影響されるレベル成分のみが補正され、補正のためノ
イズ増加などによる弊害が発生するおそれもない。

再生される映像信号の波形の立上がり部分に歪が生ずる
ことがなく、シャープな映像を再生することができる。

以上、この発明に係るＷ／Ｄクリップ補正回路が一実施
例に基づいて詳細に説明された。しかし、この発明はこ
の実施例には限定されず、このほかにも様々な変形を加
えて実施することができる。

［発明の効果］ 以上のようにこの発明によれば、プリエンファシス処理
され、Ｗ／Ｄクリップ処理された映像信号を再生しディ
エンファシス処理する際に、Ｗ／Ｄクリップ処理により
信号波形が歪む部分にのみ高域成分が適性レベルで付加
される。そのため、補正後の信号には歪がなくなり、シ
ャープな映像を再生することができる。

すなわち、プリエンファシス処理、Ｗ／Ｄクリップ処理
して記録された映像信号を再生し、ディエンファシス処
理を行なった際の、映像信号の歪を補正することができ
るホワイト／ダーククリップ補正装置を提供することが
できる。

【図面の簡単な説明】

第１図は本発明に係るＷ／Ｄクリップ補正回路を用いた
ＶＴＲの再生系のブロック図であり、第２図は加算制御
回路のブロック図であり、第３図は高域成分出力回路の
ブロック図であり、第４図はコンパレータ４２の出力す
る信号の波形図であり、 第５図はアナログスイッチ４６の出力する信号の波形図
であり、 第６図は第１図〜第３図に示される装置の各部で観測さ
れる信号の波形図であり、 第７図は第６図（ｂ）の一部拡大図であり、第８図は第
６図（ｆ）の一部拡大図であり、第９図は従来のＶＴＲ
の記録系の回路ブロック図であり、 第１０図は従来のＶＴＲの再生系の回路ブロック図であ
り、 第１１図はプリエンファシス処理、ディエンファシス処
理による波形の変化を示すための波形図である。 図中、２０はＦＭ復調器、２２はディエンファシス回路
、２４は遅延回路、２６はＷ／Ｄクリップ補正回路、３
０は高域成分出力回路、３２は加算制御回路、３４は加
算器、４２はコンパレータを示す。 なお、図中同一符号は同一、または相当箇所を示す。 島２図 第３図 ス４図　　　　　乳５図 Ｌ１テ゛イレヘζｊしくＩＲＥＩ　　　　　　　　　　
ｊ丁イレベｌし　（ＩＲＥＩ気６図 も１１図

Claims (1)

【特許請求の範囲】
1. （１）ホワイト／ダーククリップ処理およびプリエンフ
   ァシス処理され、ＦＭ変調して記録媒体に記録された映
   像信号を再生し、かつ、ディエンファシス処理する際に
   用いられ、前記ホワイト／ダーククリップ処理により劣
   化した前記映像信号を補正するためのホワイト／ダーク
   クリップ補正回路であって、 前記記録媒体から再生された前記映像信号から、予め定
   める周波数以上の高域成分を抽出するための高域成分抽
   出手段と、 再生された前記映像信号のレベルを検出してレベル検出
   信号を出力するためのレベル検出手段と、前記高域成分
   抽出手段により抽出された前記高域成分を、前記レベル
   検出信号に応答して変化する増幅率で増幅するための増
   幅手段と、 前記増幅手段により増幅された前記高域成分と、再生さ
   れ、かつディエンファシス処理された前記映像信号とを
   加算するための加算手段とを含むホワイト／ダーククリ
   ップ補正装置。