JPH04192765A - デジタル化ゴースト除去装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受信機等に用いられるデジタル
化ゴースト除去装置に係り、特に、複数個のＦＩＦＯ（
先入れ先出し：　Ｆｉｒｓｔ　Ｉｎ　ＦｉｒｓｔＯｕｔ
）メモリを用いたデジタル化ゴースト除去装置に関する
ものである。

（従来技術） テレビジョン受信機においては、送信アンテナから直接
到来する電波（希望波）と、建造物なとから反射してく
る電波（反射波）とが受信アンテナで同時に受信される
と、希望波による画像と反射波による画像とがずれて現
れるゴーストが発生する。テレビジョン受信機にとって
、このようなゴーストは画質を劣化させる大きな要因と
なるので、従来からゴースト除去に関して種々の対策か
講じられてきた。

例えば、特公昭６２−４８９４号公報には、遅延素子群
を設け、ゴーストに相当する時間たけ遅れた遅延信号を
遅延素子群から選択した後、該遅延信号の振幅をゴース
トのレベルに応じて利得極性調整し、これを映像信号に
加算することによってゴーストを除去する方法が提案さ
れている。

また、近年ではゴースト除去装置のデジタル化が進み、
例えば特開昭６１−１５２１６９号公報には、遅延時間
を可変できる可変遅延回路とトランスバーサルフィルタ
とを組み合イっせ、ｌ−ランスバーサルフィルタの入力
信号をゴーストの存在する時間だけ遅延させることによ
ってゴーストを除去する方法が提案されている。なお、
ゴースト成分が複数存在する場合には、可変遅延回路と
トランスバーサルフィルタとの組み合わせが１夏数用い
られる。

さらに、可変遅延回路をＦＩＦＯメモリで構成すること
が検討されている。ＦＩＦＯメそりは、ＲＡＭと、該Ｒ
ＡＭにデータを書き込むためにアドレスを指定する書き
込み専用カウンタと、データを読み出すためにアドレス
を指定する読み出し専用カウンタとによって構成され、
書き込み開始タイミングと読み出し開始タイミングとを
所望の時間たけずらすことによって、データ出力タイミ
ングを遅延させることか可能な記憶装置である。

可変遅延回路に適用可能なＦＩＦＯメモリの１つに、例
えば株式会社日立製作所製のラインメモリ、型式ＨＭ６
３０２１がある。当該ラインメモリは、招き込みリセッ
ト信号を与えると０番地から８ビットデータの書き込み
を開始し、必要な時間だけ遅延させて読み出し基準リセ
ット信号を与えると、θ番地から８ビツトデータの読み
出しを開始するので、当該ラインメモリを可変遅延回路
に用いれば、所望の遅延時間を有する遅延映像信号デー
タを得ることができる。

一方、ゴーストを確実に除去するためには、ゴーストの
遅延時間や振幅を正確に検出する必要があり、例えば、
１９８７年１０月１９日発行の日経エレクトロニクス第
２１３頁から第２２５頁では「テレビ信号にゴースト・
キャンセラ制御用基糸信号を挿入して放送」と題して、
また、１９８９年テレビジョン学会の全国大会での発表
番号１１−１では「ゴーストキャンセル基準信号方式」
と題して、映像信号の垂直帰線期間内にゴースト除去制
御用の基準信号ＧＣＲを挿入する方法が提案されている
。

（発明が解決しようとする課８） 上記した従来技術では、デジタル化ゴースト除去装置に
おいて、複数個の可変遅延回路とトランスバーサルフィ
ルタとの組み合わせでハードウェアの規模を小さくして
効率良くゴーストを除去するゴースト除去装置について
述べられているが、ここで重要となる複数個の遅延回路
の遅延時間を可変制御する手段については述べられてい
ない。

また、ＦＩＦＯメモリを可変遅延回路として用いた場合
のＦＩＦＯメモリの遅延制御に関しても、１つのＦＩＦ
Ｏメモリの制御方法について記載されるのみで、複数の
ＦＩＦＯメモリの制御方法については示されていなかっ
た。

本発明の目的は、可変遅延回路を複数のＦＩＦＯメモリ
で構成し、効率良くかつ高精度でゴーストを除去するこ
との可能なデジタル化ゴースト除去装置を提供すること
にある。

（課題を解決するための手段） 上記した目的を達成するために、本発明では、デジタル
映像信号を一方の入力信号とする加算手段と、互いに並
列接続され、前記加算手段の出力信号を入力される複数
のＦＩＦＯメそりと、各ＦＩＦＯメモリの出力信号から
ゴーストを除去し、ゴースト除去後の信号を前記加算手
段の他方の人力信号として出力する複数のトランスバー
サルフィルタと、前記加算手段の出力信号に含まれるゴ
ースト基準信号を抽出するゴースト基準信号抽出手段と
、抽出されたゴースト基準信号に基づいて、各ゴースト
成分の遅延時間および振幅を検出するゴースト成分検出
手段と、各ゴースト成分の遅延時間に基づいて、前記各
ＦＩＦＯメモリの書き込みおよび読み出しタイミングを
設定する遅延制御タイミング発生手段と、各ゴースト成
分の振幅に基づいて、前記各トランスバーサルフィルタ
のタップ係数を制御する係数制御手段とを具備した。

（作用） 」−２した構成によれば、ゴースト成分検出手段によっ
て検出された各ゴースト成分の遅延時間に関する情報が
遅延制御タイミング発生手段に出力されると、遅延制御
タイミング発生手段は、各遅延時間に基づいて各ＦＩＦ
Ｏメモリの書き込みおよび読み出しタイミングを設定す
るので、各ＦＩＦＯメモリには読み出し遅延時間が設定
される。

各ＦＩＦＯメモリから遅延制御されて読み出された信号
は、各トランスバーサルフィルタによってゴースト除去
され、ゴースト除去後の信号か加算手段によって映像信
号に加算されるので、ゴーストか確実に除去されるよう
になる。

（実施例） 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例であるデジタル化ゴースト除
去装置のブロック図であり、本実施例では、可変遅延回
路部が４つのＦＩＦＯメモリによって構成されている。

同図において、映像入力端子１０１はＡ、　／　Ｄ変換
回路１０２の入力部に接続されている。Ａ／Ｄ変換回路
１０２の出力は加算器１０３の一方の入力信号となる。

加算器１０３の出力はＰＩＦＯメモリ１１１．１１２．
１１３．１１４、Ｄ／Ａ変換回路１１７、および基準信
号取り込み回路１１９に入力される。Ｄ／Ａ変換回路１
１７の出力は映像出力端子１１８に接続されている。

各ＦＩＦＯメモリ１１１．１１２．１１３．１１４の出
力は、それぞれトランスバーサルフィルタ１０７．１０
８．１０９．１１０に入力される。！・ランスバーサル
フィルタ１０９．１１０の出力は加算器１０６に入力さ
れる。トランスバーサルフィルタ１０８の出力と前記加
算器１０６の出力は加算器１０５に人力される。トラン
スバーサルフィルタ１０７の出力と前記加算器１０５の
出力は加算器１０４に人力される。加算器１０４の出力
は前記加算器１０３の他方の入力信号となる。

前記Ｊ１（準信号取り込み回路１１９の出力は微分回路
１２０に人力され、微分回路１２０の出力はノイズリデ
ューサ１２１に入力される。ノイズリデューサ１２１お
よび基準信号発生回路１２３の出力は比較演算回路１２
２に入力される。

比較演算回路１２２から出力される、ゴーストの遅延時
間に関するデータＤＡは遅延時間設定回路１２５に入力
され、クロック信号Ｍ　ＣＫはカウンタ回路１２６に入
力され、ゴーストの大きさに関する振幅データＤＢはタ
ップ係数制御回路１１５に入力される。

遅延時間設定回路１２５およびカウンタ回路１２６の出
力信号は一致回路１２７に入力され、一致回路１２７は
、各ＦＩＦＯメモリ１］１．１１２．１１３．１１４に
書き込み制御信号Ｗおよび読み出し制御信号Ｒ１〜Ｒ４
を出力する。タップ係数制御回路１１５の出力信号は、
各トランスバーサルフィルタ１０７〜１１０に人力され
る。

遅延時間設定回路１２５、カウンタ回路１２６、および
一致回路１２７は遅延制御タイミング設定回路１２４を
構成し、ＦＩＦＯメモリ１１１〜１１４、トランスバー
サルフィルタ１０７〜１１０、および加算器１０３〜１
０６は波形等化回路１１６を構成している。

このような構成において、映像入力端子１０１より入力
されたアナログ映像信号はＡ／Ｄ変換回路１０２でデジ
タル映像信号に変換されて加算器１０３に出力される。

加算器１０３は該デジタル映像信号に加算器１０４の出
力信号を加算して出力する。

基準信号取り込み回路１１９は、映像信号に含まれるゴ
ースト基準信号を検出する。ゴースト基準信号とは、ゴ
ースト成分を抽出するために映像信号に含まれる、予め
波形が確認されている信号で、通常は、映像信号のない
垂直帰線期間の信号が利用される。本実施例では、前記
したゴースト・キャンセル（ＯＣＲ）信号をゴースト基
準信号として用いている。

基準信号取り込み回路１１９に取り込まれたＯＣＲ信号
は微分回路１２０で微分され、その後、ノイズリデュー
サ１２１でノイズが抑圧される。

ノイズが抑圧された微分信号は、比較演算回路１２２に
おいて、基準信号発生回路１２３に予め登録されている
ＯＣＲ信号の微分波形データと比較・演算され、ゴース
ト成分である誤差信号の振幅と遅延時間とが検出される
。振幅に関するデータＤＢはタップ係数制御回路１１５
に入力され、遅延時間に関するデータＤＡは遅延時間設
定回路１２５に入力される。

第２図は、前記遅延制御タイミング設定回路１２４の具
体的な構成を示したブロック図、第３図は第２図の動作
を説明するためのタイミングチャートである。

第２図において、一致回路１２７は比較回路部２１３、
切換回路部２１１、およびデコーダ２１２によって構成
されている。

前記比較演算回路１２２で検出された遅延時間データＤ
Ａは、各ＦＩＦＯメモリを遅延制御するための書き込み
時間データＤ　（Ｗ）および遅延時間データＤ　（Ｉ？
ｌ）、Ｄ　（Ｒ２）、Ｄ　（Ｒ３）、Ｄ　（１？４）と
して遅延時間設定回路１２５に順次出力される。

遅延時間設定回路１２５は、ラッチ回路２０１〜２０５
を直列接続した入出力１０ビツトのシフトレジスタによ
って構成され、前記各データＤ　（Ｗ）　、Ｄ（Ｒ１）
、Ｄ　（１？２）、Ｄ　（Ｒ３）、Ｄ（Ｒ４，）は、書
き込みクロックＷＣＫによって、それぞれラッチ回路２
０１，２０２，２０３，２０４，２０５に記憶される。

一方、最初の書き込みクロックＷＣＫがデコーダ２１２
に入力されると、デコーダ２１２は切換回路部２１１の
各可動接点（ハ）を各固定接点（ロ）に接続させると共
に、カウンタ１２６にリセット信号ＣＬを出力してカウ
ンタ１２６をリセットする。

その後、カウンタ１２６によってクロック信号ＭＣＫが
カウントされ、カウンタ１２６のカウント値がラッチ２
０１に登録されたデータＤ　（Ｗ）と時刻ＴＯで一致す
ると、比較回路２０６の出力信号Ｗが立ち下がり、ＦＩ
ＦＯメモリ１１１〜１１４がデジタル映像信号の書き込
みを開始する。

その後、カウンタ１２６のカウント値が更新され、該カ
ウント値がラッチ２０２に登録されたデータＤ　（Ｒ１
）と時刻ＴＩで一致すると、比較回路２０７の出力信号
Ｒ１が立ち下がり、ＦＩＦＯメモリ１１１かデータの読
み出しを開始する。

この結果、ＦＩＦＯメモリ１１１は、書き込み信号Ｗの
立ち下がりと読み出し信号Ｒ１の立ち下がりとの間隔τ
またけ遅延制御されたことになる。

以下同様に、時刻Ｔ２では比較回路２０８の出力信号Ｒ
２が立ち下がってＦＩＦＯメモリ１１２がデータの読み
出しを開始し、時刻Ｔ３では比較回路２０９の出力信号
Ｒ３が立ち下がってＦＩＦＯメモリ１１３がデータの読
み出しを開始し、時刻Ｔ４では比較回路２１０の出力信
号Ｒ４が立ち下がってＦＩＦＯメモリ１１４かデータの
読み出しを開始するので、各ＦＩＦＯメモリ１１２〜１
１４は、それぞれ時間τ２、τ３、τ４だけ遅延制御さ
れたことになる。

ＦＩＦＯメモリは、良く知られるように、−度、書き込
み信号Ｗと読み出し信号Ｒとによって遅延時間τが設定
されると、それ以後、入力データを全て遅延時間τだけ
遅延して出力するので、遅延時間が確実に設定される。

一方、タップ係数制御回路１１５は、比較演算回路１２
３から出力された振幅データＤＢに応じて、各トランス
バーサルフィルタのタップ利得を調整するための利得制
御信号を出力する。

各トランスバーサルフィルタは、利得制御信号に応じて
各遅延時間ごとのゴースト成分を打ぢ消ず信号を出力す
る。各トランスバーサルフィルタの出力信号は加算手段
１０３〜１０６によってデジタル映像信号に加算される
。

したがって、上記した動作を繰り返すことによって映像
信号に含まれるゴーストが時間経過にしたかって徐々に
除去され、最終的にはゴーストか完全に除去される。

なお、本実施例のように、カウンタ回路１２６を１１ビ
ット、ラッチ回路の入出力精度を１１ビットとすれば、
クロックＭ　ＣＫの周期を色副搬送波の４倍の周波数の
逆数と同じ約７０ｎｓとしても、遅延時間約４０Ｉｌｓ
までデータを遅延できるだけカウンタ回路が計数できる
ので、約４０ｔｌｓまでの範囲のゴーストにトランスバ
ーサルフィルタを遅延配置できる。

また、クロックＭＣＫの周波数を下げて遅延側−１５＝ 御の精度を下げても良ければ、９ビツト、８ビット等の
入出力精度のラッチ回路を用いても、遅延時間約４０μ
ｓまでのゴーストにトランスバーサルフィルタを遅延配
置できるので、回路構成を簡略化できるようになる。

さらに、上記した実施例では、本発明を４個のＦＩＦＯ
メモリを用いた場合に適用して説明したが、本発明はこ
れのみに限定されるものではなく、さらに多くのＦＩＦ
Ｏメモリを用いた場合に適用することも可能である。

（発明の効果） 以上の説明から明らかなように、本発明によれば、複数
のＦＩＦＯメモリの書き込み時間と読み出し時間との遅
延時間が簡単かつ正確に設定されるので、効率良くかつ
高精度でゴーストを除去することの可能なデジタル化ゴ
ースト除去装置を提供できるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の主要部のブロック図、第３図は第１、＝　１６− ２図のタイミングチャートである。 １０２・・・Ａ／Ｄ変換回路、１０３・・・加算器、１
０７〜１１０・・・トランスバーサルフィルタ、１１１
〜１１４・・・ＦＩＦＯメモリ、１１５・・タップ係数
制御回路、１１６・・・波形等化回路、１１７・・・Ｄ
／Ａ変換回路、１１９・・・基準信号取り込み回路、１
２０・・・微分回路、１２１・・・ノイズリゾユーザ、
１２２・・・比較演算回路、１２３・・・基準信号発生
回路、１２４・・・遅延制御タイミング設定回路、１２
５・・・遅延時間設定回路、１２６・・・カウンタ回路
、１２７・・・一致回路代理人弁理士　平木進入　外１
名

Claims (2)

【特許請求の範囲】
1. （１）デジタル映像信号を一方の入力信号とする加算手
   段と、 互いに並列接続され、前記加算手段の出力信号を入力さ
   れる複数のＦＩＦＯメモリと、 各ＦＩＦＯメモリの出力信号からゴーストを除去し、ゴ
   ースト除去後の信号を前記加算手段の他方の入力信号と
   して出力する複数のトランスバーサルフィルタと、 前記加算手段の出力信号に含まれるゴースト基準信号を
   抽出するゴースト基準信号抽出手段と、ゴースト基準信
   号を発生するゴースト基準信号発生手段と、 抽出されたゴースト基準信号をゴースト基準信号発生手
   段からのゴースト基準信号と比較し、各ゴースト成分の
   遅延時間および振幅を検出するゴースト成分検出手段と
   、 各ゴースト成分の遅延時間に基づいて、前記各ＦＩＦＯ
   メモリの書き込みおよび読み出しタイミングを設定する
   遅延制御タイミング発生手段と、各ゴースト成分の振幅
   に基づいて、前記各トランスバーサルフィルタのタップ
   係数を制御する係数制御手段とを具備したことを特徴と
   するデジタル化ゴースト除去装置。
2. （２）前記遅延制御タイミング発生手段は、前記各ゴー
   スト成分の遅延時間を記憶する複数の記憶手段と、 各ＦＩＦＯメモリの書き込み時からの経過時間を計時す
   る計時手段と、 前記複数の記憶手段に記憶された遅延時間と前記経過時
   間とを比較し、遅延時間と経過時間とが一致すると、予
   定のＦＩＦＯメモリに読み出し信号を出力する一致検出
   手段とを具備したことを特徴とする請求項１記載のデジ
   タル化ゴースト除去装置。