JPH04192473A

JPH04192473A - 電子デバイスの製造方法

Info

Publication number: JPH04192473A
Application number: JP32483890A
Authority: JP
Inventors: Kazuya Watanabe; 和也渡辺; Yoshio Watanabe; 義雄渡辺; Naoyuki Ishiwatari; 石渡　直行; Masayuki Saito; 斎藤　正之
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-11-26
Filing date: 1990-11-26
Publication date: 1992-07-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕電子デバイスの製造方法に係り、特に流体の圧力変化を
検知する電子デバイスの製造方法に関し。

製造が容易で精度のよい微細加工を可能とする小型電子
デバイスの製造方法の提供を目的とし。

基体上に薄膜を生成する工程と、該薄膜に孔を形成する
工程と、絞孔から該基体を選択的にエツチングして空洞
を形成する工程と、該空洞上の前記薄膜中或いは前記薄
膜上にピエゾ抵抗素子を形成する工程とを有する電子デ
バイスの製造方法により構成する。

また、上記の工程の後に、絞孔をふさぐ密閉体を形成す
る工程を有する電子デバイスの製造方法により構成する
。

また、基体上に第１の電極を形成した後、該第１の電極
を覆う絶縁層と該絶縁層上に導電膜を形成する工程と、
該第１の電極上の該導電膜に孔を形成する工程と、絞孔
から該絶縁層を選択的にエツチングして空洞を形成する
工程と、該導電膜を加工して該第１の電極に対向する第
２の電極を形成する工程とを有する電子デバイスの製造
方法により構成する。

〔産業上の利用分野〕

本発明は電子デバイスの製造方法に係り、特に流体の圧
力変化を検知する電子デバイスの製造方法に関する。

圧力変化を検知する電子デバイスとして、８１基板上に
形成する圧力センサ（音センサも含む）の製造では、精
度よく微細化できる製造方法か要求される。しかも、製
造か容易で、工数の少ないことか望まれる。

〔従来の技術〕

第６図（ａ）、　（ｂ）は従来の圧力センサを説明する
ための図で、（ａ）は上面図、（ｂ）はＡ−Ａ断面図で
あり、　２０は第１のウェハー、１１は第２のウェハー
、４は孔、５は空洞、６はピエゾ抵抗素子を表す。

Ｓｉ基根上に圧力センサを形成する場合、従来は、まず
、凹み１２の形成されたｎ−３ｉの第１のウェハー１０
と、孔４の形成されたＳｉの第２のウェハー１１を張り
合わせ、第１のウェハー１ＣＢ＝第２のウェハー１１か
所定の厚さになるまで両面加工を行う。次いて、第１の
ウェハー１０の薄＆なった底の一部にｐ型不純物をイオ
ン注入してピエゾ抵抗素子６を形成する。ピエゾ抵抗素
子６は孔４を中心に左右にコの字形に対称に形成し、そ
のシート抵抗は数十Ω／口程度である。

孔４から大気か出入して第１のウェハー１０の底部に圧
力の変動を与え、圧力の変動に対応して第１のウェハー
ｌＯの底部が変形し、その変形によりピエゾ抵抗素子６
の抵抗に変化を生じる。ピエゾ抵抗素子６の抵抗変化は
２例えば、ホイートストーンブリッジにより検出される
。

ところで、従来の製造方法では次のような問題かある。

■第１のウェハー１０と第２のウェハー１１の張り合わ
せ及び両面加工に時間かかかる。

■第１のウェハー１０の底を薄い板状に残すように加工
するとしても数十μｍ程度か限度で２μｍオーダーまで
は薄くてきない。それ故、形か大きくなり高周波の変化
に対応できない。

■ピエゾ抵抗素子６形成時の位置合わせか難しく、この
点からも微細化か難しい。

■特に、半導体デバイスを形成した同一基板上に構成す
ることか難しい。

〔発明が解決しようとする課題〕

従って、圧力センサを小型化することが難しく。

さらに、半導体デバイスといっしょに集積化てきないと
いう問題があった。

本発明は、上記の問題を解決てきる製造方法を提供する
ことを目的とする。

〔課題を解決するための手段〕

第１図〜第４図は実施例Ｉ〜■を説明するための図であ
る。

上記課題は、基体上に薄膜を生成する工程と。

該薄膜に孔４を形成する工程と、絞孔４から該基体を選
択的にエツチングして空洞５を形成する工程と、該空洞
５上の前記薄膜中或いは前記薄膜上にピエゾ抵抗素子を
形成する工程とを有する電子デバイスの製造方法によっ
て解決される。

また、上記の工程の後に、絞孔４をふさぐ密閉体７を形
成する工程を有する電子デバイスの製造方法によって解
決される。

また、前記基体か半導体基板１とその上に形成された絶
縁層２からなる電子デバイスの製造方法によって解決さ
れる。

また、前記薄膜はポリシリコン膜３を含み、空洞５上の
該ポリシリコン膜３の一部に不純物を注入してピエゾ抵
抗素子を形成する電子デバイスの製造方法によって解決
される。

また、前記薄膜はポリシリコン膜３とその上に形成され
た絶縁膜３Ａからなる電子デバイスの製造方法によって
解決される。

また、前記基体はシリコン基板１てあり、前記薄膜は炭
化けい素膜３Ｂであり、空洞５上の該炭化けい素膜３Ｂ
上に不純物を注入したポリシリコン膜のピエゾ抵抗素子
６を形成する工程を有する電子デバイスの製造方法によ
って解決される。

また、基体上に第１の電極８を形成した後、該第１の電
極８を覆う絶縁層２と該絶縁層２上に導電膜を形成する
工程と、該第１の電極８上の該導電膜に孔４を形成する
工程と、絞孔４から該絶縁層２を選択的にエツチングし
て空洞５を形成する工程と、該導電膜を加工して該第１
の電極８に対向する第２の電極９を形成する工程とを有
する電子デバイスの製造方法によって解決される。

〔作用〕

本発明の製造方法によれば、ピエゾ抵抗素子６が形成さ
れる薄膜をμｍオーダーあるいはμｍ以下まで薄くする
ことかできる。したかって、デバイスの微細化か可能と
なり、高い周波数の圧力変化にも対応できる。

また、エツチングの後、孔４をふさぐようにすれば、静
圧の検出か可能となる。

また、基体を半導体基板１とその上に形成された絶縁層
２からなるようにすれば、孔４から絶縁層２のみを選択
的にエツチングすることかでき。

空洞５の形状を制御できる。

また、薄膜をポリシリコン膜とし、その一部に不純物を
注入してピエゾ抵抗素子を形成する時。

孔４が見えているので、孔４に対してピエゾ抵抗素子の
位置を精度よくきめることかできる。

また、薄膜をポリシリコン膜３とその上に形成された絶
縁膜３Ａからなるようにすれば、空洞５を浅く形成する
時、絶縁膜３Ａか支えとなり、ポリシリコン膜３が垂れ
下がり空洞５の底に接触するのを防ぐことができる。

また、基体をＳｉ基板１のみとすれば、工程か簡単にな
り、空洞５の形状はほぼ球の一部となるので、圧力変化
に対する薄膜の振動モードか単純化される。

また、第１の電極８と第２の電極９の間に空洞５を形成
するようにすれば、圧力変化を電極間の容量変化として
検出することかできる。第１の電極８と第２の電極９の
間の絶縁層２を薄く形成することにより容量を大きくす
ることかでき、上側電極（第２の電極９）を薄く形成す
ることにより高周波への追随をよくすることかできる。

〔実施例〕

第１図（ａ）、　（ｂ）は実施例■を説明するための図
で、（ａ）は上面図、（ｂ）はＡ−Ａ断面図を示す。

基体は８１基板１とＰＳＧ層２からなり、３はポリＳｉ
膜、４は孔、５は空洞、６はピエゾ抵抗素子を表す。

製造方法の概略は次の如くである。

Ｓｉ基板１上に絶縁層２として厚さか９例えば３μｍの
Ｐ２Ｏ層と、薄膜として厚さか２例えば５０００Ａのｐ
型ポリＳｉ膜３を順次形成する。

ｐ型ポリＳｉ膜３に直径１〜５μｍの孔４を形成し、そ
の孔４からフッ酸：水＝ｌ　：　１０の混合液によりＰ
ＳＧ層２を選択的にエツチングし、直径２００μｍ程度
の空洞５を形成する。

ｐ型ポリＳｉ膜３上に、孔４に対して左右対称にコの字
形に露出しかつ露出部分か空洞５上にかかるレジストマ
スクを形成して（図示せず）、りん（Ｐ２）を打ち込み
、ｎ型のピエゾ抵抗素子６を形成する。ピエゾ抵抗素子
６のシート抵抗は約６０Ω／口である。

このようにして、数十ｋＨｚの気体圧力変動にまで追随
する圧力センサが実現できた。

第２図は実施例■を説明するための断面図であり、■は
Ｓｉ基板、２はＰＳＧ層、３はポリＳｉ膜、　３ＡはＳ
ｉ３Ｎ４膜、５は空洞、６はピエゾ抵抗素子、７は密閉
体を表す。

上面図は密閉体７の部分以外は実施例■と同様である。

製造方法も実施例Ｉに準しるか、ＰＳＧ層２上２上膜は
、厚さ５０００人のポリＳｉ膜３と厚さ５０００人のＳ
ｉ３Ｎ４膜３Ａからなり、ポリＳｉ膜３にピエゾ抵抗素
子６を形成した後、ポリＳｉ膜３上に５ｉｓＮ４膜３Ａ
を形成する。

孔４は密閉体７てふさぐ。密閉体７は例えばレジストで
、粘度を選択して孔４に流れ込みかつ過度に垂れ下から
ないようにする。

この構成はＳｔ　３Ｎ４膜３ＡとポリＳｉ膜３かバイメ
タルのように作用して、温度変化により薄膜か変形した
としても、薄膜か空洞５の底に接触するのを防ぐ。さら
にこの構成は、空洞５内の気体か密封されるので、外部
の静圧の変化をピエゾ抵抗素子６の抵抗変化として検出
することかできる。

第３図は実施例■を説明するための断面図てあり、１は
Ｓｉ基板、３はポリＳ１膜、　３ＢはＳｉＣ膜、４は孔
、　５Ａは空洞、６はピエゾ抵抗素子を表す。上面図は
実施例■と同様である。

Ｓｉ基板１上に厚さ２０００〜５０００人のＳｉＣ膜３
Ｂを形成する。ＳｉＣ膜３Ｂに直径１〜５μｍの孔４を
形成し、孔４からフッ酸：硝酸：酢酸＝ｌ：３：１の混
合液によりＳｉ基板１を選択的にエツチングし、直径か
約１００μｍの半球状の空洞５Ａを形成する。次に、Ｓ
ｉＣ膜３Ｂ上に厚さか約５０００人のｐ型ポリＳｉ膜３
を形成する。

ｐ型ポリＳｉ膜３上に、孔４に対して左右対称にコの字
形に露出しかつ露出部分が空洞５上にかかるレジストマ
スクを形成して（図示せず）、りん（Ｐ”″）をイオン
注入し、ｎ型のピエゾ抵抗素子６を形成する。ピエゾ抵
抗素子６のシート抵抗は約６０Ω／口である。

このようにして、数十ｋＨｚの気体圧力変動にまで追随
する圧力センサか実現できた。

この圧力センサはマイクロフォン（背センサ）として使
用できる。振動部か円形で均一であるので、単一モード
の振動となり、また、空洞５Ａか球形であるので共鳴が
よい。

第４図（ａ）、　（ｔ＋）は実施例■を説明するための
図で、（ａ）は上面図、（ｂ）はＡ−Ａ断面図である。

Ｓｉ基板１とＳｉ○２膜ＩＡは基体をなす。２は絶縁層
であってＰＳＧ層、４は孔、５は空洞、８は第１の電極
であって下部電極、９は第２の電極であって上部電極を
表す。

製造工程の概略は次の如くである。

Ｓｉ基板１上に厚さ約２０００　Ａ　ＣＩ）Ｓ　ｉ　０
２膜ＩＡと厚さ約５０００人のポリＳｉ膜を順次形成す
る。ポリＳｉ膜のシート抵抗は１０Ω／口程度であり、
このポリＳｉＭをエツチング加工して直径２００μｍ程
度の円形の第１の電極（下部電極）８を形成する。

全面に厚さ３μｍのＰＳＧ層２と厚さ約５０００人のポ
リＳｉ膜を順次形成する。ポリＳｉ膜のシート抵抗は１
０Ω／口程度である。

ポリＳｉ膜の、前に形成した第１の電極の中心部の上に
あたる位置に直径１〜５μｍの孔４を形成する。孔４か
らフッ酸：水＝１：１０の混合液によりＰＳＧ層２を選
択的にエツチングし、直径１００μｍ程度の空洞５を形
成する。

ポリＳｉ膜をエツチング加工して、第１の電極（下部電
極）に対向する直径２００μｍ程度の円形の第２の電極
（上部電極）９を形成する。

気体の振動に応じて空洞５上の上部電極９も振動し、そ
の振動は上部電極９と下部電極８間の容量変化として検
出される。

さらに、上述の空洞形成の技術を適用すれば。

いろいろの形状の空洞を形成することができる。

第５図は上面か矩形に近い形状の空洞５Ｂを示す図で、
薄膜に９例えば直径１〜５μ程度の孔４Ａ。

４Ｂ等を１例えば６０μｍ間隔て２行５列に形成し。

孔４Ａ、　４Ｂ等から基体をエツチングして空洞を形成
し、各空洞が連結するまでエツチングをつづけることに
より、近似的に２辺か３４０μｍ、　１６０μｍ程度の
矩形に近い形状の空洞５Ｂを形成することができる。エ
ツチング孔の配置を選び、さらに複雑な形状の空洞を形
成することかできる。

なお、基体そのものあるいは基体の一部に８１に限らす
ＧａＡｓ、ＩｎＰ等の化合物半導体基板を使用すること
もてきるから、上記の空洞を利用するデバイスと半導体
デバイスを同一半導体基板上に作製することかできる。

〔発明の効果〕

以上説明したように１本発明によれば、基体上に微細な
センサ等の電子デバイスを容易に精度よく形成すること
かできる。さらに、基体そのものあるいは基体の一部に
半導体基板を使用すれは。

センサ等の電子デバイスを半導体装置とともに同一半導
体基板上に形成することかできるという利点かある。

本発明は電子デバイスの微細化、高密度化に寄与するも
のである。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）は実施例■を説明するための図
で、（ａ）は上面図、（ｂ）はＡ−Ａ断面図。第２図は実施例■を説明するための断面図。第３図は実施例■を説明するための断面図。第４図（ａ）、　（ｂ）は実施例■を説明するための図
で、（ａ）は上面図、（ｂ）はＡ−Ａ断面図。第５図は上面か矩形に近い形状の空洞を示す図。第６図（ａ）、　（ｂ）は従来の圧力センサを説明する
ための図で、（ａ）は上面図、（ｂ）はＡ−Ａ断面図で
ある。図において。１は基体であり半導体基板であって８１基板。ＩＡは基体てあってＳｉＯ２膜。２は基体であり絶縁層であってＰ２Ｏ層。３は薄膜であってポリＳ１膜。３Ａは薄膜であり絶縁膜であってＳｉ３Ｎ４膜。３Ｂは薄膜であってＳｉＣ膜。４、　４Ａ、　４Ｂは孔。５、５Ａ、　５Ｂは空洞。６はピエゾ抵抗素子。７は密閉体。８は第１の電極であって下部電極。９は第２の電極であって上部電極。１０は第１のウェハーであってＳｉウェハー。１１は第２のウェハーであってＳ１ウエハー１２は凹み４、　予Ｌ　　　　　　５　空；闇１ノＫ走仔・１■Σ詭Ｂ１１１Ｔりための図第１図茅確汐°ｌ］ＩΣ説明１６たｂの断面図第２図天ｑ世１列■Σ島す刀オ６Ｔ二ぬ０断面図６、Ｔ汗Ｖ＠
棧　　　　　４　子「（ｕｌ）（し）差姶１ケ・１■）説明１５　Ｔｌハの図り面り１妊形に
画いが（伏のＴ洞Σ示Ｔ図第５図（ｂ）従来の圧力にレサΣ説明１５たρの冒第６図

Claims

【特許請求の範囲】〔１〕基体上に薄膜を生成する工程と、該薄膜に孔（４）を形成する工程と、該孔（４）から該基体を選択的にエッチングして空洞（
５）を形成する工程と、該空洞（５）上の前記薄膜中或いは前記薄膜上にピエゾ
抵抗素子を形成する工程とを有することを特徴とする電子デバイスの製造方法。〔２〕請求項１記載の工程の後に、該孔（４）をふさぐ
密閉体（７）を形成する工程を有することを特徴とする
電子デバイスの製造方法。〔３〕前記基体か半導体基板（１）とその上に形成され
た絶縁層（２）からなることを特徴とする請求項１記載
の電子デバイスの製造方法。〔４〕前記薄膜はポリシリコン膜（３）を含み、空洞（
５）上の該ポリシリコン膜（３）の一部に不純物を注入
してピエゾ抵抗素子を形成することを特徴とする請求項
１記載の電子デバイスの製造方法。〔５〕前記薄膜はポ
リシリコン膜（３）とその上に形成された絶縁膜（３Ａ
）からなることを特徴とする請求項４記載の電子デバイ
スの製造方法。〔６〕前記基体はシリコン基板（１）であり、前記薄膜
は炭化けい素膜（３Ｂ）であり、空洞（５）上の該炭化
けい素膜（３Ｂ）上に不純物を注入したポリシリコン膜
のピエゾ抵抗素子（６）を形成する工程を有することを
特徴とする請求項１記載の電子デバイスの製造方法。〔７〕基体上に第１の電極（８）を形成した後、該第１
の電極（８）を覆う絶縁層（２）と該絶縁層（２）上に
導電膜を形成する工程と、該第１の電極（８）上の該導電膜に孔（４）を形成する
工程と、該孔（４）から該絶縁層（２）を選択的にエッチングし
て空洞（５）を形成する工程と、該導電膜を加工して該
第１の電極（８）に対向する第２の電極（９）を形成す
る工程とを有することを特徴とする電子デバイスの製造
方法。