JPH041921B2

JPH041921B2 -

Info

Publication number: JPH041921B2
Application number: JP57234249A
Authority: JP
Inventors: Tooru Akutagawa; Masahiko Machida
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-12-30
Filing date: 1982-12-30
Publication date: 1992-01-14
Also published as: JPS59127204A

Description

【発明の詳細な説明】産業上の利用分野本発明は、ヘリカル・スキヤン型のビデオ・テ
ープ・レコーダーの、回転トランスを介して回転
磁気ヘツドに接続される記録増幅回路と再生増幅
回路からなる増幅回路装置に関する。

背景技術とその問題点ヘリカル・スキヤン型のビデオ・テープ・レコ
ーダーで回転磁気ヘツドを記録と再生に兼用する
ものは、記録増幅回路の出力側と再生増幅回路の
入力側を回転トランスを介して回転磁気ヘツドに
接続する。その場合、記録増幅回路の出力側と再
生増幅回路の入力側の間に切換スイツチを設け、
記録時には記録増幅回路の出力側を回転ヘツドに
接続し、再生時には再生増幅回路の入力側を回転
ヘツドに接続する構成も考えられるが、回路の簡
略化や集積回路化の点から、かような切換スイツ
チを設けることなく、記録増幅回路の出力側と再
生増幅回路の入力側を共通に回転ヘツドに接続す
る構成の方が望ましい。

ところで、記録増幅回路の出力側には回転ヘツ
ドのインダクタンスと浮遊容量によつて6MHz前
後の周波数の共振回路が形成される。しかし、記
録電流の特定の周波数が強調されると、テープ上
の磁化パターンが乱れるので、記録電流の周波数
特性は平坦であることが望ましい。そのため、記
録増幅回路の出力側にダンピング用の抵抗を接続
し、記録電流が回転ヘツドのインダクタンスと浮
遊容量により共振を起こさないようにダンピング
をかける必要がある。しかし、上述のように記録
増幅回路の出力側と再生増幅回路の入力側の共通
に回転ヘツドに接続する構成のものでは、再生時
にも記録増幅回路の出力側、従つて再生増幅回路
の入力側にこのダンピング用抵抗が接続されてい
ると、再生信号がこの抵抗を通じて分流して、再
生信号のＳ／Ｎが劣化する。そこで、再生時には
このダンピング用抵抗を再生増幅回路の入力側、
従つて記録増幅回路の出力側から切り離す必要が
ある。

そのため、従来は、第１図に示すように、記録
増幅回路の出力端子とダンピング用抵抗の間に電
子スイツチを介挿している。

第１図は記録増幅回路１１と再生増幅回路１２
が共通の半導体基板上に集積回路１０として形成
された場合である。ヘリカル・スキヤン型のビデ
オ・テープ・レコーダーでは２個の回転磁気ヘツ
ドが用いられ、その各々の回転ヘツドに対して記
録増幅回路と再生増幅回路が設けられるので、集
積回路１０には実際上、各々の回転ヘツドに対す
る記録増幅回路及び再生増幅回路と、２個の再生
増幅回路の出力を交互に切換えて取り出すスイツ
チが形成されるが、図では一方の回転ヘツドに対
するもののみが示されている。記録増幅回路１１
及び再生増幅回路１２にはそれぞれトランジスタ
よりなる電子スイツチ１３及び１４が設けられ、
集積回路１０には記録増幅回路１１の入力端子２
１、出力端子２２、再生増幅回路１２の入力端子
２３、スイツチ１３を切換える信号S_Rが外部より
与えられる端子２４、スイツチ１４を切換える信
号S_Pが外部より与えられる端子２５、電源端子２
６、接続端子２７のほかに端子２８が設けられ
る。

そして、集積回路１０の外部において、記録す
べきビデオ信号の電圧源３１が抵抗R_I及びコン
デンサC_Iを介して入力端子２１に接続され、出力
端子２２と入力端子２３の間にコンデンサ３２が
接続され、出力端子２２と電源端子２６の間に回
転トランス３３の１次側が接続され、回転トラン
ス３３の２次側に回転ヘツド３４のコイルが接続
される。そして、記録時には、例えば、信号S_Rが
ハイレベル、信号S_Pがローレベルにされて、スイ
ツチ１３がオン、スイツチ１４がオフになること
によつて、記録増幅回路１１が動作し、再生増幅
回路１２が動作しないようになり、再生時には、
逆に、信号S_Rがローレベル、信号S_Pがハイレベル
にされて、スイツチ１３がオフ、スイツチ１４が
オンになることによつて、記録増幅回路１１が動
作しないで、再生増幅回路１２が動作するように
なる。

回転トランス３３からみた回転ヘツド３４のイ
ンダクタンスをL_RTとすると、出力端子２２には
このインダクタンスL_RTと浮遊容量C_STによつて共
振回路が形成されるが、この装置では、集積回路
１０の内部において出力端子２２と端子２８の間
にトランジスタよりなる電子スイツチ１５が接続
されるとともに、集積回路１０の外部において端
子２８とバイアス電源３５の間にダンピング用抵
抗R_Dが接続され、スイツチ１５が、例えば端子
２４に与えられる信号S_Rにより、記録時にはオン
にされ、再生時にはオフにされる。従つて、記録
時には、インダクタンスL_RTと浮遊容量C_STにより
形成される共振回路に対してダンピング用抵抗
R_Dが並列に接続されて、特定の周波数で共振が
生じないようにダンピングがかかるようになる。
また、再生時には、抵抗R_Dが出力端子２２、従
つて回転トランス３３から切り離されるので、再
生信号が抵抗R_Dを通じて分流しないようになる。

ところが、この従来の装置では、ダンピング用
の抵抗R_Dを記録増幅回路１１の出力端子２２に
接続したり、出力端子２２より切り離す電子スイ
ツチ１５が必要で、しかも、記録時に記録電流の
一部がこのスイツチ１５を通じて抵抗R_Dに流れ
るように、スイツチ１５のオン時のインピーダン
スを充分に小さくする必要があり、そのためにス
イツチ１５を構成するトランジスタを充分飽和さ
せる電流が必要になり、スイツチ１５での消費電
力が大きくなる欠点がある。また、集積回路１０
にはダンピング用の抵抗R_Dを接続するための端
子２８が必要になり、しかも、記録時にスイツチ
１５がいずれの向きの電流をも通すように、バイ
アス電源３５の電圧E_Dを適切に選定しなければ
ならない不都合がある。

発明の目的本発明は、上述の点にかんがみ、ダンピング用
の抵抗を記録増幅回路の出力端子に接続したり、
出力端子より切り離す電子スイツチや、ダンピン
グ用のバイアス電源が不要になり、集積回路化し
た場合にダンピング用の抵抗を接続するための端
子がいらなくなり、従つて構成が著しく簡単にな
るとともに、消費電力も大幅に減少するようにし
たものである。

発明の概要本発明では、記録増幅回路が、その入力端子と
出力端子との間に抵抗とコンデンサとの直列回路
が接続されるとともに、動作制御手段が設けられ
たものとされ、記録時においては動作制御手段に
より記録増幅回路が抵抗とコンデンサとの直列回
路を出力端子から入力端子への負帰還路とする負
帰還増幅回路として作動する状態とされ、また、
再生時においては動作制御手段により記録増幅回
路が非作動状態とされる。

実施例第２図は本発明の増幅回路装置の一例で、記録
増幅回路１１と再生増幅回路１２が共通の半導体
基板上に集積回路１０として形成され、記録増幅
回路１１及び再生増幅回路１２にスイツチ１３及
び１４が設けられ、集積回路１０に端子２１〜２
７が設けられ、集積回路１０の外部において、記
録すべきビデオ信号の電圧源３１が抵抗R_I及び
コンデンサC_Iを介して端子２１に接続され、端子
２２と端子２３の間にコンデンサ３２が接続さ
れ、端子２２と端子２６の間に回転トランス３３
の１次側が接続され、回転トランス３３の２次側
に回転ヘツド３４のコイルが接続される点は、第
１図の装置と同じである。

本発明では、集積回路１０の外部において記録
増幅回路１１の出力端子２２と入力端子２１の間
に抵抗R_FとコンデンサC_Fの直列回路を接続し、
記録増幅回路１１の出力端子２２から入力端子２
１に帰還をかけるようにする。ただし、その帰還
は負帰還にする。

この装置によると、記録増幅回路１１が動作す
る記録時には、抵抗R_F及びコンデンサC_Fを通じ
てダンピング電流が流れて、ダンピングがかかる
ようになる。この場合、記録増幅回路１１の増幅
率をＡとすると、抵抗R_Fは記録増幅回路１１が
動作する記録時にはみかけ上その値が1/Aにな
り、従つて、第１図の装置と同等のダンピング電
流を流すためには、抵抗R_Fは第１図の装置のダ
ンピング用抵抗R_DのＡ倍の値にする必要がある。
即ち、抵抗R_Fは比較的大きな値にする。具体的
には、Ａが160、R_Dが470Ωとすると、R_Fは
75.2kΩにする。そして、再生時には、記録増幅
回路１１が動作せず、抵抗R_Fが本来の大きい値
を呈するので、抵抗R_Fが回転ヘツド３４に並列
に接続されていても、信号の再生に対する影響は
ほとんどない。

第３図は第２図の装置の記録増幅回路１１の部
分の具体例を示すもので、記録増幅回路１１はト
ランジスタQ₁〜Q₁₁などからなり、トランジスタ
Q₁及びQ₂が入力の負帰還回路を構成して、その
負帰還点であるトランジスタQ₁のベースより入
力端子２１が導出され、集積回路１０の外部にお
いて入力端子２１と電源端子２６の間にバイアス
抵抗R_Bが接続され、トランシスタQ₃及びQ₄がそ
れぞれバイアス電流源を構成し、トランジスタ
Q₅〜Q₉が制御部を構成して、そのトランジスタ
Q₅のベースに信号S_Rが与えられ、トランジスタ
Q₁₀及びQ₁₁が出力のカレント・ミラー回路を構
成して、そのトランジスタQ₁₁のコレクタより出
力端子２２が導出され、集積回路１０の外部にお
いて出力端子２２と入力端子２１の間に帰還用の
抵抗R_FとコンデンサC_Fの直列回路が接続される。

そして、記録時には、信号S_Rがハイレベルにさ
れることにより、トランジスタQ₅がオンになり、
トランジスタQ₆及びQ₇がオンになつて、トラン
ジスタQ₇のエミツタ電位が下がり、トランジス
タQ₈がオンになつて、これに電流I₁が流れる。そ
して、この電流I₁がカレント・ミラー動作によつ
て折り返されて、トランジスタQ₃及びQ₄がオン
になり、それぞれに電流I₂及びI₃流れて、記録増
幅回路１１が動作し、出力のカレント・ミラー回
路に信号電流が流れて、回転ヘツド３４に記録電
流が流れる。この場合、出力のカレント・ミラー
回路の抵抗R₁₀と抵抗R₁₁の比が160：１にされる
ことにより、増幅率Ａが160にされる。再生時に
は、信号S_Rがローレベルにされることにより、ト
ランジスタQ₅がオフになり、トランジスタQ₆及
びQ₇がオフになつて、トランジスタQ₈がオフに
なり、電流I₁が流れなくなる。従つて、トランジ
スタQ₃及びQ₄もオフになつて、電流I₂及びI₃も流
れなくなり、記録増幅回路１１は動作しなくな
る。

発明の効果本発明の増幅回路装置によれば、記録増幅回路
１１の出力端子２２と再生増幅回路１２の入力端
子２３が、切換スイツチを介することなく、回転
トランス３３を介して回転ヘツド３４に接続され
る場合において、記録時には記録電流が回転ヘツ
ド３４のインダクタンスと浮遊容量による共振を
起こさないようにダンピングをかけるとともに、
再生時には再生信号のＳ／Ｎが劣化しないように
ダンピングをかけないようにするために、記録増
幅回路１１を、その入力端子と出力端子との間に
抵抗R_FとコンデンサC_Fとの直列回路が接続され
るとともに、制御部（トランジスタQ₅〜Q₉）が
設けられたものとし、記録時においては制御部に
より記録増幅回路１１が抵抗R_FとコンデンサC_F
との直列回路を出力端子から入力端子への負帰還
路とする負帰還増幅回路として作動する状態とな
し、また、再生時においては制御部により記録増
幅回路１１を非作動状態となすようにしたので、
ダンピング用の抵抗を記録増幅回路１１の出力端
子２２に接続したり、出力端子２２より切離す電
子スイツチや、ダンピング用のバイアス電源が不
要になり、集積回路化した場合にダンピング用の
抵抗を接続するための端子がいらなくなり、構成
が著しく簡単になる。しかも、不要な電子スイツ
チでの消費電力が削減されるとともに、記録増幅
回路１１の出力電流としては従来ダンピング用抵
抗で消費される分が不要になり、その分の消費電
力も削減できるので、装置全体の消費電力を大幅
に減少させることができる。

【図面の簡単な説明】

第１図は従来の増幅回路装置の一例を示す接続
図、第２図は本発明の増幅回路装置の一例を示す
接続図、第３図はその記録増幅回路の部分の具体
例を示す接続図である。図中、１１は記録増幅回路、２１はその入力端
子、２２はその出力端子、１２は再生増幅回路、
２３はその入力端子、３３は回転トランス、３４
は回転磁気ヘツドである。

Claims

【特許請求の範囲】１出力端子が切換スイツチを介在させることな
く回転トランスを介して回転磁気ヘツドに接続さ
れた記録増幅回路と、入力端子が切換スイツチを
介在させることなく上記回転トランスを介して上
記回転磁気ヘツドに接続された再生増幅回路とを
備え、上記記録増幅回路が、その入力端子と出力端子
との間に抵抗とコンデンサとの直列回路が接続さ
れるとともに、動作制御手段が設けられたものと
され、記録時においては上記動作制御手段により上記
記録増幅回路が上記抵抗とコンデンサとの直列回
路を上記出力端子から上記入力端子への負帰還路
とする負帰還増幅回路として作動する状態とさ
れ、また、再生時においては上記動作制御手段に
より上記記録増幅回路が非作動状態とされるビデ
オ・テープ・レコーダーの増幅回路装置。