JPH0222803Y2 - - Google Patents
Info
- Publication number
- JPH0222803Y2 JPH0222803Y2 JP1981197222U JP19722281U JPH0222803Y2 JP H0222803 Y2 JPH0222803 Y2 JP H0222803Y2 JP 1981197222 U JP1981197222 U JP 1981197222U JP 19722281 U JP19722281 U JP 19722281U JP H0222803 Y2 JPH0222803 Y2 JP H0222803Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- circuit
- recording
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 231100000989 no adverse effect Toxicity 0.000 description 1
Description
【考案の詳細な説明】
本考案は磁気記録再生装置の入出力回路に関
し、特に再生信号及び記録信号を録再ヘツドとの
間で授受するものである。
し、特に再生信号及び記録信号を録再ヘツドとの
間で授受するものである。
この種の入出力回路として従来第１図の構成の
ものがあつた。１は入出力トランスで、１次巻線
１Ａに録再ヘツド（図示せず）への入出力ライン
２が接続され、この入出力ライン２に２次巻線１
Ｂに接続された記録信号入力回路３の増幅器４か
らの記録信号S1が与えられ、さらに入出力ライン
２が得られる再生信号S2がトランス１の３次巻線
１Ｃを通じて再生信号出力回路５に接続される。
なお６は記録信号入力端子である。
ものがあつた。１は入出力トランスで、１次巻線
１Ａに録再ヘツド（図示せず）への入出力ライン
２が接続され、この入出力ライン２に２次巻線１
Ｂに接続された記録信号入力回路３の増幅器４か
らの記録信号S1が与えられ、さらに入出力ライン
２が得られる再生信号S2がトランス１の３次巻線
１Ｃを通じて再生信号出力回路５に接続される。
なお６は記録信号入力端子である。
このように入出力用トランス１によつて記録信
号入力回路３及び再生信号出力回路５が入出力ラ
イン２に共通に接続されているので、記録モード
時に記録入力信号S1が２次巻線１Ｂから３次巻線
１Ｃに結合して再生信号出力回路５に流れること
により記録入力信号S1が影響を受けないように、
次のような工夫がなされている。
号入力回路３及び再生信号出力回路５が入出力ラ
イン２に共通に接続されているので、記録モード
時に記録入力信号S1が２次巻線１Ｂから３次巻線
１Ｃに結合して再生信号出力回路５に流れること
により記録入力信号S1が影響を受けないように、
次のような工夫がなされている。
すなわち３次巻線１Ｃのアース側端にはバイア
ス回路８を構成する抵抗Ｒ１及び交流側路用コン
デンサＣ１でなる並列回路と、ダイオードＤ１
と、エミツタホロアのスイツチ用トランジスタＴ
１とを介してアースに接続されると共に抵抗Ｒ２
を介して再生モード時電源出力を与える電源VPB
に接続されている。また３次巻線１Ｃの非アース
側端が電界効果型トランジスタ（以下FETとい
う）でなる入力トランジスタＴ２のゲートに接続
されている。しかるにスイツチ用トランジスタＴ
１のベースが抵抗Ｒ３を通じて電源VPBに接続さ
れ、これによりスイツチ用トランジスタＴ１がオ
ン動作したとき３次巻線１Ｃのアース側端に接続
されたバイアス回路８から主として抵抗Ｒ１及び
Ｒ２の抵抗比で決まるバイアスが３次巻線１Ｃを
介して入力トランジスタＴ２のゲートに与えられ
る。なおＣ２は電源VPBに混入している雑音を除
去するためのコンデンサである。
ス回路８を構成する抵抗Ｒ１及び交流側路用コン
デンサＣ１でなる並列回路と、ダイオードＤ１
と、エミツタホロアのスイツチ用トランジスタＴ
１とを介してアースに接続されると共に抵抗Ｒ２
を介して再生モード時電源出力を与える電源VPB
に接続されている。また３次巻線１Ｃの非アース
側端が電界効果型トランジスタ（以下FETとい
う）でなる入力トランジスタＴ２のゲートに接続
されている。しかるにスイツチ用トランジスタＴ
１のベースが抵抗Ｒ３を通じて電源VPBに接続さ
れ、これによりスイツチ用トランジスタＴ１がオ
ン動作したとき３次巻線１Ｃのアース側端に接続
されたバイアス回路８から主として抵抗Ｒ１及び
Ｒ２の抵抗比で決まるバイアスが３次巻線１Ｃを
介して入力トランジスタＴ２のゲートに与えられ
る。なおＣ２は電源VPBに混入している雑音を除
去するためのコンデンサである。
一方入力トランジスタＴ２のアース側のソース
又はドレイン（この実施例の場合ソース）がコイ
ルＬ１と、抵抗Ｒ４及び交流側路用コンデンサＣ
３の並列回路と、スイツチ用トランジスタＴ３と
を介してアースに接続された直列回路が接続され
ると共に、トランジスタＴ２の非アース側のドレ
イン又はソース（この実施例の場合ドレイン）が
ダイオードＤ２と、抵抗Ｒ５とを通じて電源VPB
に接続されている。しかるにスイツチ用トランジ
スタＴ３のベースには抵抗Ｒ６を通じて電源VPB
に接続され、これによりトランジスタＴ３がオン
動作したときトランジスタＴ２を動作状態にさせ
るようになされている。なおダイオードＤ２は記
録時トランジスタＴ２のゲートからドレインを通
つて３次巻線１Ｃの片端が交流アースされるのを
阻止している。コイルＬ１は周波数特性の補償回
路を形成している。またＣ４は電源VPBの雑音除
去用コンデンサである。
又はドレイン（この実施例の場合ソース）がコイ
ルＬ１と、抵抗Ｒ４及び交流側路用コンデンサＣ
３の並列回路と、スイツチ用トランジスタＴ３と
を介してアースに接続された直列回路が接続され
ると共に、トランジスタＴ２の非アース側のドレ
イン又はソース（この実施例の場合ドレイン）が
ダイオードＤ２と、抵抗Ｒ５とを通じて電源VPB
に接続されている。しかるにスイツチ用トランジ
スタＴ３のベースには抵抗Ｒ６を通じて電源VPB
に接続され、これによりトランジスタＴ３がオン
動作したときトランジスタＴ２を動作状態にさせ
るようになされている。なおダイオードＤ２は記
録時トランジスタＴ２のゲートからドレインを通
つて３次巻線１Ｃの片端が交流アースされるのを
阻止している。コイルＬ１は周波数特性の補償回
路を形成している。またＣ４は電源VPBの雑音除
去用コンデンサである。
第１図の構成において記録モードでは電源VPB
から出力が供給されないためスイツチ用トランジ
スタＴ１及びＴ３がオフ動作する。従つて記録信
号入力回路３から入出力トランス１を通じて入出
力ライン２に記録信号S1が与えられる際に３次巻
線１Ｃに記録信号S1が結合されて再生信号出力回
路５に入り込んで来たとしても入力トランジスタ
Ｔ２のゲートで阻止されて再生信号出力回路５に
流れず、記録信号S1は影響を受けない。
から出力が供給されないためスイツチ用トランジ
スタＴ１及びＴ３がオフ動作する。従つて記録信
号入力回路３から入出力トランス１を通じて入出
力ライン２に記録信号S1が与えられる際に３次巻
線１Ｃに記録信号S1が結合されて再生信号出力回
路５に入り込んで来たとしても入力トランジスタ
Ｔ２のゲートで阻止されて再生信号出力回路５に
流れず、記録信号S1は影響を受けない。
一方このときバイアス回路８のスイツチ用トラ
ンジスタＴ１は動作上電流ループを形成しないよ
うにオフ動作しているので３次巻線１Ｃに不要な
回路が接続されず、従つて記録信号入力回路３か
ら見て３次巻線１Ｃの回路が悪影響を与えること
はない。
ンジスタＴ１は動作上電流ループを形成しないよ
うにオフ動作しているので３次巻線１Ｃに不要な
回路が接続されず、従つて記録信号入力回路３か
ら見て３次巻線１Ｃの回路が悪影響を与えること
はない。
第１図の構成によれば、記録モード時、電源
VPBから電源を供給しないので、スイツチ用トラ
ンジスタＴ１及びＴ３がオフ動作するため再生信
号入力回路５の出力端子７に信号を出力し得ない
状態になる。従つて記録モード時に記録信号が３
次コイルを経て再生信号入力回路に結合しても、
再生信号出力端に送出されることはなく、換言す
れば記録信号の再生側への影響はなくなる。
VPBから電源を供給しないので、スイツチ用トラ
ンジスタＴ１及びＴ３がオフ動作するため再生信
号入力回路５の出力端子７に信号を出力し得ない
状態になる。従つて記録モード時に記録信号が３
次コイルを経て再生信号入力回路に結合しても、
再生信号出力端に送出されることはなく、換言す
れば記録信号の再生側への影響はなくなる。
ところが第１図の従来の構成においては、スイ
ツチ用トランジスタＴ１及びＴ３がバイアス用及
び信号入力用に２つ必要である。またトランジス
タＴ１にダイオードＤ１を接続していると共にト
ランジスタＴ２にダイオードＤ２を接続している
ので再生モード時このダイオードＤ１及びダイオ
ードＤ２がノイズ源として作用して再生信号の
Ｃ／Ｎ比が悪化する原因の１つになる。
ツチ用トランジスタＴ１及びＴ３がバイアス用及
び信号入力用に２つ必要である。またトランジス
タＴ１にダイオードＤ１を接続していると共にト
ランジスタＴ２にダイオードＤ２を接続している
ので再生モード時このダイオードＤ１及びダイオ
ードＤ２がノイズ源として作用して再生信号の
Ｃ／Ｎ比が悪化する原因の１つになる。
本考案は以上の点を考慮してなされたもので、
第１図の従来の構成と比較して一段と簡易かつ特
性上の改善ができる入出力回路を提案しようとす
るものである。
第１図の従来の構成と比較して一段と簡易かつ特
性上の改善ができる入出力回路を提案しようとす
るものである。
以下第１図との対応部分に同一符号を附して示
す第２図について本考案の一例を詳述するに、こ
の場合３次巻線１Ｃのアース側端に接続されたバ
イアス回路８は常時例えば９〔Ｖ〕の電圧を供給
している第１の電源VREG及びアース間に直列に接
続された抵抗Ｒ１１及びＲ１２と、抵抗Ｒ１１及
びＲ１２の接続中点Ｐ１に接続された交流接地用
コンデンサＣ１１とを有し、抵抗Ｒ１１及びＲ１
２の接続中点Ｐ１の分割電圧（約２〔Ｖ〕）を３次
巻線１Ｃにバイアス電圧として常時与えるように
なされている。コンデンサＣ１１の他端は入力ト
ランジスタＴ２に直列に接続されたスイツチ用ト
ランジスタＴ３のコレクタ側に接続され、交流信
号をトランジスタＴ３を通じて接地に流すように
なされている。
す第２図について本考案の一例を詳述するに、こ
の場合３次巻線１Ｃのアース側端に接続されたバ
イアス回路８は常時例えば９〔Ｖ〕の電圧を供給
している第１の電源VREG及びアース間に直列に接
続された抵抗Ｒ１１及びＲ１２と、抵抗Ｒ１１及
びＲ１２の接続中点Ｐ１に接続された交流接地用
コンデンサＣ１１とを有し、抵抗Ｒ１１及びＲ１
２の接続中点Ｐ１の分割電圧（約２〔Ｖ〕）を３次
巻線１Ｃにバイアス電圧として常時与えるように
なされている。コンデンサＣ１１の他端は入力ト
ランジスタＴ２に直列に接続されたスイツチ用ト
ランジスタＴ３のコレクタ側に接続され、交流信
号をトランジスタＴ３を通じて接地に流すように
なされている。
スイツチ用トランジスタＴ３のコレクタには抵
抗Ｒ１３を介して第１の電源VREGが接続され、ト
ランジスタＴ３がオフになつたときトランジスタ
Ｔ３のコレクタ側に電源VREGから約９〔Ｖ〕の電
圧を与えるようになされている。
抗Ｒ１３を介して第１の電源VREGが接続され、ト
ランジスタＴ３がオフになつたときトランジスタ
Ｔ３のコレクタ側に電源VREGから約９〔Ｖ〕の電
圧を与えるようになされている。
このスイツチ用トランジスタＴ３のコレクタは
第１図の場合と同様に抵抗Ｒ４及びコンデンサＣ
３の並列回路と、コイルＬ１とでなる接続回路を
通じて入力トランジスタＴ２のソースに接続され
ており、またエミツタがアースに接続されてお
り、さらにベースが再生時に例えば９〔Ｖ〕の電
圧を供給する第２の電源VPBに接続されている。
第１図の場合と同様に抵抗Ｒ４及びコンデンサＣ
３の並列回路と、コイルＬ１とでなる接続回路を
通じて入力トランジスタＴ２のソースに接続され
ており、またエミツタがアースに接続されてお
り、さらにベースが再生時に例えば９〔Ｖ〕の電
圧を供給する第２の電源VPBに接続されている。
これに対して入力トランジスタＴ２のドレイン
はコイルＬ２と抵抗Ｒ５とでなる接続回路を通じ
て第１の電源VREGに接続されている。
はコイルＬ２と抵抗Ｒ５とでなる接続回路を通じ
て第１の電源VREGに接続されている。
第２図の構成において、再生モード時第２の電
源VPBが供給されてトランジスタＴ３がオン動作
することにより、入出力トランス１の１次巻線１
Ａに入出力ライン２から出力されて来た再生信号
S2が入力トランジスタＴ２のゲートに与えられ、
そのドレインから再生信号出力回路５の出力信号
として送出される。このときコンデンサＣ１１は
３次巻線１Ｃに生じた再生信号S2をバイアス回路
８に流さないようにスイツチ用トランジスタＴ３
を通じて交流的に接地する。
源VPBが供給されてトランジスタＴ３がオン動作
することにより、入出力トランス１の１次巻線１
Ａに入出力ライン２から出力されて来た再生信号
S2が入力トランジスタＴ２のゲートに与えられ、
そのドレインから再生信号出力回路５の出力信号
として送出される。このときコンデンサＣ１１は
３次巻線１Ｃに生じた再生信号S2をバイアス回路
８に流さないようにスイツチ用トランジスタＴ３
を通じて交流的に接地する。
これに対して、記録モードになると第２の電源
VPBから電圧が供給されず、第１の電源VREGのみ
から供給される。従つてスイツチ用トランジスタ
Ｔ３はオフとなり、そのコレクタの電位は抵抗Ｒ
１３を通じて与えられる第１の電源VREGの電圧９
〔Ｖ〕になりこれが抵抗Ｒ４及びコイルＬ１を通
じてトランジスタＴ２のソースに与えられる。こ
れに対してトランジスタＴ２のゲートにはバイア
ス回路８から接続中点Ｐ１の電圧２〔Ｖ〕が３次
巻線１Ｃを通じて与えられ、これによりトランジ
スタＴ２のゲート・ソース間が逆バイアス状態に
なつてこの電極間がオフになる。
VPBから電圧が供給されず、第１の電源VREGのみ
から供給される。従つてスイツチ用トランジスタ
Ｔ３はオフとなり、そのコレクタの電位は抵抗Ｒ
１３を通じて与えられる第１の電源VREGの電圧９
〔Ｖ〕になりこれが抵抗Ｒ４及びコイルＬ１を通
じてトランジスタＴ２のソースに与えられる。こ
れに対してトランジスタＴ２のゲートにはバイア
ス回路８から接続中点Ｐ１の電圧２〔Ｖ〕が３次
巻線１Ｃを通じて与えられ、これによりトランジ
スタＴ２のゲート・ソース間が逆バイアス状態に
なつてこの電極間がオフになる。
一方トランジスタＴ２のドレインには抵抗Ｒ５
及びコイルＬ２を通じて第１の電源VREGからの電
圧９〔Ｖ〕が供給されるのに対して、上述のよう
にゲートにはバイアス回路８から電圧２〔Ｖ〕が
供給される。従つてトランジスタＴ２のゲート・
ドレイン間も逆バイアスになつてオフになる。
及びコイルＬ２を通じて第１の電源VREGからの電
圧９〔Ｖ〕が供給されるのに対して、上述のよう
にゲートにはバイアス回路８から電圧２〔Ｖ〕が
供給される。従つてトランジスタＴ２のゲート・
ドレイン間も逆バイアスになつてオフになる。
このように入力トランジスタＴ２はゲート・ソ
ース間及びゲート・ドレイン間両方共に逆バイア
ス状態になることによりオフ状態になる。従つて
記録信号S1が記録信号入力回路３からトランス１
を介して１次巻線１Ａに出力される際に３次巻線
１Ｃに誘導されても、この出力はトランジスタＴ
２のゲートで阻止されて記録信号S1は影響を受け
ない。
ース間及びゲート・ドレイン間両方共に逆バイア
ス状態になることによりオフ状態になる。従つて
記録信号S1が記録信号入力回路３からトランス１
を介して１次巻線１Ａに出力される際に３次巻線
１Ｃに誘導されても、この出力はトランジスタＴ
２のゲートで阻止されて記録信号S1は影響を受け
ない。
しかるにこのときバイアス回路８に接続されて
いるコンデンサＣ１１は動作上トランジスタＴ３
によつてアースから切り離されるので、このコン
デンサＣ１１が３次巻線１Ｃを介して記録信号入
力回路３の不要な負荷回路を形成するようなこと
はない。
いるコンデンサＣ１１は動作上トランジスタＴ３
によつてアースから切り離されるので、このコン
デンサＣ１１が３次巻線１Ｃを介して記録信号入
力回路３の不要な負荷回路を形成するようなこと
はない。
以上のように本考案によれば、第１図の従来の
構成と比較してバイアス回路８に設けられたスイ
ツチ用トランジスタＴ１と、このスイツチ用トラ
ンジスタＴ１に直列接続されたダイオードＤ１
と、トランジスタＴ２のドレインに接続されてい
たダイオードＤ２とを省略でき、これにより全体
としての構成を一段と簡易にし得る。従つて入出
力回路をIC基板上に形成するにつき基板の構成
を一段と簡易化できる。またバイアス回路８のダ
イオードＤ１を省略できるので、再生モード時こ
のダイオードＤ１で発生する比較的低い周波数の
雑音の発生を未然に防止でき、この分低域のＣ／
Ｎ比を改善できる。
構成と比較してバイアス回路８に設けられたスイ
ツチ用トランジスタＴ１と、このスイツチ用トラ
ンジスタＴ１に直列接続されたダイオードＤ１
と、トランジスタＴ２のドレインに接続されてい
たダイオードＤ２とを省略でき、これにより全体
としての構成を一段と簡易にし得る。従つて入出
力回路をIC基板上に形成するにつき基板の構成
を一段と簡易化できる。またバイアス回路８のダ
イオードＤ１を省略できるので、再生モード時こ
のダイオードＤ１で発生する比較的低い周波数の
雑音の発生を未然に防止でき、この分低域のＣ／
Ｎ比を改善できる。
かくするにつき再生モード時に使用する交流接
地用コンデンサＣ１１を接続した状態のままにし
ておいても、これが記録モード時記録信号入力回
路３の負荷にはならないようにし得る。
地用コンデンサＣ１１を接続した状態のままにし
ておいても、これが記録モード時記録信号入力回
路３の負荷にはならないようにし得る。
第１図は従来の入出力回路を示す接続図、第２
図は本考案に依る磁気記録再生装置の入出力回路
の一例を示す接続図である。 １……入出力トランス、１Ａ，１Ｂ，１Ｃ……
１次、２次、３次巻線、２……入出力ライン、３
……記録信号入力回路、４……増幅器、５……再
生信号出力回路、８……バイアス回路、Ｔ１，Ｔ
３……スイツチ用トランジスタ、Ｔ２……入力ト
ランジスタ、VREG，VPB……第１、第２の電源。
図は本考案に依る磁気記録再生装置の入出力回路
の一例を示す接続図である。 １……入出力トランス、１Ａ，１Ｂ，１Ｃ……
１次、２次、３次巻線、２……入出力ライン、３
……記録信号入力回路、４……増幅器、５……再
生信号出力回路、８……バイアス回路、Ｔ１，Ｔ
３……スイツチ用トランジスタ、Ｔ２……入力ト
ランジスタ、VREG，VPB……第１、第２の電源。
Claims (1)
- 【実用新案登録請求の範囲】 録再ヘツドへの入出力ラインに接続された１次
巻線と、記録信号出力回路に接続された２次巻線
と、再生信号出力回路に接続された３次巻線とか
らなる入出力トランスを有し、上記再生信号出力
回路は、ゲートを上記入出力ラインに接続しかつ
ドレイン（又はソース）を第１の電源に接続した
電界効果型トランジスタでなる入力トランジスタ
と、一端を上記入力トランジスタのソース（又は
ドレイン）に直列に接続されかつ他端をアースに
接続されたスイツチ用トランジスタとを有し、記
録モード時上記スイツチ用トランジスタをオフ動
作させることにより上記記録信号入力回路から上
記入出力ラインを介して上記再生信号出力回路に
入り込む記録信号を上記入力トランジスタによつ
て阻止するようになされた磁気記録再生装置の入
出力回路において、 第１及び第２の抵抗を直列に接続してなり、上
記第１の抵抗を上記第１の電源に接続しかつ上記
第２の抵抗をアースに接続することにより上記第
１及び第２の抵抗間の接続中点に得られる分割電
圧を上記入力トランジスタにバイアスとして供給
するバイアス回路と、 上記接続中点と、上記入力トランジスタのソー
ス（又はドレイン）及び上記スイツチ用トランジ
スタ間の接続回路との間に接続された交流接地用
コンデンサと を具え、上記スイツチ用トランジスタに第２の電
源を供給することにより記録モード時オン動作さ
せると共に再生モード時オフ動作させ、上記第１
の電源を上記接続回路に接続することにより記録
モード時上記スイツチ用トランジスタをオフ動作
させたとき上記第１の電源の電圧によつて上記入
力トランジスタのソース（又はドレイン）及びゲ
ート間、並びに上記入力トランジスタのドレイン
（又はソース）及びゲート間を同時に逆バイアス
し、上記スイツチ用トランジスタによつて上記交
流接地用コンデンサをアースから切り離すと共
に、上記入出力トランスの３次巻線のアース側端
に上記バイアス回路の接続中点を接続しかつ上記
３次巻線の非アース側端に上記入力トランジスタ
のゲートを接続するようにした ことを特徴とする磁気記録再生装置の入出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19722281U JPS58101310U (ja) | 1981-12-29 | 1981-12-29 | 磁気記録再生装置の入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19722281U JPS58101310U (ja) | 1981-12-29 | 1981-12-29 | 磁気記録再生装置の入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101310U JPS58101310U (ja) | 1983-07-09 |
| JPH0222803Y2 true JPH0222803Y2 (ja) | 1990-06-20 |
Family
ID=30110434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19722281U Granted JPS58101310U (ja) | 1981-12-29 | 1981-12-29 | 磁気記録再生装置の入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101310U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545530U (ja) * | 1978-09-18 | 1980-03-25 | ||
| JPS5661007A (en) * | 1979-10-25 | 1981-05-26 | Tdk Corp | Switching system for recording and reproduction |
-
1981
- 1981-12-29 JP JP19722281U patent/JPS58101310U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545530U (ja) * | 1978-09-18 | 1980-03-25 | ||
| JPS5661007A (en) * | 1979-10-25 | 1981-05-26 | Tdk Corp | Switching system for recording and reproduction |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58101310U (ja) | 1983-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0222803Y2 (ja) | ||
| US4580177A (en) | Switching circuit for AC bias signal | |
| EP0676862B1 (en) | Direct-current impressing circuit | |
| JPH0351762Y2 (ja) | ||
| JPS6220889Y2 (ja) | ||
| JPH0533105Y2 (ja) | ||
| JPH0510241Y2 (ja) | ||
| JPH079488Y2 (ja) | ヘッド切替装置 | |
| US3667061A (en) | Bidirectional dc signal detector with transformer isolation | |
| JPH0629764Y2 (ja) | 高域補償回路 | |
| JPS609934Y2 (ja) | 記録再生装置 | |
| JPS6143323Y2 (ja) | ||
| JPH04139908A (ja) | プツシユプル増幅器のバイアス回路 | |
| JPS5934213Y2 (ja) | 制御信号切換回路 | |
| JPS6134779Y2 (ja) | ||
| JPH0544882Y2 (ja) | ||
| JPH023586B2 (ja) | ||
| JPS5824259Y2 (ja) | テ−プレコ−ダ | |
| JPH0339958Y2 (ja) | ||
| JPH0352027Y2 (ja) | ||
| JPS6342593Y2 (ja) | ||
| JPH0117875Y2 (ja) | ||
| JPH041921B2 (ja) | ||
| JPH0731771B2 (ja) | 磁気記録出力回路 | |
| JPS6231406B2 (ja) |