JPH04181378A - プリント基板パターン配線システム - Google Patents
プリント基板パターン配線システムInfo
- Publication number
- JPH04181378A JPH04181378A JP2310042A JP31004290A JPH04181378A JP H04181378 A JPH04181378 A JP H04181378A JP 2310042 A JP2310042 A JP 2310042A JP 31004290 A JP31004290 A JP 31004290A JP H04181378 A JPH04181378 A JP H04181378A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- circuit diagram
- delay time
- transmission delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はプリント基板パターン配線システムに関し、特
に電子回路のプリント基板上におけるパターン配線をＣ
ＡＥシステムにて行う場合のパターン配線方式に関する
ものである。
に電子回路のプリント基板上におけるパターン配線をＣ
ＡＥシステムにて行う場合のパターン配線方式に関する
ものである。
従来技術
従来のこの種のパターン配線システムでは、各配線パタ
ーンの配線長を決定する場合、各配線パターン毎の伝送
遅延時間、プリント基板の誘導率等からパターン制限長
を人手により算出し、ＣＡＥシステムでパターン配線を
行った際に表示される配線長が算出配線長を満足してい
るか否かを目視チエツクしつつ行うようになっている。
ーンの配線長を決定する場合、各配線パターン毎の伝送
遅延時間、プリント基板の誘導率等からパターン制限長
を人手により算出し、ＣＡＥシステムでパターン配線を
行った際に表示される配線長が算出配線長を満足してい
るか否かを目視チエツクしつつ行うようになっている。
この様に、従来のパターン配線システムでは、各パター
ン配線の配線長の決定及び確認を人手により行っている
ので、ミス及び洩れが発生し易いという欠点がある。
ン配線の配線長の決定及び確認を人手により行っている
ので、ミス及び洩れが発生し易いという欠点がある。
発明の目的
そこで本発明はこの様な従来のものの欠点を解決すべく
なされたものであって、その目的とするところは、人手
を介することなく自動的に配線パターンの配線長を決定
し得るようにしたプリント基板のパターン配線システム
を提供することにある。
なされたものであって、その目的とするところは、人手
を介することなく自動的に配線パターンの配線長を決定
し得るようにしたプリント基板のパターン配線システム
を提供することにある。
発明の構成
本発明によれば、回路図情報を格納した回路図ファイル
を基に、プリント基板上の部品の配置及び部品のピン間
配線接続を行うプリント基板パターン配線システムであ
って、前記回路図ファイル内に予め設けられた各配線パ
ターン毎の伝送遅延時間制限値情報を格納した格納テー
ブルと、前記格納テーブルから各配線パターンに対応す
る伝送遅延時間制限値を読出す手段と、この読出された
伝送遅延時間制限値とプリント基板の誘電率とを用いて
配線パターン長を算出する手段とを含むことを特徴とす
るプリント基板パターン配線システムが得られる。
を基に、プリント基板上の部品の配置及び部品のピン間
配線接続を行うプリント基板パターン配線システムであ
って、前記回路図ファイル内に予め設けられた各配線パ
ターン毎の伝送遅延時間制限値情報を格納した格納テー
ブルと、前記格納テーブルから各配線パターンに対応す
る伝送遅延時間制限値を読出す手段と、この読出された
伝送遅延時間制限値とプリント基板の誘電率とを用いて
配線パターン長を算出する手段とを含むことを特徴とす
るプリント基板パターン配線システムが得られる。
実施例
以下、本発明の実施例を図面を参照して説明する。
第１図は本発明の実施例の機能フロー図である。
本実施例のシステムは、配線対象の回路図情報か予め格
納された回路図ファイル５と、この回路図ファイル５を
読取る回路図ファイルリード処理部１と、プリント基板
の誘電率を設定する誘電率設定処理部２と、回路図ファ
イルリード情報と誘電率とから各配線パターン毎の配線
長を算出する配線長演算処理部３と、この算出された各
配線パターンの配線長を配線用のプログラムに引継く配
線プログラム引継処理部４とからなっている。
納された回路図ファイル５と、この回路図ファイル５を
読取る回路図ファイルリード処理部１と、プリント基板
の誘電率を設定する誘電率設定処理部２と、回路図ファ
イルリード情報と誘電率とから各配線パターン毎の配線
長を算出する配線長演算処理部３と、この算出された各
配線パターンの配線長を配線用のプログラムに引継く配
線プログラム引継処理部４とからなっている。
第２図は本発明の実施例に適用される回路図の表記例を
示す図である。各回路シンボルのピン間の配線パターン
に沿って、その直上に「＊ゴ及びそれに続く 「伝送遅
延時間制限値」か示されている 図の例では、部品シンボルＡの０２ピンと、部品シンボ
ルＢの０１ピンとの間の配線パターンの伝送遅延時間制
限値が３ｎｓであることを示している。
示す図である。各回路シンボルのピン間の配線パターン
に沿って、その直上に「＊ゴ及びそれに続く 「伝送遅
延時間制限値」か示されている 図の例では、部品シンボルＡの０２ピンと、部品シンボ
ルＢの０１ピンとの間の配線パターンの伝送遅延時間制
限値が３ｎｓであることを示している。
第３図は回路図ファイル５内のデータ構成例を示す図で
あり、シンボルのピン間接続情報と伝送遅延時間制限値
とが対になってテーブルとして格納されている。当該制
限値は＊３ｎｓの様に示されており、制限値が特に指定
されていない場合にはブランクｂとなっている。
あり、シンボルのピン間接続情報と伝送遅延時間制限値
とが対になってテーブルとして格納されている。当該制
限値は＊３ｎｓの様に示されており、制限値が特に指定
されていない場合にはブランクｂとなっている。
かかる構成において回路図ファイルリート処理部１にて
回路図ファイル５内の第３図に示すテーブル情報を読取
り、各配線パターンの伝送遅延時間制限値を取込む。
回路図ファイル５内の第３図に示すテーブル情報を読取
り、各配線パターンの伝送遅延時間制限値を取込む。
誘電率設定処理部２ては、プリント基板の誘電率か会話
形式により指定された値を取込む。配線長演算処理部３
て、伝送遅延時間制限値と誘導率とを基に予め定められ
た配線長算出式に従って演算処理する。
形式により指定された値を取込む。配線長演算処理部３
て、伝送遅延時間制限値と誘導率とを基に予め定められ
た配線長算出式に従って演算処理する。
この演算処理により求められた各配線パターンの配線長
が、次の配線プログラム引継処理部４にて配線プログラ
ムへ引渡されるのである。この引渡された配線長をオー
バしない様に、配線プログラムではプリント基板の配線
処理が実行される。
が、次の配線プログラム引継処理部４にて配線プログラ
ムへ引渡されるのである。この引渡された配線長をオー
バしない様に、配線プログラムではプリント基板の配線
処理が実行される。
発明の効果
以上述べた如く、本発明によれば、回路図上で指定され
た伝送遅延時間から自動的に配線パターンの配線長を演
算するようにしているので、配線プログラムで配線され
たパターンは全て制限値をオーバしないようになるとい
う効果がある。
た伝送遅延時間から自動的に配線パターンの配線長を演
算するようにしているので、配線プログラムで配線され
たパターンは全て制限値をオーバしないようになるとい
う効果がある。
第１図は本発明の実施例の機能フロー図、第２図は本実
施例に適用される回路図の表記法を示す図、第３図は回
路図ファイルのデータ構成例を示す図である。 主要部分の符号の説明 １・・・・・回路図ファイルリード処理部２・・・・・
・誘電率設定処理部 ３・・・・・・配線長演算処理部 ４・・・・・配線プログラム引継処理部５・・・・・・
回路図ファイル
施例に適用される回路図の表記法を示す図、第３図は回
路図ファイルのデータ構成例を示す図である。 主要部分の符号の説明 １・・・・・回路図ファイルリード処理部２・・・・・
・誘電率設定処理部 ３・・・・・・配線長演算処理部 ４・・・・・配線プログラム引継処理部５・・・・・・
回路図ファイル
Claims (1)
- （１）回路図情報を格納した回路図ファイルを基に、プ
リント基板上の部品の配置及び部品のピン間配線接続を
行うプリント基板パターン配線システムであって、前記
回路図ファイル内に予め設けられた各配線パターン毎の
伝送遅延時間制限値情報を格納した格納テーブルと、前
記格納テーブルから各配線パターンに対応する伝送遅延
時間制限値を読出す手段と、この読出された伝送遅延時
間制限値とプリント基板の誘電率とを用いて配線パター
ン長を算出する手段とを含むことを特徴とするプリント
基板パターン配線システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310042A JPH04181378A (ja) | 1990-11-15 | 1990-11-15 | プリント基板パターン配線システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310042A JPH04181378A (ja) | 1990-11-15 | 1990-11-15 | プリント基板パターン配線システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04181378A true JPH04181378A (ja) | 1992-06-29 |
Family
ID=18000464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310042A Pending JPH04181378A (ja) | 1990-11-15 | 1990-11-15 | プリント基板パターン配線システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04181378A (ja) |
-
1990
- 1990-11-15 JP JP2310042A patent/JPH04181378A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61194507A (ja) | 挿入機用ｎｃデータ作成方法 | |
| JPH0743742B2 (ja) | 自動配線方法 | |
| JPH04181378A (ja) | プリント基板パターン配線システム | |
| JPH04279976A (ja) | インタラクティブな配置修正方式 | |
| JP2942967B2 (ja) | 基板ｃａｄ装置 | |
| JPH0417354A (ja) | 半導体集積回路の自動配置配線システム | |
| JP2987919B2 (ja) | プリント配線板の配線処理装置 | |
| JP2655473B2 (ja) | 対話型配線設計方法 | |
| JPH04140886A (ja) | 対話配置方式 | |
| JPH02271473A (ja) | 部品配置設計支援装置 | |
| JPH03118664A (ja) | トリム・データ生成方法 | |
| JPH0296278A (ja) | 自動配線処理方式 | |
| JPH03172972A (ja) | ループ・パターン検証方式 | |
| JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 | |
| JPH03278274A (ja) | 配線基板の配線順序決定方式及び配線方式 | |
| JPH0683910A (ja) | 配線領域決定装置 | |
| JPH03154363A (ja) | 階層的配置処理方式 | |
| JPH0475175A (ja) | 回路配線情報生成システム | |
| JPS5929247A (ja) | プリント基板配線方法 | |
| JPH02183348A (ja) | 関数命令デバッグ処理装置 | |
| JPH0375876A (ja) | 対話配線装置 | |
| JPH06231199A (ja) | 回路解析方法 | |
| DE69508295D1 (de) | Digitale Verarbeitungsschaltung mit Prüfregistern | |
| JPS6384094A (ja) | くり返し自動配線処理方法 | |
| JPH03189872A (ja) | 論理検証方法 |