JPH04181370A - 文書処理装置 - Google Patents

文書処理装置

Info

Publication number
JPH04181370A
JPH04181370A JP2310528A JP31052890A JPH04181370A JP H04181370 A JPH04181370 A JP H04181370A JP 2310528 A JP2310528 A JP 2310528A JP 31052890 A JP31052890 A JP 31052890A JP H04181370 A JPH04181370 A JP H04181370A
Authority
JP
Japan
Prior art keywords
cpu
sub
status
sub cpu
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2310528A
Other languages
English (en)
Inventor
Masayuki Takayama
高山 誠之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2310528A priority Critical patent/JPH04181370A/ja
Publication of JPH04181370A publication Critical patent/JPH04181370A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Document Processing Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は本体を制御するメインCPUと、出力自体を制
御するサブCPUの2つのCPUを有する文書処理装置
に関するものである。
[従来の技術] 従来、この種の文書処理装置において、出力装置側サブ
CPUが、例えば、静電気、ノイズ等、何らかの障害に
より本来の機能を発揮しなくなった場合は、その回復の
ためには、電源を一度入れ直すか、リセットするしかな
かった。
[発明が解決しようとしている課題] しかしながら、このように、万が一サブCPUが動作し
なくなった場合、出力することはもちろん、編集も出来
な(なる可能性があり、立ち上げ直すという方法では、
作成していた文書等を破壊してしまうという、非常に重
大な問題点があった。
本発明は、このように、サブCPUが何らかの原因によ
り、復帰可能ではあるが、動作しなくなったときの救済
を目的とする。
[課題を解決するための手段] 本発明に関わる文書処理装置は、メインCPU側にステ
ータスを記憶する記憶手段と、前記ステータスを前記サ
ブCPUに送信する第1送信手段と、前記サブCPUよ
りデータを受信する第1受信手段と、受信データをチェ
ックするチエ・ツク手段と、−定時間を計測するタイマ
手段と、前記サブCPUをリセットするリセット手段と
を有し、前記サブCPU側に、前記メインCPUから送
信されたステータスを受信する第2受信手段と、当該ス
テータスを解釈する解釈手段と、前記解釈の結果に基づ
いて、当該ステータスを折返し前記メインCPUに送信
する第2送信手段を具える。
[作用] 以上の構成において、メインCPUは、時間を管理する
タイマ手段により、一定時間毎に固定データをサブCP
Uに送信し、サブCPU側から同一ステータス・データ
が送信されたかどうかをチエ、ツクし、異なるデータが
送信されれば、サブCPUのみリセットすることにより
、サブCPUの異常を発見し、動作不能状態になること
を防ぐことが可能となった。
[実施例] 以下、図面を参照して本発明に係わる実施例を詳細に説
明する。
第1図は、本発明に係わる一実施例の詳細プロ、。
り構成図であり、図中、1は時間をカウントすべきタイ
マ、2はタイマ1が一定時間毎にカウントアツプさせる
タイムカウントバッファ。3は、後述するサブCPU6
に送信すべき固定ステータスの入ったバッファ。4は本
体を制御するメインCPUo5は、ステータスデータを
送信するためにセットし、また受信データを受は取る送
受信バッファ。6は出力装置を制御するサブCPU07
はサブCPU6側にあり、データを受信し、また送信す
るための送受信バッファである。
第2図は、第1図メインCPU4側における本実施例の
フローチャートである。
また、第3図は、第1図のサブCPU6側の本実施例の
フローチャートである。
以上2つのフローチャートを参照して、以下に本発明の
詳細な説明する。
先ず、メインCPU側で、ステップSllにおいて、タ
イムカウントバッファ2が一定値に達するまで、バッフ
ァ2を監視する。一定値に達したならば、ステップS1
2でステータスバッファ3の固定ステータスを送受信バ
ッファ5に転送し、送信準備を行なう。ステップ513
で送受信バッファ5にセットされたステータスをサブC
PU6側に送信する。
ここで、第3図のサブCPU側では、ステップ521で
、データを受信するので、次のステップS22で、この
受信データが固定ステータスか否か判定し、否ならばス
テップS23で、その受信データにあった従来処理を行
ない、固定ステータスであれば、ステップS24で同一
ステータスを送受信バッファ7にセットし、送信準備を
行なう。そしてステップS25でステータスを送信して
終了する。
しかし、サブCPU6に異常が発生した場合は、異常な
データを送信したり、何も送信しなかったりするのが常
である。そこで、メインCPU4はステップ514にお
いて、サブCPU6からの返信データがあるか否かを一
定時間待ち、ある場合はステップS15でそのデータを
ステータスバッファ3のデータと比較して、一致すれば
正常と判定し、タイムカウントバッファをステップ51
9でクリアし、次の時間の計測を始めて終了する。ステ
ップS15で、一致しないか又はステップ514、S1
6において、一定時間返信データがない場合はサブCP
U6は異常と判定し、ステップ517でサブCPUに対
し、リセット信号を発信するとともにステップ518で
サブCPU6が異常というメッセージを表示する等して
終了する。
以上のような処理を、メインCPUとサブCPUに組み
込むだけで、メインCPUより、サブCPUの監視を行
うことが可能となる。
[発明の効果] 以上説明した如く、本発明によれば、サブCPUが異常
状態になったとしても、ソフトウェアでリセットするこ
とにより、メインCPU等他の部所への誘発が防げると
ともに、続けて文書処理状態の保存等が可能となり、文
書を保護できるという効果がある。
【図面の簡単な説明】
第1図は、本発明に係る実施例のプロ、ツク構成図、第
2図は、メインCPU側における、サブCPU監視処理
のフローチャート、 第3図は、サブCPU側における、メインCPUへの応
答処理のフローチャートである。 1・・・タイマ 2・・・タイムカウントバッファ 3・・・ステータスバッファ 4・・・メインCPU 5.7・・・送受信バッファ 6・・・サブCPU 軍ムm

Claims (1)

    【特許請求の範囲】
  1. 本体を制御するメインCPUと、出力装置を制御するサ
    ブCPUとを有する文書処理装置であって、前記CPU
    側に、ステータスを記憶する記憶手段と、前記ステータ
    スを前記サブCPUに送信する第1送信手段と、前記サ
    ブCPUよりデータを受信する第1受信手段と、受信デ
    ータをチェックするチェック手段と、一定時間を計測す
    るタイマ手段と、前記サブCPUをリセットするリセッ
    ト手段とを有し、前記サブCPU側に、前記メインCP
    Uから送信されたステータスを受信する第2受信手段と
    、当該ステータスを解釈する解釈手段と、前記解釈の結
    果に基づいて、当該ステータスを折返し前記メインCP
    Uに送信する第2送信手段を具備したことを特徴とする
    文書処理装置。
JP2310528A 1990-11-15 1990-11-15 文書処理装置 Pending JPH04181370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2310528A JPH04181370A (ja) 1990-11-15 1990-11-15 文書処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2310528A JPH04181370A (ja) 1990-11-15 1990-11-15 文書処理装置

Publications (1)

Publication Number Publication Date
JPH04181370A true JPH04181370A (ja) 1992-06-29

Family

ID=18006319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2310528A Pending JPH04181370A (ja) 1990-11-15 1990-11-15 文書処理装置

Country Status (1)

Country Link
JP (1) JPH04181370A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9392133B2 (en) 2014-12-08 2016-07-12 Fuji Xerox Co., Ltd. Information processing apparatus and image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9392133B2 (en) 2014-12-08 2016-07-12 Fuji Xerox Co., Ltd. Information processing apparatus and image forming apparatus

Similar Documents

Publication Publication Date Title
US6311294B1 (en) Device and method for efficient bulk data retrieval using a universal serial bus
WO1990005952A1 (en) Diagnostic system for a watchdog timer
CN110362176A (zh) 一种服务器bmc失效时散热控制系统及方法
JPH04181370A (ja) 文書処理装置
JPH10271185A (ja) 通信システム及びその障害管理方式
JP3127880B2 (ja) 監視対象装置の異常検出方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体
JP4126849B2 (ja) マルチcpuシステムの監視方式
JP2706027B2 (ja) プログラマブルコントローラ
JP2531831B2 (ja) ネットワ―ク網通信の状態監視装置
JPS622685Y2 (ja)
KR100350456B1 (ko) 교환시스템에서 프로세서간 아이피시 통신시 가변적아이피시 에러 검사 및 복구방법
JPH087726B2 (ja) ヘルスチェック方式
JP2669367B2 (ja) Lanアダプタ
JPS6038951A (ja) 通信処理装置
JPS62171344A (ja) モデム回線占有防止方式
JPH0691565B2 (ja) 相手処理装置の動作監視装置
JP2699291B2 (ja) 電源異常処理装置
JPS6129966A (ja) 計算機間メツセ−ジ交換における監視方法
JP3107104B2 (ja) 待機冗長方式
JPS60101659A (ja) 電子計算機の端末制御装置
JPH03222020A (ja) マルチマイクロプロセッサシステムのリセット方式
JPH05250195A (ja) 情報処理システムのヘルスチェック制御方式
JPH04278617A (ja) リセット回路
JPS58225738A (ja) 分散形伝送システム
JPH09198334A (ja) データ伝送システムの障害管理方法